DE4309898A1 - Halbleitervorrichtung und Verfahren zu ihrer Herstellung - Google Patents

Halbleitervorrichtung und Verfahren zu ihrer Herstellung

Info

Publication number
DE4309898A1
DE4309898A1 DE4309898A DE4309898A DE4309898A1 DE 4309898 A1 DE4309898 A1 DE 4309898A1 DE 4309898 A DE4309898 A DE 4309898A DE 4309898 A DE4309898 A DE 4309898A DE 4309898 A1 DE4309898 A1 DE 4309898A1
Authority
DE
Germany
Prior art keywords
polysilicon
semiconductor
layer
electrode
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE4309898A
Other languages
English (en)
Other versions
DE4309898B4 (de
Inventor
Yasuyuki Higuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP7402892A external-priority patent/JPH05275681A/ja
Priority claimed from JP07708192A external-priority patent/JP3312040B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE4309898A1 publication Critical patent/DE4309898A1/de
Application granted granted Critical
Publication of DE4309898B4 publication Critical patent/DE4309898B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H01L29/7304—Bipolar junction transistors structurally associated with other devices the device being a resistive element, e.g. ballasting resistor

Description

Die vorliegende Erfindung bezieht sich auf eine Halbleiter­ vorrichtung und ein Verfahren zu ihrer Herstellung, insbe­ sondere auf eine Halbleitervorrichtung, in der eine Polysiliziumschicht zwischen einen Halbleiterbereich und eine Oberflächenelektrodenmetall derart einlagert ist, daß sie durch das In-Berührung-Kommen mit einem Elektrodenkon­ takt einen elektrischen Widerstand steuert und dadurch ei­ nen Sicherheits-Arbeitsbereich (im folgenden als SOA bezeichnet) verbreitert, und ein Verfahren zur Herstellung einer derartigen Halbleitervorrichtung. Im allgemeinen wird eine Halbleitervorrichtung mittels Bildung von n-Typ- und/oder p-Typ-Gebieten in einem Halbleitersubstrat zur Bildung einer Halbleiterschaltung geschaffen, und mittels Verbindung eines Metall-Verdrahtungsmaterials, das für ei­ nen elektrischen Kontakt nach außen nötig ist, mit dem Hal­ bleitergebiet oder dem n-Typ- oder p-Typ-Gebiet.
Beispielsweise wird in Fig. 6 eine erklärende Schnittan­ sicht eines npn-Bipolar-Transistors gezeigt. In Fig. 6 wird eine Verunreinigung, wie beispielsweise Bor, in ein n-Typ Silizium-Halbleitersubstrat 1 eindiffundiert, um ein p-Typ Basisgebiet 2 zu bilden, und desweiteren wird eine andere Verunreinigung, wie beispielsweise Phosphor, in einen Teil des Basisgebiets 2 eindiffundiert, um ein n-Typ Emitterge­ biet 3 zu bilden. Anschließend wird die gesamte Oberfläche des Halbleitersubstrats 1 mit einer Schutzschicht 4, bei­ spielsweise aus Siliziumdioxid, bedeckt, wobei die Kontakt­ bildungsgebiete für die Basis- und Emittergebiete 2 und 3 dann freigemacht werden, um Kontaktlöcher 5 und 6 zu bil­ den. Nachfolgend wird ein Metall-Verdrahtungsmaterial, wie beispielsweise Aluminium, auf die gesamte Oberfläche des Halbleitersubstrats 1 mittels Sputtern oder eines ähnlichen Verfahrens aufgebracht, gefolgt vom Ätzen zur Bildung eines Verdrahtungsmusters auf der Schutzschicht 4. Als Folge da­ von werden die Kontaktlöcher 5 und 6 mit dem Metall- Verdrahtungsmaterial wiederaufgefüllt, das in direkten Kontakt mit den Basis- und Emittergebieten 2 und 3 kommt und dadurch eine Basiselektrode 7 und eine Emitterelektrode 8 bildet. Die n-Typ Halbleiterkristallschicht des Halbleit­ ersubstrats 1 wirkt als Kollektorbereich, für den eine Kol­ lektorelektrode 9 durch Aufbringen eines Metallmaterials, wie beispielsweise Gold, auf der oberen Seite des Halblei­ tersubstrats 1 gebildet wird.
In einer integrierten Schaltung, beispielsweise, wenn Alu­ minium als Oberflächenelektrodenmaterial direkt auf einen Halbleiterbereich aufgebracht ist, vergrößert un­ vollständige Haftung dazwischen aufgrund des Unterschieds der Materialien unerwünscht den Kontaktwiderstand derart, daß eine Verschlechterung der Vorrichtungscharakteristiken bewirkt wird. Zur Verringerung des Kontaktwiderstands wird im allgemeinen ein Verfahren verwendet, bei dem der Halbleiterbereich in dem Kontaktbildungsbereich mit einer Verunreinigung ausgewählt und hoch dotiert wird.
Jedoch ist in einer Halbleitervorrichtung, wie beispiels­ weise einem Bipolar-IC, die Tiefe von Verunreinigungsdif­ fusion im allgemeinen klein, da der Basiswiderstand und der Emitterwiderstand zu klein sind, um als Pufferwiderstand zu wirken. Demgemäß neigt Strom dazu konzentriert zu werden, wenn ein großer Strom an die Vorrichtung angelegt wird, was das Problem des schmalen SOA und daher einer verringerten Sekundärdurchschlagfestigkeit vergrößert.
Wenn der SOA der herkömmlichen Halbleitervorrichtung ver­ breitert werden sollte, wäre es nötig, die Tiefe der Verun­ reinigungsdiffusion in den Basis- und Emitterbereich 2 und 3 zu vergrößern, um den Widerstand davon zu vergrößern. Dies vergrößert das Problem eines Zuwachses in der Diffu­ sionszeit, so daß die Zeit zur Herstellung zu verlängert wird, daher eines Zuwachses in den Herstellungskosten.
So ist es ein Ziel der vorliegenden Erfindung eine Hal­ bleitervorrichtung zu schaffen, deren Sekundärdurch­ schlagfestigkeit verbessert ist durch Einlagern einer Poly­ siliziumschicht zwischen einen Halbleiterbereich, in einem Bereich zur Bildung einer Elektrode, und ein Oberflächenelektrodenmetall für eine Elektrode, ohne einen Zuwachs in den Herstellungskosten.
Wenn eine Polysiliziumschicht zwischen den Halbleiterbe­ reich und das Oberflächenelektrodenmetall eingelagert ist zum Zweck der Verbreiterung des SOA der Vorrichtung und zur Verbesserung der ihrer Sekundärdurchschlagfestigkeit, wird die Polysiliziumschicht häufig in beiden der verschiedenen Leitfähigkeitstyp-Bereiche (n-Typ-Bereich und p-Typ- Bereich) gebildet, beispielsweise in einem Basisbereich und ein Emitterbereich eines Transistors. In einem derartigen Fall müssen in diesen Bereichen geschaffene Polysilizium­ schichten mit Verunreinigungen von verschiedenen Leitfähig­ keitstypen dotiert werden. Demgemäß ist es nötig einen dieser Bereiche mit einer Verunreinigung mittels Verunrei­ nigungsdiffusion oder Ionenimplantation zu dotieren, während der andere Bereich maskiert ist, und umgekehrt. Dies vergrößert das Problem der Zunahme der Anzahl der Herstellungsschritte und daher der Herstellungskosten.
So ist es ein weiteres Ziel der vorliegenden Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung zu schaffen, das in der Lage ist, den SOA und die Se­ kundärdurchschlagfestigkeit der beabsichtigten Halbleiter­ vorrichtung zu verbessern, indem eine Polysiliziumschicht, die als Pufferwiderstand wirkt, zwischen einen Halbleiter­ bereich und ein Oberflächenelektrodenmetall eingelagert wird, ohne eine wesentliche Zunahme der Herstellungskosten.
Erfindungsgemäß wird eine Halbleitervorrichtung geschaffen mit einem Halbleitersubstrat, einer durch Bildung eines Halbleiterbereichs von n-Typ Leitfähigkeit oder p-Typ Leitfähigkeit in dem Halbleitersubstrat gebildeten Halbleiterschaltung, einem zumindest auf dem Halbleiter­ bereich gebildeten Oberflächenelektrodenmetall, und einer zwischen den Halbleiterbereich und das Oberflächenelektro­ denmetall eingelagerten Polysiliziumschicht, über die der Halbleiterbereich elektrisch mit dem Oberflächenelektroden­ metall verbunden ist.
Vorzugsweise wird die Polysiliziumschicht mit einer Verun­ reinigung mittels Eindiffundieren der in dem in Verbindung mit der Polysiliziumschicht stehenden Halbleiterbereich enthaltenen Verunreinigung in die Polysiliziumschicht dotiert wird, um eine Verunreinigungskonzentration der Polysiliziumschicht zu erreichen.
Es ist möglich, daß die Polysiliziumschicht mit einer Ver­ unreinigung mittels Implantation dotiert wird, um eine Verunreinigungskonzentration der Polysiliziumschicht zu erreichen.
Erfindungsgemäß wird auch ein Transistor geschaffen mit einem als Kollektorbereich wirkenden Halbleitersubstrat, in dem Halbleitersubstrat gebildeten Basis- bzw. Emitter­ bereichen, auf den Basis- bzw. Emitterbereichen gebildeten Polysiliziumschichten, auf den Basis- bzw. Emitterbereichen gebildeten Basis- und Emitterelektroden mit jeweiligen- da­ zwischen geschichteten Polysiliziumschichten.
In diesem Fall beträgt eine Verunreinigungskonzentration der zwischen den Basisbereich und die Basispolysiliziume­ lektrode geschichteten Polysiliziumschicht bevorzugterweise 1*1017/cm3 bis 1*1023/cm3.
Desweiteren beträgt eine Verunreinigungskonzentration des zwischen den Emitterbereich und die Emitterpolysilizium­ elektrode geschichteten Polysiliziums bevorzugterweise 1*1017/cm3 bis 1*1023/cm3.
Erfindungsgemäß wird weiterhin ein Verfahren geschaffen zur Herstellung einer Halbleitervorrichtung mit folgenden Schritten:
  • a) Bilden eines Halbleiterbereichs mit n-Typ und/oder p-Typ Bereichen in einem Halbleitersubstrat mittels Dotierung des Halbleitersubstrats mit n-Typ und/oder p-Typ Verunreinigungen;
  • b) Bilden einer Schutzschicht auf der gesamten Oberfläche des Halbleitersubstrats, gefolgt von der Bildung eines Kon­ taktlochs, das sich durch die Schutzschicht auf den Halbleiterbereich hinunter ausdehnt;
  • c) Aufbringen einer Polysiliziumelektrodenschicht auf den Halbleiterbereich, der im Kontaktloch freigelegt ist;
  • d) Eindiffundieren der in dem Halbleiterbereich enthalte­ nen Verunreinigung in die Polysiliziumelektrodenschicht durch Hitzebehandlung; und
  • e) Bildung eines Oberflächenelektrodenmetalls auf der Polysiliziumelektrodenschicht.
In der erfindungsgemäßen Halbleitervorrichtung ist die Polysiliziumschicht zwischen den Halbleiterbereich und das Oberflächenelektrodenmetall eingelagert, die elektrisch miteinander verbunden werden müssen. Demgemäß kann die Polysiliziumschicht als Pufferwiderstand wirken, dessen Widerstand durch Veränderung der Verunreinigungskonzentra­ tion wie gewünscht angepaßt werden kann, ohne für die An­ passung die Diffusionstiefe des Halbleiterbereichs, wie beispielsweise eines Emitterbereichs, zu benötigen.
Zusätzlich, da Polysilizium von derselben Art ist wie Ein­ kristallsilizium, das gewöhnlich als Halbleitersubstrat verwendet wird, kann ein Kontakt zwischen der Polysilizi­ umschicht und dem Halbleiterbereich vollständig erreicht werden. Außerdem, obwohl Einkristallsilizium keinen zufrie­ denstellenden Kontakt mit einem Material des Oberflächen­ elektrodenmetalls, wie beispielsweise Aluminium bildet, bildet Polysilizium einen ausreichenden Kontakt damit und trägt daher zum Erhalten von stabilen Vorrichtungscharak­ teristiken bei.
Gemäß des erfindungsgemäßen Verfahrens wird, in der Poly­ siliziumelektrodenschicht, die Verunreinigung, mit der der Halbleiterbereich einmal dotiert wurde, gerade unter die Polysiliziumelektrodenschicht diffundiert, oder, in anderen Worten, die Verunreinigung, die in den Halbleiterbereich eingelagert wurde, wird verwendet, um als eine Verunreini­ gungsquelle für die Diffusion in die Polysiliziumelektro­ denschicht zu wirken. Demgemäß, auch, wenn Elektroden für einen n-Typ Bereich bzw. einen p-Typ Bereich, die zugleich in einem Substrat existieren, gebildet werden, können in beide Polysiliziumschichten auf den entsprechenden Bereichen entsprechende Verunreinigungen eindiffundiert werden, wobei sie nur einmal einer Hitzebehandlung unterzo­ gen werden. So kann die Bildung von Polysiliziumelektro­ denschichten mit verschiedenen Leitfähigkeitstypen in einem Schritt erreicht werden. Davon abgesehen kann der Wider­ stand jeder Polysiliziumelektrodenschicht auf einen gewünschten Wert festgesetzt werden, wenn lediglich die Verunreinigungskonzentration des Halbleiterbereichs und die Zeit der Hitzebehandlung angepaßt werden.
Zusätzlich, obwohl es gewöhnlich schwierig ist die Verun­ reinigungskonzentration eines Halbleiterbereichs geringer als 1018/cm3 zu machen, wird erfindungsgemäß die einmal in den Halbleiterbereich eingebrachte Verunreinigung teilweise in die Polysiliziumschicht eindiffundiert, um die Verun­ reinigungskonzentration des Halbleiterbereichs zu verrin­ gern; dann wird der SOA der Vorrichtung verbessert.
Die Erfindung wird nachfolgend anhand von Ausführungsbeis­ pielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine erklärende Schnittansicht eines npn-Transis­ torteils einer Halbleitervorrichtung als ein Ausführungs­ beispiel der vorliegenden Erfindung,
Fig. 2 bis 5 jede eine erklärende Schnittansicht eines npn-Transistorteils eines Beispiels einer Halbleitervor­ richtung zur Veranschaulichung von Herstellungsschritten der vorliegenden Erfindung, und
Fig. 6 eine erklärende Schnittansicht eines npn-Transis­ torteils einer herkömmlichen Halbleitervorrichtung.
Unter Bezugnahme auf Fig. 1, wird ein p-Typ Halbleiterbereich als ein Basisbereich in einem als Kollektorbereich wirkenden n-Typ Silizium-Halbleitersubstrat 1 durch Ein­ diffundieren einer Verunreinigung, wie beispielsweise Bor, gebildet. Desweiteren wird ein als Emitterbereich 3 wir­ kender n-Typ Bereich durch Eindiffundieren einer Verunrei­ nigung, wie beispielsweise Phosphor, in einen Teil des Basisbereichs 2 gebildet. Die gesamte Oberfläche des Halbleitersubstrats 1 wird mit einer Schutzschicht 4 be­ deckt, beispielsweise aus Siliziumdioxid, die in Bereichen für die Bildung der Elektrode in den Basis- und Emitterbe­ reichen 2 und 3 entfernt wird, um Kontaktlöcher 5 und 6 zu bilden. Dieses Ausführungsbeispiel ist gekennzeichnet durch das Einlagern von Polysiliziumschichten 10 und 11 zwischen eine Basiselektrode 7 und den Basisbereich 2 bzw. zwischen eine Emitterelektrode 8 und den Emitterbereich 3. Andere strukturelle Merkmale wie eine auf der Oberseite des Halbleitersubstrats 1 gebildete Kollektorelektrode 9 sind ähnlich zu denen einer herkömmlichen Halbleitervorrichtung.
Diese Polysiliziumschichten 10 und 11 werden folgender­ maßen gebildet:
Zuerst wird Polysilizium über der ganzen Substratoberfläche einschließlich der Kontaktlöcher 5 und 6 durch CVD oder eine ähnliche Technik aufgebracht. Anschließend wird das aufgebrachte Polysilizium weggeätzt, wobei benötigte Teile davon mit einer Resist-Schicht maskiert sind, um die Polysiliziumschichten 10 und 11 in den Kontaktlöchern 5 und 6 zu bilden, wobei die Schichten als Unterschichten für die jeweiligen Metallschichtelektroden dienen. Die Polysiliziumschicht 10 wird mit einer p-Typ Verunreinigung, wie beispielsweise Bor, dotiert, während die Polysiliziumschicht 11 mit einer n-Typ Verunreinigung, wie beispielsweise Phosphor, dotiert wird, um den Widerstand der jeweiligen Schicht anzupassen. Die Dotierung der Polysiliziumschichten 10 und 11 kann erreicht werden, indem die Verunreinigung des Halbleiterbereichs in die Polysiliziumschicht eindiffundiert wird, wie in der Beschreibung bei der Betrachtung des Verfahrens der vorliegenden Erfindung genau beschrieben werden wird, oder durch direktes Einbringen einer geeigneten Verunreinigung mittels Ionenimplantation. Wenn die Verunreinigung so dotiert wird, daß die Verunreinigungskonzentration der Polysiliziumschichten 10 und 11 2*1018/cm3 beträgt, beträgt ihr Widerstand 0,02 Ω. Im Falle der Dotierung durch Ionenimplantation kann eine Verunreinigungskonzentration von, beispielsweise, 2*1018/cm3 erreicht werden durch Implantation von Verunreinigungsionen in einer Dosis von 3*1015/cm2 bei einer Beschleunigungsenergie von 70keV, gefolgt von einem Ausheilen bei ungefähr 1000°C. In einem beispielhaften Fall der Dotierung mittels Ionenimplantation wurde die Polysiliziumschicht 11 für die Emitterelektrode mit Phosphorionen (P⁺) mit einer Dosis von 3*1015/cm2 implantiert, während die Polysiliziumschicht 10 für die Basiselektrode mit einer Resistschicht maskiert war. Nachfolgend wurde die Polysiliziumschicht 10 mit Borionen (B⁺) mit derselben Dosis wie vorstehend implantiert, während die Polysiliziumschicht 11 mit einer Resistschicht maskiert war. Das sich ergebende Substrat wurde dann einem ca. 30minütigen Ausheilen bei ungefähr 1000°C unterzogen. So wurde die Verunreinigungskonzentration jeder der Polysiliziumschichten 10 und 11 auf 2*1018/cm3 bis 5*1018/cm3 festgelegt. Im allgemeinen wird eine Verunreinigungskonzentration im Rahmen zwischen 1*1017/cm3 und 1*1023/cm3 verwendet.
Als nächstes wird ein Verfahren zur Herstellung einer Halbleitervorrichtung mit Bezug auf die Fig. 2 bis 5 beschrieben werden.
Wie in Fig. 2 gezeigt, werden zuerst n-Typ und p-Typ Halbleiterbereiche in einem Halbleitersubstrat 1 gebildet. Vor allem, wenn beispielsweise ein Transistor gebildet wird, wird ein Bereich zur Bildung einer Basis in einem als Kol­ lektorbereich wirkenden n-Typ Silizium-Halbleitersubstrat 1 mit einer Verunreinigung, wie beispielsweise Bor, dotiert, um einen p-Typ Basisbereich 2 zu bilden. Nachfolgend wird ein Bereich zur Bildung eines Emitters in dem p-Typ Basis­ bereich 2 mit einer Verunreinigung, wie beispielsweise Phosphor, dotiert, um einen Emitterbereich 3 zu bilden.
In der Praxis wurde das Halbleitersubstrat 1 mit einer Schutzschicht 12, beispielsweise aus Siliziumoxid, bedeckt, von der dann im Bereich zur Bildung der Basis ein Teil entfernt wurde. Als nächstes wurde das Halbleitersubstrat 1 einer ca. 120minütigen Hitzebehandlung bei ungefähr 1100°C in einer Bor-Trichlorid-Gasatmosphäre (BCl3) unterzogen, um Bor in den Bereich zur Bildung einer Basis einzudiffundie­ ren und dadurch einen p-Typ Basisbereich 2 zu bilden. Wei­ terhin wurde eine Schutzschicht zur Bedeckung des Basisbe­ reichs 2 gebildet, und dann ein Teil der Schutzschicht im Bereich zur Bildung eines Emitters entfernt. Nachfolgend wurde das Halbleitersubstrat 1 einer ca. 40minütigen Hit­ zebehandlung bei ungefähr 1000°C in einer Phosphor- Oxichlorid-Gas-Atmosphäre (POCl3) unterzogen, um Phosphor in den Bereich zur Bildung eines Emitters einzudiffundieren und dadurch einen n-Typ Emitterbereich 3 zu bilden.
Wie in Fig. 3 gezeigt, werden anschließend Kontaktlöcher 5 und 6 in Bereichen zur Bildung jeweils einer Elektrode ge­ bildet. In der Praxis wird die Oberfläche des Halbleiter­ substrats 1 wiederum mit einer Schutzschicht 4, beispielsweise aus Siliziumoxid, bedeckt, die dann mittels eines photolithographischen Prozesses unter Benutzung einer Photoresistmaske geätzt wird, um die Kontaktlöcher 5 und 6 zu bilden.
Wie in Fig. 4 gezeigt, wird der Reihe nach eine Polysili­ ziumschicht auf die gesamte Substratoberfläche aufgebracht, dann wird diese mit einem Muster versehen, um die Poly­ siliziumelektrodenschichten 10 und 11 zu bilden. In der Praxis wird eine Polysiliziumschicht von ca. 1 µm Dicke auf die gesamte Oberfläche des Halbleitersubstrats 1 aufge­ bracht mittels Durchführung einer ca. 30 minütigen Hitzebe­ handlung bei ungefähr 700°C in einer gemischten Gasatmos­ phäre aus Monosilan (SiH4) und Stickstoff. Diese Polysi­ liziumschicht wird mittels Ätzen mit einem Muster versehen, wobei Gebiete zur Bildung einer Elektrode mit einer Photo­ resistschicht maskiert werden, um die Polysiliziumschicht nur in diesen Bereichen zu erhalten. So werden die Polysi­ liziumelektrodenschichten 10 und 11 gebildet.
Wie in Fig. 5 gezeigt, wird das sich ergebende Halbleitersubstrat 1 einer Hitzebehandlung unterzogen, um die Verunreinigungen aus den Halbleiterbereichen unter den Polysiliziumschichten 10 und 11 zu diffundieren. In der Praxis ermöglicht eine ca. 30-minütige Hitzebehandlung des Halbleitersubstrats 1 bei ungefähr 1000°C den Verunreinigungen oder Bor und Phosphor aus dem Basisbereich 2 in die Polysiliziumschicht 10 bzw. aus dem Emitterbereich 3 in die Polysiliziumschicht 11 einzudiffundieren. Als Ergebnis wurde in die Polysiliziumschicht 10 die p-Typ Verunreinigung, wie beispielsweise Bor, so eindiffundiert, daß die Konzentration ca. 1018/cm3 und der spezifische Widerstand ca. 0,1 Ω cm betrug, während in die Polysiliziumschicht 11 die n-Typ Verunreinigung, wie beispielsweise Phosphor, so eindiffundiert wurde, daß die Konzentration ca. 1020/cm3 und der spezifische Widerstand ca. 10-3 Ω cm betrug.
Schließlich wird ein Oberflächenelektrodenmetall auf den Polysiliziumschichten 10 und 11 gebildet. In der Praxis wird Aluminium auf der gesamten Substratoberfläche mittels Sputtern aufgebracht und mittels Ätzen mit einem Muster versehen, wobei die benötigten Teile maskiert werdend um eine Basiselektrode 7 und eine Emitterelektrode 8 zu bil­ den. Ähnlich wird eine Aluminiumschicht auf der oberen Seite der Halbleitersubstrats 1 aufgebracht, um eine Kol­ lektorelektrode 9 zu bilden.
Beim Eindiffundieren der Verunreinigung aus dem Halbleiter­ bereich in die Polysiliziumelektrodenschicht wie vorstehend beschrieben, kann die Verunreinigungskonzentration der Polysiliziumschicht gesteuert werden, um ihren Widerstand mittels Anpassung der Verunreinigungskonzentration des Halbleiterbereichs zu steuern, und die Temperatur und Zeit für die Hitzebehandlung für Diffusion. Insbesondere kann eine 1 µm dicke p-Typ Polysiliziumschicht mit einem spezi­ fischen Widerstand von ca. 0,1 Ω cm erreicht werden durch Festsetzen der Verunreinigungskonzentration des Halbleiterbereichs auf ca. 5*1018/cm3 und Durchführung ein­ er ca. 30minütigen Hitzebehandlung bei ungefähr 1000°C.
Obwohl im vorstehenden Beispiel ein npn-Transistor gebildet wird, entsteht dieselbe Wirkung in einem pnp-Transistor. Desweiteren, obwohl die Polysiliziumelektrodenschichten für Emitter- bzw. Basiselektroden gebildet werden, wäre es auch wirkungsvoll, wenn eine Polysiliziumschicht entweder für die Emitter- oder Basiselektrode gebildet wird. Zusätzlich kann die vorliegende Erfindung bei einer Diode oder einigen Elektroden in einer integrierten Halbleiterschaltung ebenso wie in einem Transistor verwendet werden.
Wie beschrieben wird erfindungsgemäß eine Polysilizium­ schicht zwischen einen Halbleiterbereich und ein Oberflächenelektrodenmetall eingelagert und ihr Widerstand kann durch Anpassung ihrer Verunreinigungskonzentration gesteuert werden. Daher kann damit ein Halbleiter mit einer hohen Leistungsfähigkeit erhalten werden, der einen breiten SOA und eine hohe Sekundärdurchschlagfestigkeit besitzt aufgrund der Polysiliziumschicht, die als Pufferwiderstand wirkt, mit einer verringerten Anzahl von Herstellungs­ schritten ohne Bildung einer tieferen Diffusionsschicht.
Desweiteren kann erfindungsgemäß die zwischen den Halblei­ terbereich und das Oberflächenelektrodenmetall eingelagert Polysiliziumschicht mit einer Verunreinigung dotiert wer­ den, um ihren Widerstand durch Diffusion der Verunreinigung aus dem Halbleiterbereich in die Polysiliziumschicht anzu­ passen. Demgemäß kann eine Halbleitervorrichtung, bei der der Widerstand eines Elektrodenteils an einer gewünschten Wert angepaßt ist, mit einer verringerten Anzahl von Schritten bei niedrigen Kosten hergestellt werden.
Es wird eine Halbleitervorrichtung geschaffen, in der eine Widerstandsschicht zwischen einen Halbleiterbereich und ein Oberflächenelektrodenmetall eingelagert wird, um einen Sicherheits-Arbeitsbereich der Vorrichtung zu verbessern und ihre Sekundärdurchschlagfestigkeit zu erhöhen, und ein Verfahren zur Herstellung einer derartigen Halbleitervor­ richtung, das folgende Schritte beinhaltet: Bilden eines n-Typ Bereichs und/oder eines p-Typ Bereichs in einem Hal­ bleitersubstrat durch Dotierung mit Verunreinigungen; Bil­ den von Kontaktlöchern in einer auf dem Halbleitersubstrat gebildeten Schutzschicht; Bilden von Polysiliziumelektro­ denschichten auf den in den Kontaktlöchern freigelegten Halbleiterbereichen; Veranlassen der jeweiligen Verunreini­ gungen aus den Halbleiterbereichen in die Polysiliziumelek­ trodenschichten zu diffundieren mittels Hitzebehandlung; und Bilden eines Oberflächenelektrodenmetalls auf den Polysiliziumelektrodenschichten.

Claims (7)

1. Halbleitervorrichtung mit einem Halbleitersubstrat (1), einer durch Bildung eines Halbleiterbereichs (2, 3) mit n-Typ Leitfähigkeit oder p-Typ Leitfähigkeit in einem Halbleitersubstrat (1) gebildeten Halbleiterschaltung, ei­ nem auf zumindest dem Halbleiterbereich (2, 3) gebildeten Oberflächenelektrodenmetall (7, 8), und einer zwischen die Halbleiterregion (2, 3) und das Oberflächenelektrodenmetall (7, 8) eingelagerten Polysiliziumschicht (10, 11) mittels derer der Halbleiterbereich (2, 3) mit dem Oberflächen­ elektrodenmetall (7, 8) elektrisch verbunden ist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Polysiliziumschicht (10, 11) mit einer Verunreinigung mittels Eindiffundierens der Verunreinigung in die Polysiliziumschicht (10, 11) dotiert ist, um eine Verunreinigungskonzentration der Polysiliziumschicht (10, 11) anzupassen, wobei die Verunreinigung in dem Halblei­ terbereich (2, 3) enthalten ist, der mit der Polysilizium­ schicht (10, 11) in Berührung kommt.
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Polysiliziumschicht (10, 11) mit einer Verunreinigung mittels Ionenimplantation dotiert ist, um eine Verunreinigungskonzentration der Polysiliziumschicht (10, 11) anzupassen.
4. Transistor mit einem als Kollektorgebiet wirkenden Halbleitersubstrat (1), auf dem Halbleitersubstrat (1) ge­ bildeten Basis- und Emittergebieten (2, 3), auf den Basis­ bzw. Emittergebieten (2, 3) gebildeten Polysiliziumschich­ ten (10, 11), auf den Basis- und Emittergebieten (2, 3) gebildeten Basis- bzw. Emitterelektroden (7, 8) mit den jeweiligen dazwischen eingelagerten Polysiliziumschichten (10, 11).
5. Transistor nach Anspruch 4, dadurch gekennzeichnet, daß die Basiselektrode (7) als Basispolysiliziumelektrode ge­ bildet ist und eine Verunreinigungskonzentration der zwi­ schen dem Basisbereich (2) und der Basispolysiliziumelek­ trode (7) eingelagerten Polysiliziumschicht (10) 1*1017/cm3 bis 1*1023/cm3 beträgt.
6. Transistor nach Anspruch 4, dadurch gekennzeichnet, daß die Emitterelektrode (8) als Emitterpolysiliziumelektrode gebildet ist und eine Verunreinigungskonzentration der zwischen dem Emitterbereich (3) und der Emitterpolysilizi­ umelektrode (8) eingelagerten Polysiliziumschicht (11) 1*1017/cm3 bis 1*1023/cm3 beträgt.
7. Verfahren zur Herstellung einer Halbleitervorrichtung, mit folgenden Schritten:
  • a) Bilden eines Halbleiterbereichs mit n-Typ und/oder p-Typ Bereichen (2, 3) in einem Halbleitersubstrat (1) mit­ tels Dotierung des Halbleitersubstrats (1) mit n-Typ und/oder p-Typ Verunreinigungen;
  • b) Bilden einer Schutzschicht (4) auf der gesamten Oberfläche des Halbleitersubstrats (1), gefolgt vom Bilden eines Kontaktloches (5, 6), das sich abwärts durch die Schutzschicht (4) zu dem Halbleiterbereich erstreckt;
  • c) Aufbringen einer Polysiliziumelektrodenschicht (10, 11) auf den durch im Kontaktloch (5, 6) freigelegten Halbleiterbereich;
  • d) Eindiffundieren der im Halbleiterbereich enthaltenen Verunreinigung in die Polysiliziumelektrodenschicht (10, 11) durch Hitzebehandlung; und
  • e) Bilden eines Oberflächenelektrodenmetalls (7, 8) auf der Polysiliziumelektrodenschicht (10, 11).
DE4309898A 1992-03-30 1993-03-26 Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall Expired - Fee Related DE4309898B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP7402892A JPH05275681A (ja) 1992-03-30 1992-03-30 半導体装置
JPP74028/92 1992-03-30
JPP77081/92 1992-03-31
JP07708192A JP3312040B2 (ja) 1992-03-31 1992-03-31 半導体装置の製法

Publications (2)

Publication Number Publication Date
DE4309898A1 true DE4309898A1 (de) 1993-10-07
DE4309898B4 DE4309898B4 (de) 2005-11-03

Family

ID=26415169

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4309898A Expired - Fee Related DE4309898B4 (de) 1992-03-30 1993-03-26 Verfahren zur Herstellung eines Bipolartransistors mit einer Polysiliziumschicht zwischen einem Halbleiterbereich und einem Oberflächenelektrodenmetall

Country Status (2)

Country Link
US (1) US5407857A (de)
DE (1) DE4309898B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004008543A1 (de) * 2002-07-11 2004-01-22 Infineon Technologies Ag Bipolartransistor
DE19734985B4 (de) * 1997-08-13 2010-02-11 Robert Bosch Gmbh Transistorbauelement

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348997B2 (ja) * 1994-11-17 2002-11-20 株式会社東芝 半導体装置の製造方法
DE19600780B4 (de) * 1996-01-11 2006-04-13 Micronas Gmbh Verfahren zum Kontaktieren von Bereichen mit verschiedener Dotierung in einem Halbleiterbauelement und Halbleiterbauelement

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3443175A (en) * 1967-03-22 1969-05-06 Rca Corp Pn-junction semiconductor with polycrystalline layer on one region
US4160991A (en) * 1977-10-25 1979-07-10 International Business Machines Corporation High performance bipolar device and method for making same
JPS5939906B2 (ja) * 1978-05-04 1984-09-27 超エル・エス・アイ技術研究組合 半導体装置の製造方法
JPS55165649A (en) * 1979-06-13 1980-12-24 Toshiba Corp Manufacture of semiconductor device
US4259680A (en) * 1980-04-17 1981-03-31 Bell Telephone Laboratories, Incorporated High speed lateral bipolar transistor
JPS6067267A (ja) * 1983-09-22 1985-04-17 Toyota Motor Corp 車両用操舵装置
DE3402188A1 (de) * 1984-01-23 1985-07-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von bor-dotierten polykristallinen siliziumschichten fuer bipolartransistorschaltungen
US4648175A (en) * 1985-06-12 1987-03-10 Ncr Corporation Use of selectively deposited tungsten for contact formation and shunting metallization
JPH01256125A (ja) * 1988-04-05 1989-10-12 Hitachi Ltd 半導体集積回路装置の製造方法
JPH0744186B2 (ja) * 1989-03-13 1995-05-15 株式会社東芝 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19734985B4 (de) * 1997-08-13 2010-02-11 Robert Bosch Gmbh Transistorbauelement
WO2004008543A1 (de) * 2002-07-11 2004-01-22 Infineon Technologies Ag Bipolartransistor
DE10231407B4 (de) * 2002-07-11 2007-01-11 Infineon Technologies Ag Bipolartransistor

Also Published As

Publication number Publication date
DE4309898B4 (de) 2005-11-03
US5407857A (en) 1995-04-18

Similar Documents

Publication Publication Date Title
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE3509899C2 (de) MOS-Transistoranordnung mit veränderlicher Leitfähigkeit
DE2905022C2 (de)
DE2928923C2 (de)
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE2732184A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3205022A1 (de) Verfahren zum herstellen einer integrierten halbleiterschaltung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE3939305C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE3002051A1 (de) Verfahren zur herstellung von komplementaeren mos-transistoren hoher integration fuer hohe spannungen
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
EP0006510A1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE2347745A1 (de) Integrierter halbleiterkreis und verfahren zu dessen herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE2560576C2 (de) Verfahren zum Herstellen einer integrierten Injektions-Schaltungsanordnung
DE4309898A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0704894A2 (de) Verfahren zur Erzeugung eines niederohmigen Kontaktes zwischen einer Metallisierungsschicht und einem Halbleitermaterial
EP0103653A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
WO1999038205A1 (de) Verfahren zur herstellung von dioden
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee