DE3545040C2 - Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung

Info

Publication number
DE3545040C2
DE3545040C2 DE3545040A DE3545040A DE3545040C2 DE 3545040 C2 DE3545040 C2 DE 3545040C2 DE 3545040 A DE3545040 A DE 3545040A DE 3545040 A DE3545040 A DE 3545040A DE 3545040 C2 DE3545040 C2 DE 3545040C2
Authority
DE
Germany
Prior art keywords
zone
layer
conductivity type
power transistor
formation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3545040A
Other languages
English (en)
Other versions
DE3545040A1 (de
Inventor
Salvatore Dr Musumeci
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Microelettronica SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Microelettronica SpA filed Critical SGS Microelettronica SpA
Publication of DE3545040A1 publication Critical patent/DE3545040A1/de
Application granted granted Critical
Publication of DE3545040C2 publication Critical patent/DE3545040C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/2205—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities from the substrate during epitaxy, e.g. autodoping; Preventing or using autodoping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft ein Verfahren zur Herstellung von elektro­ nischen Halbleitervorrichtungen und insbesondere solchen, die eine integrierte Schaltung sowie Leistungselemente auf demselben Plättchen (Chip) aus Halbleitermaterial aufweisen.
Im engeren Sinne betrifft die Erfindung ein Verfahren zur Herstellung einer Halbleitervorrichtung, die wenigstens einen Leistungstransistor sowie einen Steuertransistor enthält.
Um den Kollektorreihenwiderstand von Transistoren der integrier­ ten Schaltung zu verringern, ist es bekannt, unter der Kollektor­ zone der Transistoren eine vergrabene Schicht (buried layer) aus­ zubilden. Wenn diese vergrabene Schicht auf einer stark dotier­ ten Schicht ausgebildet wird, ergibt sich das bekannte Ausdiffu­ sionsphänomen (out-diffusion), das darin besteht, daß der Dotier­ stoff in der dotierten Schicht unterhalb der vergrabenen Schicht aus der Ursprungsschicht heraus diffundiert; dadurch erhält die sich ergebende vergrabene Schicht eine größere Dicke als ge­ wünscht sowie veränderte elektrische Eigenschaften. Außerdem wird die Kollektorzone, die über der vergrabenen Schicht liegt, verändert, weil sich in ihr, insbesondere in dem Teil, der näher an der vergrabenen Schicht liegt, Zwischenschichten ausbilden können, die auch als unerwünschte Phantomschichten bezeichnet werden. Diese haben nämlich eine Leitfähigkeit, die entgegenge­ setzt zu derjenigen ist, die in der vergrabenen Schicht und in der darüberliegenden Kollektorzone vorliegen muß.
Das Phänomen der Ausdiffusion ist besonders spürbar bei monoli­ thischen Strukturen, bei denen die Komponenten der integrierten Schaltung untereinander und vom Rest des Substrates von Zonen ge­ trennt sind, die als Isolierzonen (isolation regions) bezeichnet werden und deren Leitfähigkeit entgegengesetzt zu derjenigen des Substrates ist.
Aufgrund der schädlichen Wirkungen der Ausdiffusion sind erhebli­ che Anstrengungen gemacht worden, um die Ausdiffusion zu vermei­ den oder wenigstens zu verringern. Bei einem bekannten Verfahren wird das Phänomen der Ausdiffusion dadurch verringert, daß die Temperatur der Bearbeitungsvorgänge verringert wird. Bei einem anderen, ebenfalls bekannten Verfahren werden innerhalb eines sehr engen Variationsbereiches die Dotierstoffkonzentrationen, die Zeiten und die Temperaturen gesteuert; diese Herstellungsver­ fahren für die Vorrichtung sind jedoch so kritisch, daß sie in­ dustriell unwirtschaftlich sind.
Bei den genannten monolithischen Strukturen besteht außer dem Problem der Ausdiffusion das Problem, die Kollektorzone des Lei­ stungstransistors und die Kollektorzonen der Transistoren der in­ tegrierten Schaltung mit Dotierstoffkonzentrationen zu erhalten, die voneinander verschieden sind. Diese Notwendigkeit kann sich auch bei Transistoren ergeben, die zu der integrierten Schaltung gehören, wenn von ihnen unterschiedliche elektrische Leistungen gefordert werden.
So ist beispielsweise in der Kollektorzone der Transistoren der integrierten Schaltung, die bei einer niedrigen Kollektor-Emit­ ter-Sättigungsspannung arbeiten sollen, eine höhere Dotierung er­ forderlich.
Aus der Druckschrift DE-C3-22 19 696 ist ein Verfahren zum Herstellen einer monolithisch integrierten Halbleiteranordnung bekannt, bei dem an vorbestimmten Oberflächenstellen eines Halbleitersubstrats eines ersten Leitungstyps selektiv ein einen entgegengesetzten Leitungstyp erzeugen­ des Dotierungsmaterial eindiffundiert und das eindiffundierte Dotierungs­ material zur Ausbildung umdotierter Isolationsbereiche bis zur Ober­ fläche der epitaktischen Schicht nach dem Aufbringen einer epitaktischen Halbleiterschicht des ersten Leitungstyps auf das Substrat ausdiffundiert wird, und bei dem innerhalb und außerhalb der so gebildeten Isolations­ bereiche zueinander komplementäre Feldeffekttransistoren mit isoliertem Gate erzeugt werden.
Aus dem Aufsatz "A Self-Isolation Scheme for Integrated Circuits" von M.B. Vara in in IBM J. RES. Develop., November 1971, ist ein selbst­ isolierendes Aufbauschema zur Herstellung von Transistoren in in­ tegrierten Halbleiterschaltungen bekannt. Bei einem aus Fig. 2 dieser Entgegenhaltung bekannten Verfahren wird nacheinander jeweils ein Dotierungsschritt mit hochkonzentriertem Arsen bzw. niedrigkonzen­ triertem Phosphor vorgenommen. Danach wird der Wafer einem Epitaxi­ alprozeßschritt unterzogen. Während der Epitaxialablagerung diffun­ dieren Arsen und Phosphor in die Epitaxialschicht. Dabei diffundiert der Phosphoranteil erheblich schneller als das Arsen. Im nächsten Schritt wird der Wafer bei hohen Temperaturen oxidiert, so daß die Phosphor­ atome die Oberfläche erreichen, wohingegen die n⁺-Arsen-dotierte Schicht von der Oberfläche entfernt bleibt. Im Ergebnis entsteht daher eine Phosphor-dotierte Tasche mit einer vorangegangenen arsendotierenden n⁺-Schicht.
Aus der Druckschrift DE-A1-25 42 153 ist ein Verfahren zur Herstel­ lung eines Halbleiterbausteins bekannt, bei der eine vergrabene Schicht eines ersten Leitungstyps durch Diffusion in ein Substrat eines zweiten Leitungstyps ausgebildet wird. Durch Ionenimplantation werden Do­ tierungszonen erzeugt, die in einem besonderen Prozeßschritt durch eine epitaxiale Schicht hindurchdiffundieren, bis beide im Implantationszonen ineinander übergegangen sind.
Aus der Druckschrift US-A-4,132,573 ist ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung unter Nutzung epitaxialer Ablage­ rung und gleichzeitiger Ausdiffusion bekannt, bei dem Halbleiterkom­ ponenten in Oberflächenbereichen eines Halbleiterkörpers angeordnet werden. Die elektrische Isolation dieser Halbleiterkomponenten unterein­ ander wird dadurch bewerkstelligt, daß Oberflächenbereiche eines Sub­ strats mit Phosphor-, Antimon- und/oder Arsen-Dotierstoffen entgegen­ gesetzten Leitfähigkeitstyps bezüglich des Substrats dotiert werden. Nach diesem Dotierungsschritt wird eine Epitaxialschicht eines Leitfähigkeits­ typs, der dem des Substrats entgegengesetzt ist, über der gesamten Sub­ stratoberfläche mit einer Dotiertstoffkonzentration, die geringer als die des Substrats ist, erzeugt. Im Zuge darauffolgender Prozeßschritte dif­ fundieren Dotierungsstoffe aus dem Substrat in die Epitaxialschicht, wohingegen Phosphor aus den stark dotierten Oberflächenschichten nach unten in das Substrat diffundiert, um einen stufenartigen PN-Übergang zu erzeugen. In nachfolgenden Prozeßschritten wird ein Dotierstoff des gleichen Leitfähigkeitstyps, wie er auch beim Substrat verwendet worden ist, von der Oberfläche der Epitaxialschicht in Richtung auf das Substrat hin diffundiert, bis er die ausdiffundierten Substratdotierstoffe trifft, um die Isolation der Oberflächenbereiche zu vervollständigen.
Aus der Druckschrift US-A-3,576,475 ist ein Verfahren zur Herstellung von Feldeffekttransistoren für integrierte Schaltungen bekannt, bei ein Siliziumsubstrat mit einer N-dotierten Epitaxialschicht auf einer Seite und einer N-dotierten diffundierten Subepitaxial-Region erzeugt wird, die sich in einer Richtung in eine P-dotierte Region in der Oberfläche des Substrats und in der anderen Richtung in die Epitaxialschicht er­ streckt, um einen Übergang mit einem P-diffundierten Kanalbereich, der sich teilweise in die Epitaxialschicht erstreckt, zu erzeugen.
Der Erfindung liegt hauptsächlich die Aufgabe zugrunde, ein Ver­ fahren zur Herstellung einer vergrabenen Schicht in einer mono­ lithischen Halbleitervorrichtung anzugeben, das die schädliche Ausbildung von Zwischenschichten oder Phantomschichten vermeidet und das sowohl für den Leistungstransistor als auch für die Tran­ sistoren der integrierten Schaltung ausgezeichnete Kennwerte er­ gibt.
Diese Aufgabe wird erfindungsgemäß gelöst durch ein Verfahren nach den Merkmalen des Patentanspruchs 1. Den Unteransprüchen 2 und 3 sind vorteilhafte, nichttriviale Weiterbildungen des Gegenstandes des Patentanspruches 1 entnehmbar.
Die vergrabene Schicht unter der Kollektorzone der Transistoren der integrierten Schaltung wird mittels einer zunächst durchge­ führten Ablagerung oder Implantation und einer nachfolgenden Dif­ fusion von zwei Arten von Dotierstoffen gebildet, die dasselbe Vorzeichen haben und deren Diffusionskoeffizienten D größer bzw. kleiner sind als einer dritten Art eines Dotierstoffes mit einem zu dem zuvor abgelagerten oder implantierten und in ein Silizium­ substrat diffundierten Dotierstoff entgegengesetzten Vorzeichen.
Die Erfindung ist nachstehend an einem Ausführungsbeispiel erläu­ tert, das in der Zeichnung dargestellt ist. Es zeigt
Fig. 1a-1e nicht maßstabsgetreue Schnittdarstellungen ei­ nes Teils einer monolithischen Vorrichtung mit einem Leistungstransistor und zwei Transistoren einer integrierten Schaltung während verschie­ dener Phasen des Herstellungsverfahrens gemäß der Erfindung;
Fig. 2 graphische Darstellung der Konzentrationsvertei­ lung von drei Arten von Dotierstoffen in einem Querschnitt der Fig. 1e, der durch die vergra­ bene Schicht und die oberen Kollektor-, Basis­ und Emitter-Zonen eines Transistors der inte­ grierten Schaltung läuft. Der Kurvenverlauf der drei Arten von Dotierstoffen, die nach dem er­ findungsgemäßen Verfahren eingesetzt werden, ist auf die genannte vergrabene Schicht und die ihr benachbarten Zonen begrenzt;
Fig. 3 eine Kurvendarstellung der Verteilung der Kon­ zentration über denselben Querschnitt der Vor­ richtung gemäß der Erfindung in Abhängigkeit von der Tiefe X, wobei die Zahlen auf der X-Achse dieselben Zonen bezeichnen, die in den Fig. 1a-1e mit diesen Zahlen angegeben sind.
Anhand der Fig. 1a-1e wird ein erfindungsgemäßes Verfahren zur Herstellung einer Halbleitervorrichtung erläutert, die auf einem Siliziumplättchen ausgebildet ist und einen NPN-Leistungs­ transistor sowie zwei NPN-Transistoren einer integrierten Schal­ tung, die auf demselben Plättchen gebildet ist, hat. Die Elektro­ den der drei Transistoren befinden sich an der Frontseite des Plättchens, ausgenommen der Kollektor des Leistungstransistors, der auf der Rückseite des Plättchens liegt. Die Vereinigung ei­ nes Leistungstransistors und einer integrierten Schaltung mit verschiedenen Transistoren und anderen Komponenten, die unterein­ ander verbunden sind, auf demselben Siliziumplättchen erlaubt die Herstellung einer sehr kompakten und wirkungsvollen Vorrich­ tung, in der die integrierte Schaltung das Steuerelement niedri­ ger Energie ist, während der Leistungstransistor einen Treiber hoher Energie darstellt, der elektrische Motoren, Solenoide, Wi­ derstandslasten und ähnliche Leistungsvorrichtungen in geeigneter Weise steuern kann.
Das Verfahren gemäß der Erfindung besteht aus den folgenden, nacheinander ablaufenden Phasen:
Phase A - Auf einem Substrat aus N⁺-dotiertem, monokristallinen Silizium niedrigen spezifischen Widerstandes wird eine erste epi­ taktische Wachstumsphase so durchgeführt, daß eine mittels Phos­ phor N⁻-dotierte Schicht 2 entsteht. Die epitaktische Schicht 2 hat eine Dotierstoffkonzentration von etwa 1.10¹⁴ Atomen/cm³, was für eine Kollektorzone eines Transistors hoher Spannung ty­ pisch ist.
Phase B - Durch bekannte Verfahrensschritte der Oxidation, der Fotomaskierung, der Ätzung und der Diffusion wird in der epitak­ tischen Schicht 2 und genauer in einer Zone des Plättchens, die für die integrierte Schaltung bestimmt ist, eine Zone 3 herge­ stellt, die mittels Bor einer Konzentration von 4.10¹³ Atomen/cm³ P-dotiert ist. Diese Zone 3 stellt die horizontale Isolierzone der Transistoren der integrierten Schaltung dar.
Phase C - Mit Hilfe der üblichen Verfahrensschritte der Oxida­ tion, der Fotomaskierung, der Ätzung und der Diffusion werden in der Zone 3 die vergrabenen Schichten 4 und 5 ausgebildet, die N⁺-dotiert sind. Diese Schichten, die beim Stand der Technik durch Diffusion von Antimon oder Arsen hergestellt würden, wer­ den gemäß der Erfindung dadurch gebildet, daß ein erstes Mal An­ timon mit einer Dosis von 1.10¹⁵ Atomen/cm² und ein zweites Mal Phosphor mit einer Dosis von 1.10¹³ Atomen/cm², d. h. mit einer 100mal kleineren Dosis als Antimon, implantiert wird.
Falls gewünscht, kann zunächst die Implantation von Phosphor und dann die Implantation von Antimon in den angegebenen Dosen ausge­ führt werden (Fig. 1a).
Phase D - Es erfolgt eine zweite epitaktische Wachstumsphase von Silizium, das mittels Phosphor N⁻-dotiert ist, wobei sich eine epitaktische Schicht 6 mit denselben Eigenschaften wie denen der Schicht 2 ergibt.
Die beiden epitaktischen Schichten, die in den Fig. 1b bis 1e mit 2 und 6 bezeichnet sind und durch eine horizontale gestri­ chelte Linie getrennt sind, bilden in der für den Leistungstran­ sistor bestimmten Zone in Wirklichkeit eine einzige Schicht, die gemeinsam mit dem Substrat 1 die Kollektorzone des Leistungstran­ sistors ist. Ferner sei darauf hingewiesen, daß die vergrabenen Schichten 4 und 5 die in Fig. 1b gezeigte Form vor allem auf­ grund des epitaktischen Wachsens und auch aufgrund der nachfol­ genden Operationen bei hoher Temperatur annehmen, denen das Plättchen nach der Implantation von Antimon und Phosphor ausge­ setzt wird.
Phase E - Mit den üblichen Techniken der Oxidation, der Fotomas­ kierung, der Ätzung und der Diffusion werden die N-Zonen 8 und 9 niedrigen spezifischen Widerstandes gebildet, welche die Kollek­ torzonen der Transistoren der integrierten Schaltung bilden (Fig. 1c).
Diese Zonen werden durch Ablagerung oder Implantation von Phos­ phor auf den Teilen der Oberfläche des Plättchens, die über den vergrabenen Schichten 4 und 5 liegen, und durch anschließende Tiefendiffusion des Phosphors gebildet. Die Diffusionszeit und die Diffusionstemperatur sind so gewählt, die die Phosphoratome, die abgelagert oder implantiert sind, und die Phosphoratome, die aus den vergrabenen Schichten diffundieren, dazu neigen, sich so zu verteilen, daß die Zonen 8 und 9 eine nahezu konstante Konzen­ tration über die gesamte Schichtdicke mit einer Größe von etwa 1.10¹⁵ Atome/cm³ haben.
Zur Verdeutlichung einer wesentlichen Eigenschaft der Erfindung sei darauf hingewiesen, daß die Zonen 8 und 9 eine Dotierstoff­ konzentration haben, die 10mal größer als diejenige in den epi­ taktischen Schichten 2 und 6 ist, die ebenfalls vom N-Typ sind und die Kollektorzone des Leistungstransistors bilden. Das be­ ruht auf der Diffusion des dem Antimon hinzugefügten Phosphors zur Bildung der vergrabenen Schichten (buried layers) und auf der zusätzlichen, lokalen Diffusion des Phosphors unter der Ober­ fläche 7, um in der gesamten Zone eine gleichförmige Dotierung zu erzielen. Gemäß der Erfindung wird mithin in den Zonen 8 und 9 die Konzentration des Dotierstoffs, der in der epitaktisch ge­ wachsenen Schicht 6 vorliegt, verändert, wodurch sich Kollektor­ zonen der Transistoren der integrierten Schaltung und des Lei­ stungstransistors ergeben, deren Eigenschaften und elektrische Leistungen verschieden voneinander sind.
Phase F - An dieser Stelle des Verfahrens wird die Herstellung der Vorrichtung mit den bekannten Techniken fortgesetzt, welche zur Komplettierung dieser Ausführungen nachstehend aufgeführt werden.
Mit den üblichen Methoden der Oxidation, der Fotoabdeckung, der Ätzung und der Diffusion von Bor werden die P-Basiszone 10 des Leistungstransistors und die lateralen P-Isolierzonen 11 der Transistoren der integrierten Schaltung gebildet, so daß die Transistoren voneinander und vom Rest des Plättchens isoliert bleiben (Fig. 1d).
Phase G - Mit den herkömmlichen Techniken werden die N⁺-Emitter­ zone 12 des Leistungstransistors sowie - mit demselben Dotier­ stoff - die N⁺-Zonen 13 und 14 niedrigen spezifischen Widerstan­ des gebildet, die dazu dienen, den ohmschen Kontakt zwischen den Kollektorzonen 8 und 9 der Transistoren der integrierten Schal­ tung und einer metallischen Elektrode herzustellen (Fig. 1e).
Phase H - Es folgt die Bildung der diffundierten P-Basiszonen 15 und 16 und anschließend der diffundierten N-Emitterzonen 17 und 18 der Transistoren der integrierten Schaltung (Fig. 1e).
Phase I - Schließlich werden die metallischen Kontakte für die Emitterelektrode 19, die Basiselektrode 20 und die Kollektorelek­ trode 21 des Leistungstransistors und für die Emitterelektroden 23 und 26, die Basiselektroden 24 und 27 und die Kollektorelek­ troden 25 und 28 der Transistoren der integrierten Schaltung so­ wie die metallischen Verbindungsbahnen auf der Siliziumoxid-Iso­ lierschicht 22 des Plättchens gebildet (Fig. 1e).
Anhand der Fig. 2 und 3 werden die Wirkungen des Verfahrens gemäß der Erfindung erläutert, wobei klargestellt wird, wie die Aufgaben der Erfindung mit diesem Verfahren gelöst werden.
Fig. 2 zeigt drei Kurven, die den Verlauf der Konzentration von Bor (B), von Antimon (Sb) und von Phosphor (P) in der vergrabe­ nen Schicht 4 sowie in den angrenzenden Zonen (Kollektorzone 8 und Isolierzone 3) der mit dem oben erläuterten Verfahren herge­ stellten Vorrichtung darstellen. Das Bor (Kurve B) ist der P-Do­ tierstoff, der bei der Diffusion für die Bildung der Isolierzone 3 der Transistoren der integrierten Schaltung verwendet wurde. Das Antimon (Kurve Sb) ist der N-Dotierstoff, der bei der Implan­ tation und nachfolgenden Diffusion für die Bildung der vergrabe­ nen Schicht 4 des erwähnten Transistors der integrierten Schal­ tung eingesetzt wurde. Beim Phosphor (Kurve P) handelt es sich um den N-Dotierstoff, der gemäß der Erfindung in einer kleinen Menge für die Bildung der vergrabenen Schicht 4 des Transistors der integrierten Schaltung verwendet wird, um die schädliche Wir­ kung zu kompensieren, die durch die Ausdiffusion des Bor, das in der stark dotierten Zone 3 vorliegt, hervorgerufen wird.
Da Phosphor einen Diffusionskoeffizienten D hat, der größer ist als der von Bor und der von Antimon, ist Phosphor in der Kollek­ torzone 8 reichlicher vorhanden als Bor, nicht jedoch in der Iso­ lierzone 3 der Transistoren der integrierten Schaltung. Damit liegen in der Kollektorzone 8 drei Dotierstoffe (Bor, Antimon, Phosphor) mit einer quasi gleichen Konzentration vor (da diese Dotierstoffe in einer solchen Menge eingegeben sind, die diese Bedingung erfüllt), welche diese Zone N-dotieren; denn zwei Do­ tierstoffe (Antimon und Phosphor) sind vom Typ N, während Bor vom Typ P ist. Das nachfolgende epitaktische Wachsen, genauer die zweite epitaktische Wachstumsphase einer mittels Phosphor N⁻ dotierten Siliziumschicht mit weiterer, örtlicher Anreicherung von diffundiertem Phosphor in der Zone 8, was die Konzentration der Dotierstoffe in diesen Zonen quasi auf einen konstanten Wert bringt, gestattet die Erzielung der Kollektorzone 8 des Tran­ sistors der integrierten Schaltung mit einer mittleren Konzentra­ tion von 1.10¹⁵ Atomen/cm³ über die gesamte Dicke, d. h. mit ei­ nem Wert, der 10mal größer ist als die Konzentration der epitak­ tischen Schicht 2, die den Kollektor des Leistungstransistors bildet.
Andererseits wird, wie Fig. 2 zeigt, kein Schaden durch den Zu­ satz von Phosphor verursacht, der gemäß der Erfindung für die Bildung der vergrabenen Schichten (buried layers) für die regulä­ re und bekannte Funktionsweise der darunterliegenden Isolier­ schicht 3 eingesetzt wurde; dies deshalb, weil einerseits die Menge des Phosphors vernachlässigbar ist und weil andererseits eventuelle Spuren von Phosphor begrenzt bleiben auf das Innere der vergrabenen Schichten in der Nähe der Unterseite dieser Schichten, ohne in die P-Isolierschicht 3 zu diffundieren, wes­ halb sich in dieser Schicht keine Phantomschichten einstellen.
Fig. 3 zeigt das Störstellenprofil in Abhängigkeit von der Tie­ fe in einem Vertikalschnitt der Vorrichtung der Fig. 1e, der durch die vergrabene Schicht 4 und die Emitterzone 17 eines Tran­ sistors der integrierten Schaltung verläuft. Die Zahlen auf der Abszisse stimmen mit denjenigen der Fig. 1e überein und geben die Schichten an, welche die zuvor beschriebene Vorrichtung bil­ den.
Zusammenfassend ist festzuhalten, daß mittels der bereits bekann­ ten Auslegungs- und Herstellungskriterien und der oben erläuter­ ten Maßnahmen, die die Erfindung kennzeichnen, ein Verfahren zur Herstellung einer Halbleitervorrichtung angegeben wird, das die Nachteile des Standes der Technik vermeidet und damit die Her­ stellung einer monolithischen Vorrichtung mit optimalen Eigen­ schaften und Leistungen erlaubt.
Über das beschriebene und dargestellte Ausführungsbeispiel hin­ aus sind selbstverständlich zahlreiche Abänderungen möglich, ohne dadurch den Rahmen der Erfindung zu verlassen. So kann bei­ spielsweise die Erfindung für die Bildung integrierter Schaltun­ gen verwendet werden, um Kollektorzonen der Transistoren zu er­ halten, deren Dotierstoffkonzentrationen nicht identisch, son­ dern untereinander verschieden sind. Das ist dann besonders zweckmäßig, wenn man auf demselben Plättchen integrierte Tran­ sistoren mit elektrischen Kennwerten benötigt, die aufgrund der ihnen zugeordneten Schaltungsfunktionen von Transistor zu Tran­ sistor verschieden sind, beispielsweise Signalverarbeitungstran­ sistoren und Schalttransistoren.
Um Kollektorzonen 8 und 9 mit ihren zugehörigen vergrabenen Schichten 4 und 5 bei Transistoren der integrierten Schaltung mit unterschiedlichem spezifischen Widerstand zu erzeugen (Fig. 1a-1e), werden die Phasen C (Implantation der Dotier­ stoffe in die vergrabenen Schichten 4 und 5) sowie E (weitere Diffusion von Phosphor für die Anreicherung der Kollektorzonen 8 und 9), geändert, welche zuvor für den speziellen Fall der Her­ stellung von Kollektorzonen bei Transistoren der integrierten Schaltung, die untereinander alle gleich sind, beschrieben wurden. Die Änderung erfolgt dabei in dem Sinn, daß Verfahrens­ schritte der Oxidation, der Fotomaskierung, der Ätzung, der Imp­ lantation und der Diffusion von Phosphor in entsprechend dem Entwurf in bekannter Weise erforderlichen Konzentrationen hinzu­ gefügt werden, wobei diese Verfahrensschritte so oft wiederholt werden, wie Kollektorzonen mit unterschiedlichem spezifischen Wi­ derstand vorhanden sind, welche für den optimalen Betrieb der in­ tegrierten Schaltung erzeugt werden müssen.
Im besonderen Fall, daß die beiden Kollektorzonen 8 und 9 vonein­ ander verschiedene Dotierstoffkonzentrationen haben sollen, beis­ pielsweise eine niedrigere in der Zone 8 und eine höhere in der Zone 9, muß entsprechend den folgenden Arbeitsphasen vorgegangen werden:
Phase C1 - Bildung der vergrabenen Schicht 4.
Phase C2 - Bildung der vergrabenen Schicht 5 mit einer höheren Dotierstoffkonzentration nach vorheriger Abdeckung der zuvor gebildeten vergrabenen Schicht 4.
Phase D - Wachstum der durch Phosphor N⁻-dotierten epitak­ tischen Schicht 6.
Phase E1 - Bildung der Zone 8.
Phase E2 - Bildung der Zone 9 mit höherer Dotierstoffkonzentra­ tion nach vorheriger Abdeckung der zuvor erzeugten Zone 8.

Claims (3)

1. Verfahren zur Herstellung einer Halbleitervorrichtung, die wenig­ stens einen Leistungstransistor sowie eine Steuerschaltung enthält, welche auf demselben Plättchen aus Halbleitermaterial integriert sind, umfassend die folgenden Verfahrensschritte:
  • - Herstellen einer ersten Schicht (1, 2) aus monokristallinem Silizium mit einem ersten Leitfähigkeitstyp,
  • - Dotieren der ersten Schicht (1, 2) mit einer ersten Art eines Dotierstoffes zur Bildung einer ersten Zone (3) eines zweiten Leitfähigkeitstyps, der zum ersten Leitfähigkeitstyp entgegen­ gesetzt ist,
  • - Bildung wenigstens einer zweiten Zone (4, 5) in der ersten Zone (3), wobei zur Herstellung der zweiten Zone (4, 5) eine zu­ nächst durchgeführte Ablagerung oder Implantation und eine nachfolgende Diffusion einer zweiten und einer dritten Art von Dotierstoffen des ersten Leitfähigkeitstyps erfolgen, welche einen höheren bzw. einen niedrigeren Diffusionskoeffizienten als die erste Dotierstoffart haben,
  • - Epitaktisches Aufwachsen einer zweiten Schicht (6) des ersten Leitfähigkeitstyps mit hohem spezifischen Widerstand auf der ersten Schicht (1, 2), wobei in den Bereichen (8, 9) der zweiten Schicht (6), die an die zweite Zone (4, 5) angrenzen, die resul­ tierende Nettodotierung annähernd konstant ist,
  • - Bildung einer Isolierzone (11) vom zweiten Leitfähigkeitstyp in der zweiten Schicht (6) und Teilbereichen der ersten Schicht (1, 2), wobei die Isolierzone (11) die zweite Zone umschließt,
  • - Bildung wenigstens einer Zone des zweiten Leitfähigkeitstyps, die dazu bestimmt ist, die Basis (10) eines Leistungstransistors zu bilden, in der zweiten Schicht (6),
  • - Bildung einer Zone des ersten Leitfähigkeitstyps, die dazu bestimmt ist, den Emitter (12) des Leistungstransistors zu bil­ den, in der Basiszone (10),
  • - Bildung von weiteren Zonen zur Herstellung aktiver oder passi­ ver Elemente der integrierten Schaltung im Inneren des Be­ reichs oder der Bereiche (8, 9) der zweiten Schicht (6), die von den Isolierzonen (11) umschlossen sind,
  • - Bildung von Elektroden auf der Vorderseite und auf der Rück­ seite des Plättchens sowie von metallischen Verbindungsbahnen zwischen den aktiven und den passiven Elementen der integrier­ ten Schaltung und dem Leistungstransistor.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite und die dritte Art der Dotierstoffe aus Antimon und Phos­ phor bestehen, und zwar in Verhältnissen, die zwischen einem und zehn Teilen Phosphor je 100 Teilen Antimon liegen, und daß die erste Dotierstoffart aus Bor besteht.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das Verhältnis der Störstellenkonzentrationen in Bereichen der ersten Schicht (1, 2) und der zweiten Schicht (6), die an die Basiszone (10) des Leistungstransistors angrenzen, und in dem Bereich (8, 9) der zweiten Schicht (6), der an die zweite Zone (4, 5) angrenzt, bzw. in den Bereichen (8, 9) der zweiten Schicht (6), die an die zweiten Zonen (4, 5) angrenzen, zwischen 1 und 1/100 liegt.
DE3545040A 1984-12-20 1985-12-19 Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung Expired - Fee Related DE3545040C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8406633A IT1214808B (it) 1984-12-20 1984-12-20 Tico e semiconduttore processo per la formazione di uno strato sepolto e di una regione di collettore in un dispositivo monoli

Publications (2)

Publication Number Publication Date
DE3545040A1 DE3545040A1 (de) 1986-06-26
DE3545040C2 true DE3545040C2 (de) 1995-07-20

Family

ID=11121628

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3545040A Expired - Fee Related DE3545040C2 (de) 1984-12-20 1985-12-19 Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung

Country Status (6)

Country Link
US (1) US4721684A (de)
JP (1) JPS61181161A (de)
DE (1) DE3545040C2 (de)
FR (1) FR2575330B1 (de)
GB (1) GB2169444B (de)
IT (1) IT1214808B (de)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4936928A (en) * 1985-11-27 1990-06-26 Raytheon Company Semiconductor device
IT1215024B (it) * 1986-10-01 1990-01-31 Sgs Microelettronica Spa Processo per la formazione di un dispositivo monolitico a semiconduttore di alta tensione
US4855244A (en) * 1987-07-02 1989-08-08 Texas Instruments Incorporated Method of making vertical PNP transistor in merged bipolar/CMOS technology
IT1221587B (it) * 1987-09-07 1990-07-12 S G S Microelettronics Spa Procedimento di fabbricazione di un dispositivo integrato monolitico a semiconduttore avente strati epitas siali a bassa concentrazione di impurita'
USRE38510E1 (en) * 1987-12-22 2004-05-04 Stmicroelectronics Srl Manufacturing process for a monolithic semiconductor device comprising at least one transistor of an integrated control circuit and one power transistor integrated on the same chip
IT1217323B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Struttura integrata di transistor bipolare di potenza di alta tensione e di transistor mos di potenza di bassa tensione nella configurazione"emitter switching"e relativo processo di fabbricazione
IT1217322B (it) * 1987-12-22 1990-03-22 Sgs Microelettronica Spa Procedimento di fabbricazione di un dispositivo nonolitico a semiconduttope comprendente almeno un transistor di un circuito integrato di comando e un transistor di rotenza in tegrato nella stessa piastrina
USRE35642E (en) * 1987-12-22 1997-10-28 Sgs-Thomson Microelectronics, S.R.L. Integrated high-voltage bipolar power transistor and low voltage MOS power transistor structure in the emitter switching configuration and relative manufacturing process
US5246871A (en) * 1989-06-16 1993-09-21 Sgs-Thomson Microelectronics S.R.L. Method of manufacturing a semiconductor device comprising a control circuit and a power stage with a vertical current flow, integrated in monolithic form on a single chip
US5024967A (en) * 1989-06-30 1991-06-18 At&T Bell Laboratories Doping procedures for semiconductor devices
EP0439899A3 (en) * 1990-01-25 1991-11-06 Precision Monolithics Inc. Complementary bipolar transistors compatible with cmos process
US5262345A (en) * 1990-01-25 1993-11-16 Analog Devices, Inc. Complimentary bipolar/CMOS fabrication method
IT1241050B (it) * 1990-04-20 1993-12-29 Cons Ric Microelettronica Processo di formazione di una regione sepolta di drain o di collettore in dispositivi monolitici a semiconduttore.
US5442191A (en) * 1990-09-05 1995-08-15 Yale University Isotopically enriched semiconductor devices
US5144409A (en) * 1990-09-05 1992-09-01 Yale University Isotopically enriched semiconductor devices
EP0555496B1 (de) * 1991-07-03 1997-03-26 Consorzio per la Ricerca sulla Microelettronica nel Mezzogiorno - CoRiMMe Laterale Bipolartransistorstruktur mit integriertem Kontrollschaltkreis und integriertem Leistungstransistor und deren Herstellungsprozess
US5633180A (en) * 1995-06-01 1997-05-27 Harris Corporation Method of forming P-type islands over P-type buried layer
US6566217B1 (en) * 1996-01-16 2003-05-20 Mitsubishi Denki Kabushiki Kaisha Manufacturing process for semiconductor device
DE69618343D1 (de) 1996-05-21 2002-02-07 Cons Ric Microelettronica Leistungshalbleiterbauelementstruktur mit vertikalem PNP-Transistor
SE519975C2 (sv) 1999-06-23 2003-05-06 Ericsson Telefon Ab L M Halvledarstruktur för högspänningshalvledarkomponenter
DE10044838C2 (de) 2000-09-11 2002-08-08 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines solchen
US6894366B2 (en) * 2000-10-10 2005-05-17 Texas Instruments Incorporated Bipolar junction transistor with a counterdoped collector region
JP4775683B2 (ja) * 2003-09-29 2011-09-21 オンセミコンダクター・トレーディング・リミテッド 半導体集積回路装置
KR102419162B1 (ko) 2015-03-17 2022-07-11 삼성전자주식회사 패턴 검사 방법 및 그를 사용하는 기판 제조 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576475A (en) * 1968-08-29 1971-04-27 Texas Instruments Inc Field effect transistors for integrated circuits and methods of manufacture
DE2542153A1 (de) * 1974-09-23 1976-04-08 Nat Semiconductor Corp Halbleiterbaustein und verfahren zur herstellung desselben
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion
DE2219696C3 (de) * 1971-04-28 1982-02-18 International Business Machines Corp., 10504 Armonk, N.Y. Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3249831A (en) * 1963-01-04 1966-05-03 Westinghouse Electric Corp Semiconductor controlled rectifiers with a p-n junction having a shallow impurity concentration gradient
BE758683A (fr) * 1969-11-10 1971-05-10 Ibm Procede de fabrication d'un dispositif monolithique auto-isolant et structure de transistor a socle
US3812519A (en) * 1970-02-07 1974-05-21 Tokyo Shibaura Electric Co Silicon double doped with p and as or b and as
DE2710878A1 (de) * 1977-03-12 1978-09-14 Itt Ind Gmbh Deutsche Verfahren zum herstellen einer an der oberflaeche eines halbleiterkoerpers aus silicium liegenden zone einer monolithisch integrierten i hoch 2 l-schaltung
JPS543479A (en) * 1977-06-09 1979-01-11 Toshiba Corp Semiconductor device and its manufacture
ZA785953B (en) * 1977-11-03 1979-09-26 Int Computers Ltd Integrated circuits and methods of manufacture thereof
JPS54128268A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Multi-diffusion method of impurity
GB2023340B (en) * 1978-06-01 1982-09-02 Mitsubishi Electric Corp Integrated circuits
JPS5734357A (en) * 1980-08-09 1982-02-24 Sanken Electric Co Ltd Semiconductor integrated circuit
JPS57106047A (en) * 1980-12-23 1982-07-01 Sony Corp Manufacture of semiconductor integrated circuit device
NL8104862A (nl) * 1981-10-28 1983-05-16 Philips Nv Halfgeleiderinrichting, en werkwijze ter vervaardiging daarvan.

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3576475A (en) * 1968-08-29 1971-04-27 Texas Instruments Inc Field effect transistors for integrated circuits and methods of manufacture
DE2219696C3 (de) * 1971-04-28 1982-02-18 International Business Machines Corp., 10504 Armonk, N.Y. Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2542153A1 (de) * 1974-09-23 1976-04-08 Nat Semiconductor Corp Halbleiterbaustein und verfahren zur herstellung desselben
US4132573A (en) * 1977-02-08 1979-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing a monolithic integrated circuit utilizing epitaxial deposition and simultaneous outdiffusion

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MUELLER, H. - RUPPRECHT, H. S. et al.: Forming Buried Subcollectors by Ion Implantation, in US-Z.: IBM Technical Disclosure Bulletin, Vol. 19, Nr. 3, August 1976, S. 865-866 *
VARA, M.B.: A Self Isolation Scheme for Integrated Circuits, in US-Z.: IBM Journal of Research and Development, Vol. 15, Nr. 6, 1971, S. 430-435 *

Also Published As

Publication number Publication date
GB8530729D0 (en) 1986-01-22
FR2575330B1 (fr) 1989-08-18
GB2169444A (en) 1986-07-09
IT8406633A0 (it) 1984-12-20
US4721684A (en) 1988-01-26
JPS61181161A (ja) 1986-08-13
FR2575330A1 (fr) 1986-06-27
IT1214808B (it) 1990-01-18
DE3545040A1 (de) 1986-06-26
GB2169444B (en) 1988-11-30

Similar Documents

Publication Publication Date Title
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
EP0032550B1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE2823967C2 (de)
EP0006510B1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2545892A1 (de) Kombiniertes verfahren zur herstellung oxyd-isolierter vertikaler bipolartransistoren und komplementaerer oxyd-isolierter lateraler bipolartransistoren
DE2655400A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE4139490A1 (de) Bicmos-vorrichtung und verfahren zur herstellung derselben
DE2441432B2 (de) Verfahren zur Herstellung eines VMOS-Transistors
DE3042100A1 (de) Halbleitervorrichtung
DE4041050A1 (de) Integrierter schaltkreis
DE3223230A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE2558925A1 (de) Verfahren zur herstellung einer halbleitervorrichtung in der technik der integrierten injektionslogik
DE2507038C3 (de) Inverser Planartransistor und Verfahren zu seiner Herstellung
DE1901807C3 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung
DE69534105T2 (de) Herstellungsverfahren eines integrierten Schaltkreises mit komplementären isolierten Bipolartransistoren
DE4439131C2 (de) Halbleitereinrichtung mit einem Verbindungsbereich und Verfahren zur Herstellung derselben
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren
DE4443933C2 (de) Halbleitereinrichtung mit einer IIL-Schaltung und Verfahren zum Herstellen derselben

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee