DE1901807C3 - Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung - Google Patents

Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung

Info

Publication number
DE1901807C3
DE1901807C3 DE1901807A DE1901807A DE1901807C3 DE 1901807 C3 DE1901807 C3 DE 1901807C3 DE 1901807 A DE1901807 A DE 1901807A DE 1901807 A DE1901807 A DE 1901807A DE 1901807 C3 DE1901807 C3 DE 1901807C3
Authority
DE
Germany
Prior art keywords
zones
highly doped
conductivity type
semiconductor
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE1901807A
Other languages
English (en)
Other versions
DE1901807B2 (de
DE1901807A1 (de
Inventor
Stanley Paul Cupertino Davis
Robert Hugh Francis Sunnyvale Lloyd
C. Frank Myers
Ariz. Scottsdale
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Motorola Solutions Inc
Original Assignee
International Business Machines Corp
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp, Motorola Inc filed Critical International Business Machines Corp
Publication of DE1901807A1 publication Critical patent/DE1901807A1/de
Publication of DE1901807B2 publication Critical patent/DE1901807B2/de
Application granted granted Critical
Publication of DE1901807C3 publication Critical patent/DE1901807C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/151—Simultaneous diffusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/901—Capacitive junction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

•m Die Erfindung betrifft ein Verfahren zum Herstellen einer monolitisch integrierten Halbleiterschaltung in Planartechnik mit integrierten, vertikal ausgerichteten, hochdotierten Halbleiterzonen, über die die Zuführung der Versorgungsspannungen zu den in
ν, zwischen diesen Halbleiterzonen liegenden Halbleiterbereichen angeordneten Halbleiterschaltungselementen erfolgt.
Bei der Herstellung von sehr schnellen integrierten Schaltungen großer Packungsdichte entstanden bisher
Wi ernste Probleme bei der Herstellung der Zuführungen der Versorgungsspannungen auf den Halbleiterplättchen. Eine hohe Geschwindigkeit der integrierten Schaltungen erfordert eine hohe Dichte der einzelnen Halbleiterschaltungselemente. Andererseits werden
hr) aber Versorgungsspannungsleitungen mit sehr geringer Gleich-Wechsel-Spannungsimpedanz benötigt, was jedoch im direkten Gegensatz zur Miniaturisierung der Schaltung und ihrer Leitungsverbindungen
steht. Bei einer Erhöhung der Schaltkreisdichte verringert sich auch die Kontaktgröße für die Versorgungsspannungszuführung. Dadurch erhöht sich der Widerstand dieser Kontakte, und der Stromfluß wird erniedrigt. In der Vergangenheit wu^de die Wichtigkeit einer niederohmigen Spannungszuführung, insbesondere der Kontakte zwischen Halbleiter und metallischer Leitung auf dem Gebiet der Leistungstransistoren festgestellt Diese Erkenntnis fand jedoch keine Anwendung bei logischen Schaltungen aufgrund der kleinen Ströme, mit denen man früher auskam. Heutzutage werden jedoch bei Schaltungen mit großer Schaltkreisdichte und hohen Geschwindigkeiten an die Spannungszuführung ähnliche Anforderungen gestellt wie bei Leistungstransistoren.
Bisher bestand eine Lösung des oben geschilderten Problems in der Verwendung von Signalleitungen als Versorgungsspannungszuführungen auf dem Halbleiterplättchen. Diese Leitungen befinden sich im allgemeinen auf dem Umfang des Halbleiterplättchens. Der Umfang eines Halbleiterplättchens ist jedoch begrenzt. Das liegt daran, daß die die Anzahl der Schaltkreise bestimmende Fläche des Halbleiterplättchens proportional zum Quadrat der Plättchenabmessung, der Umfang jedoch linear abhängig von dieser Abmessung ist. Wenn nun das Halbleiterplättchen größer und größer wird, wird der Umfang um so wertvoller. Die bisherige Verwendung von Signalleitungen als Versorgungsspannungszuführungen steht damit im Gegensatz zur Notwendigkeit, diese Leitungen für die Signalverarbeitung der Schaltkreise auf dem Halbleiterplättchen zu verwenden.
Ein zweites Problem entstand bei der Entwicklung sehr schneller Schaltkreise in integrierten Schaltungen. Bei Schaltzeiten im Bereich von Nanosekunden ist nicht nur der Widerstand der Versorgungsspannungsleitung wichtig, sondern auch deren Induktivität. Der Grund dafür ist, daß eine sehr schnelle Änderung des Stromes in einer Spannungszuführungsleitung bei hoher Induktivität zu einer großen induzierten Gegenspannung führt.
Demnach ist es die Aufgabe der Erfindung, ein Verfahren zur Herstellung integrierter Schaltungen hoher Schaltkreisdichte und großer Schaltgeschwindigkeiten mit Spannungsversorgungszuführungen geringer Gleich- und Wechselstromimpedanz anzugeben.
Eine Lösung dieser Aufgabe ist durch das ältere deutsche Patent 1764274 bereits geschützt. Dieses Patent betrifft ein Verfahren zum Herstallen einer integrierten Schaltung in Planartechnik mit integrierten, vertikal ausgerichteten, hochdotierten Halbleiterzonen, über die die Zuführung der Versorgungsspannungen zu den in zwischen diesen Halbleiterzonen liegenden Halbleiterbereichen angeordneten Halbleiterschaltungselementen erfolgt.
Das Verfahren setzt sich im wesentlichen aus den nachstehenden, aufeinanderfolgenden Verfahrensschritten zusammen:
1. Bereitstellung eines Halbleitersubstrats eines ersten Leitungstyps (N),
2. Diffusion von kanalartigen, die Grenzen der Schaltung bestimtr enden, hochdotierten Zonen des ersten Leitungstyps (N + ),
3. epitaktisches Abscheiden einer ersten, hochdotierten Halbleiterschicht des zweiten Leitungstyps (P+),
4. Diffusion von hochdotierten Zonen des ersten
ίο
Leitungstyps (N+) über den im 2. Verfahrensschritt definierten kanalartigen Zonen,
5. epitaktisches Abscheiden einer zweiten, schwachdotierten Halbleiterschicht des zweiten Leitungstyps (P"),
6. selektive Diffusion von hochdotierten Zonen des zweiten Leitungstyps (P+) in die zweite Halbleiterschicht,
7. Diffusion von hochdotierten Zonen des ersten Leitungstyps (N+) über den im 2. Verfahrensschritt definierten, kanalartigen Zonen,
8. epitaktisches Abscheiden einer dritten, schwachdotierten Halbleiterschicht des ersten Leitungstyps (N ~),
9. Diffusion von hochdotierten Zonen des zweiten Leitungs typs über den im 6. Verfahrensschritt definierten Zone,
10. Diffusion von hochdotierten Zonen des ersten Leitungstyps (N+) über den im 2. Verfahrensschritt definierten, kanalartigen Zonen.
Die erfindungsgemäße Lösung der genannten Aufgabe ist im kennzeichnenden Teil des Anspruchs 1 niedergelegt.
Die erfindungsgemäße Lösung unterscheidet sich von der Lösung gemäß dem älteren Patent darin, daß die ersten drei Schritte unterschiedlich sind und daß dadurch der vierte Schritt völlig entfallen kann.
Die Erfindung wird im folgenden anhand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 den Aufbau einer integrierten Schaltung,
Fig. 2-13 die einzelnen Verfahrensschritte zur Herstellung einer integrierten Schaltung gemäß Fig. 1.
Fig. 1 zeigt die Versorgungsspannungszuführung in einer integrierten monolithischen Schaltung. Mit Hilfe des metallischen Kontakts 15 wird die mit +V bezeichnete Versorgungsspannung in der gezeigten Struktur bis auf die Oberfläche 25 des Halbleiterplättchens geführt. Dabei zeigt der Verbindungsweg eine minimale Serieninduktivität und einen minimalen Serienwiderstand, wodurch eine Spannungsquelle mit geringer Impedanz bei hohen Frequenzen realisiert wird. Eine zweite Versorgungsspannung -V, das Bezugsspannungspotential, wird an die Oberfläche 25 des Halbleiterplättchens über eine Leitung 19 gebracht, welche eine relativ hohe Serieninduktivität aufweist, aber von der ersten Versorgungsspannung durch eine Kapazität mit geringer Serieninduktivität entkoppelt ist. Die Kapazität ergibt sich am PN-Ubergang 28 innerhalb des Halbleiterplättchens. Beide Versorgungsspannungen werden auf der Oberfläche 25 über Mittel weitergeführt, welche keine wesentlichen zusätzlichen Serieninduktivitäten oder -widerstände aufweisen, was im folgenden erklärt werden soll. Die in der Fig. 1 gezeigt integrierte Schaltung enthält NPN-Transistoren in Verbindung mit einer positiven Versorgungsspannung +V mit Zuführungen geringer Induktivität. Eine positive Versorgungsspannung ist notwendig, um die die Entkoppelungskapazität darstellende PN-Grenzschicht gesperrt zu halten. Will man eine negative Spannungsversorgung verwenden, muß man zu einer komplementären Anordnung übergehen.
Der metallische Kontakt 15, welcher z. B. aus einem leitenden Metall wie Molybdän bestehen und die form einer Platte aufweisen kann, liefert eine Verbindung geringer Induktivität und geringen Widerstands zwischen der Spannungsquelle +V und der unteren
Fläche eines N+-Halbleitersubstrates 1. Das Substrat 1 kann z. B. aus hochdotiertem Silicium großer Leitfähigkeit bestehen. Mit dem Bezugszeichen 21 ist der elektrische Übergang zwischen dem metallischen Kontakt 15 und dem Substrat 1 angedeutet.
Der metallische Kontakt kann z. B. durch ein Silicium-Goldeutektikum mit dem Substrat verbunden sein. Am Umfang des Halbleiterplättchens 23 erstrekken sich vom Substrat 1 bis an die Oberfläche 25 gut leitende Halbleiterzonen, welche einen niederolhmigen, niederinduktiven Strompfad zwischen dem metallischen Kontakt 15 und der Oberfläche 25 des Halbleiterplättchens ergeben. Daneben zeigt Fig. 1 eine hochdotierte P+-Halbleiterschicht 5', welche Ausweitungen 27, 29, 31 aufweist, die bis an die Oberfläche 25 des Halbleiterplättchens reichen. Mit dieser Halbleiterschicht ist die Versorgungsspannung — V über die Leitung 19 und den Kontakt 13 leitend verbunden. Der Kontakt 13 kann z. B. ein Aluminium-Siliciumkontakt sein. Zwischen dem Substrat 1 mit den bis zur Oberfläche reichenden niederohmigen Halbleiterzonen, welche am Umfang des Halbleiterplättchens verlaufen, und der hochdotierten P+-HaIbleiterschicht 5' entgegengesetzter Leitfähigkeit mit den Ausweitungen 27 und 31 entsteht ein PN-Übergang. Dieser PN-Übergang stellt eine Sperrschichtkapazität geringer Serieninduktivität dar, welche die beiden Versorgungsspannungen —V und +V voneinander entkoppelt. Obwohl also die Versorgungsspannung — V mit einer relativ großen Induktivität 19 auf die Oberfläche der Halbleiterschicht gebracht wird, ist sie von der anderen Versorgungsspannung +V durch eine Kapazität mit geringer Serieninduktivität entkoppelt.
Mit 33 und 35 sind in Fig. 1 Halbleiterschaltelemente bezeichnet, die in diesem Fall NPN-Transistoren sind. Diese Transistoren sind über P-Gebieten 14 eingebaut, welche eine geringere Leitfähigkeit als die Halbleiterschicht 5'aufweisen. Die bis an die Oberfläche des Halbleiterplättchens gebrachten Versorgungsspannungen werden mit den Schaltelementen wie folgt verbunden. Aufgedampfte Metallkontakte 11 verbinden die Emitter der Transistoren mit einem solchen Oberflächengebiet, an dem die Versorgungsspannung — VübereineP+-Zone 29 (Trenndiffusion) an die Oberfläche tritt. Kontakte, wie der mit 10 bezeichnete, werden auf den Emitter jedes Transistors aufgedampft. Eine Isolationsschicht 37, ζ. Β. aus Siliciumdioxid wird auf die ganze Oberfläche des Halbleiterplättchens aufgebracht. In die Isolationsschicht werden Öffnungen geätzt, welche mit dem bzw. den Kontakter. 10 und wenigstens einem Teil eines Kontaktes 12 zusammenfallen. Eine Metallschicht 39 kann dann auf der Isolationsschicht 37 die beiden Kontakte verbinden. Ein Bereich 40 der Metallschicht 39 stellt die Verbindung der Versorgungsspannung +V zum Kontakt 12 her. Die Bereiche 42 der Metallschicht führen die Versorgungsspannung +V an die Kontakte 10. Auf diese Weise werden die einzelnen Schaltelemente auf der Oberfläche 25 des Halbleiterplättchens 20 mit der Spannung — V oder + V verbunden, wobei die Spannungen über die PN-Grenzschichtkapazität entkoppelt sind.
Im folgenden soll ein Verfahren angegeben werden, mit dessen Hilfe die oben beschriebene Anordnung herstellbar ist. Im allgemeinen werden viele integrierte Schaltkreise gleichzeitig auf einem »Wafer« hergestellt und erst im letzten Verfahrensschritt von
einander getrennt. In Fig. 2 ist ein gut leitendes N+- Halbleitersubstrat gezeigt, welchesz. B. ein mit Arsen dotiertes Siliciumsubstrat sein kann, auf welchem eine Vielzahl der oben beschriebenen integrierten Schaltkreise hergestellt werden kann. Die Dicke des Substrats beträgt im vorliegenden Fall ISO bis 200 μπι. Die Leitfähigkeit dieses Substrates sollte so gut wie möglich sein. Bei einer Arsendotierung ist es möglich, einen spezifischen Widerstand von 0,01 Ω · cm zu erreichen.
Im nächsten Verfahrensschritt wird gemäß Fig. 3 eine Diffusion von Störstellen in das Substrat vorgenommen, wodurch man eine gut leitende P+-Schicht 5 erhält. Eine hierfür geeignete Verunreinigung kann z. B. Bor mit einer Oberflächenkonzentration von 1018 Atome/cm2 sein. Durch diese Diffusion entsteht ein PN-Übergang 28, welcher eine relativ große Kapazität darstellt. Die auch im folgenden beschriebenen Diffusionsverfahren können mit Hilfe der bekannten Maskierungs- und Ätztechnik, ζ. Β. mit SiIiciumdioxid-Diffusionsmasken, durchgeführt werden, wobei photoempfindliche Polymer-Masken zum Ätzen verwendet werden. Da die Diffusionstechniken bekannt sind, werden sie im folgenden nicht weiter behandelt. Eine genauere Darstellung derselben ist z. B. in dem Artikel »A Survey of Diffusion Processes for Fabricating Integrated Circuits« bei Duffy und Gnall, »Microelectronic Technology«, Boston Technical-Publishers, 1967, Seiten 83 bis 92, enthalten.
In das Halbleitersubstrat werden gemäß Fig. 4 im folgenden Verfahrensschritt N+-Kanäle 2 eindiffundiert. Für diese Diffusion kann Phosphor verwendet werden. Die Leitfähigkeit dieser N+-Kanäle ist vergleichbar mit derjenigen des Substrates 1.
Später wird das Halbleiterplättchen nach seiner Fertigstellung in der Mitte dieser Kanäle aufgetrennt, so daß sich die einzelnen integrierten Schaltungen ergeben. Zur Anschaulichkeit sind in den vorliegenden Figuren nur zwei dieser Kanäle gezeigt.
Die Halbleiterzonen 2 und 5 unterschiedlicher Leitfähigkeit können als »vergrabene Diffusionen« verstanden werden. Im folgenden wird nämlich gemäß Fig. 6 eine Epitaxieschicht A auf der vorigen Struktur aufgewachsen. Diese Epitaxieschicht weist eine P-Leitfähigkeit auf und hat einen größeren spezifischen Widerstand als die Schicht 5. Beim Aufwachsen der Epitaxieschicht A werden die Zonen 2 und 5 in die Epitaxieschicht ausgeweitet. Diese nachträgliche Diffusion ist in Fig. 6 durch Pfeile angedeutet. Die dabei entstandenen Zonen werden im folgenden mit 2' bzw. 5' bezeichnet. Das Substrat 1 und die Zonen 2' erhalten jetzt also die Form einer Wanne innerhalb des Halbleiterkörpers. Die Gebiete 1 und 5' bestehen aus hochdotierten Halbleitergebieten und bilden den PN-Übergang 28, dessen Kapazität insbesondere durch die Störstellenkonzentration der angrenzenden Gebiete bestimmt ist.
Wie später anhand von Fig. 9 beschrieben wird, wird auf die erste Epitaxieschicht A eine zweite Epitaxieschicht B aufgebracht, welche die einzelnen Halbleiterbauelemente der integrierten Schaltung beherbergen soll. Bei der Verwirklichung von NPN-Transistoren in dieser Schicht muß jedoch die darunter befindliche Schicht eine relativ hochohmige P-Halbleiterschicht sein. Aus diesem Grunde ist es notwendig, daß die Dicke h der ersten Epitaxieschicht A derart eingestellt wird, daß die P+-Schicht
19 Ol 807
5' nicht weiter als bis zu einer Grenze 30 ausdiffundiert. Nur so bleibt unterhalb der nachfolgenden Epitaxieschicht eine hochohmige P-Schicht 14 erhalten. Würde die gut leitende Schicht 5' bis an die obere Grenze der ersten Epitaxieschicht A ausdiffundieren und damit bei der Herstellung der zweiten Epitaxieschicht B noch dort hineindiffundieren, ergäben sich zu niedrige Durchbruchsspannungen und geringe Schaltgeschwindigkeit für die herzustellenden NPN-Transistoren. Um sicherzugehen, daß die Schicht 5' nicht zu weit ausdiffundiert, kann eine Höhe h der epitaktischen Schicht A z.B. von 10 bis 15 μπι gewählt werden. In einem solchen Fall wird z. B. die Schicht S' bis zu 7 oder 8 μπι in die Epitaxieschicht A hineindiffundiert.
Nun werden während des Ausdiffundierens der Schicht 5' entsprechend auch die Zonen 2' (Fig. 7) ausdiffundieren. Obwohl es hier gewünscht wird, wird aber auch diese Ausdiffusion nicht bis zur oberen Grenze der Epitaxieschicht A erfolgen. Um jedoch einen N+-leitenden Strompfad in vertikaler Richtung aufzubauen, d. h. eine durchgehende Kanalzone 2' zu schaffen, werden gemäß Fig. 8 hochdotierte Zonen 3 über den Zonen 2' in die Oberfläche der Epitaxieschicht A eindiffundiert. Die Eindringtiefe dieser Diffusionen kannz. B. 1 bis 2 um betragen. Als Störstellenmaterial kann dasselbe verwendet werden wie zur Herstellung der Zonen 2. Neben diesen Zonen 3 werden zusätzlich in einem weiteren Verfahrensschritt P+-Zonen 6 in die Oberfläche der Epitaxieschicht A eingebracht. Über diesen Zonen werden später die Trennzonen der integrierten Schaltung entstehen. Die Eindringtiefe der Zonen 6 kann ähnlich derjenigen der Zonen 3 sein. Das Material zum Dotieren dieser Zonen 6 kann identisch mit demjenigen zur Herstellung der Zonen S sein. Wie in Fig. 8 zu sehen ist, entsteht in der Oberfläche der Epitaxieschicht A ein Netz von P+-Kanälen, die Gebiete 17 einschließen. Diese Gebiete 17 werden später nicht gegeneinander isolierte integrierte Schaltungen oder Halbleiterschaltelemente aufnehmen.
Gemäß Fig. 9 wird über der ersten Epitaxieschicht A eine zweite Epitaxieschicht B aufgewachsen. Diese Epitaxieschicht kann z. B. mit Arsen dotiertes Silicium sein. Während des Aufwachsens der zweiten Epitaxieschicht B diffundieren die in den Zonen 3 und 6 befindlichen Störstellen in die Epitaxieschicht B aus, wodurch Zonen 3' und 6' entstehen (Fig. 10).
Gemäß Fig. 11 werden in die Oberfläche der zweiten Epitaxieschicht B über den Zonen 6' zur Ausdehnung dieser Zonen bis an die Öberflache weitere gut leitende P+-Zonen in den Halbleiterkörper eingebracht. Diese Zonen können in ähnlicher Weise, d. h. mit den gleichen Störstellen und der gleichen Konzentration wie die Zonen 6 hergestellt werden. Die Ein-
dringtiefe reicht bis in die Zonen 6'. Dabei entstehen durch PN-Übergänge 43 und 45 isolierte Gebiete 8 in der epitaktischen Schicht B. Innerhalb der Gebiete 8 können z. B. die Kollektoren von NPN-Transistoren ausgebildet werden. Wie in Fig. 1 gezeigt, dienen die P+-Zonen T der Verteilung der Versorgungsspannung - V an die einzelnen Schaltelemente über Metallkontakte 11. Bei einer normalen Diffusion wird jedoch der Längswiderstand des von den Zonen 6 und 7 gebildeten Kanals zu groß sein für eine gute Spannungsverteilung. Läßt man aber die Zonen 6 in die epitaktische Schicht A zur Bildung der Ausweitung 6' der Zonen S' ausdiffundieren, so wird der Widerstand für die Versorgungsspannung — V wesentlich reduziert. Da die Zonen 6' und 7 einen großen Teil des Halbleiterplättchens einnehmen, ergeben sich kleine Serienwiderstände und kleine Serieninduktivitäten, was Voraussetzung für eine gute Gleich- und Wechselstrom-Spannungsversorgung auf dem HaIbleiterplättchen ist.
Fig. 12 zeigt nun Zonen 55, die als Kollektorzonen für NPN-Transistoren verwendet werden. Die Basiszonen 47 werden in die Kollektorzonen hineindiffundiert. Gemäß Fig. 13 werden schließlich zwei weitere Zonen gleichzeitig ausgebildet. Dieses sind einerseits die Emitterzonen 51,53 und andererseits die hochdotierten Zonen 4. Die Zonen 4 liegen über den N+-Zonen 2' bzw. 3' und bilden die Versorgungsspannungszuführung vom Substrat 1 zur Oberfläche. Der Dotierungsstoff für die Zonen 4 und die Emitterzonen 51 und 53 kann der gleiche sein wie für die Zone 3. In diesem letzten Diffusionsschritt entstehen Zonen 4 mit sehr geringem Flächenwiderstand, welche über einen Metallkontakt 12 (Fig. 1) elektrisch mit einem geeigneten Halbleiterschaltelement verbunden werden können. Das Aufbringen der Kontakte 12, z. B. durch Aufdampfen im Vakuum, kann vor dem Zersägen des »Wafers« in einzelne Chips erfolgen. Entlang der Trennlinien 59 und 61 kann der Halbleiterkristall geteilt werden. Die mit Fenstern versehene Siliciumdioxidschicht37inFig. 1 und die Metallisierung kann in einer bekannten Technik aufgebracht werden. Der Kontakt 21 in Fig. 1 kann z. B. aus einer Silicium-Gold-Eutektikum-Verbindung bestehen. Einr Verfahren zur Herstellung einer solchen Verbindung besteht in der Goldplattierung der Rückseite des Halbleiterplättchens einerseits und der als metallischer Kontakt 15 dienenden Molybdänplatte andererseits. Hierauf werden die goidplattierten Teile aufeinandergebracht und bei innigem Kontakt durch Ultraschall erhitzt und verbunden. Bei einer Temperatur zwischen 300 und 400 = C entsteht ein Goid-Süicium-Eutektikum, welches einen guten, nicht sperrenden Metall-Halbleiterübergang bildet. Dieser Übergang ist sowohl elektrisch als auch thermisch besonders günstig.
Hierzu 4 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung in Planartechnik mit im Halbleiterkörper vertikal zur Oberfläche ausgerichteten hochdotierten Halbleiterzonen, über die die Zuführung der Versorgungsspannupgen zu den in zwischen diesen Halbleiterzonen liegenden Halbleiterbereichen angeordneten Halbleiterschaltungselementen erfolgt, bei dem, ausgehend von einem Halbleitersubstrat eines ersten Leitungstyps mit einer darauf befindlichen hochdotierten Halbleiterschichteines zweiten, zum ersten entgegengesetzten Leitungstyps und mit diese kanalartig durchschneidenden, die Grenzen der Schaltung definierenden eindiffundierten hochdotierten Zonen des ersten Leitnngstyps,
a) auf dem Halbleitersubstrat (1) eine erste Halbleiterschicht (A) des zweiten Leitungstyps (P) epitaktisch abgeschieden wird, in die die hochdotierte Halbleiterschicht (5) des zweiten Leitungstyps (P+) und die kanalartigen hochdotierten Zonen (2) des ersten Leitungstyps (N+) ausdiffundieren,
b) über den ausdiffundierten kanalartigen Zonen (2) hochdotierten Zonen (3) des ersten Leitungstyps (N+) selektiv eindiffundiert werden, so daß bei späterer Erwärmung durchgehende Kanalzonen (2', 3') entstehen,
c) über der ausdiffundierten hochdotierten Halbleiterschicht (5') des zweiten Leitungstyps (P+) hochdotierte Halbleiterzonen (6) des zweiten Leitungstyps (P+) in die erste epitaktische Halbltiiterschicht (A) selektiv eindiffundiert werden,
d) eine zweite, schwachdotierte Halbleiterschicht (B) des ersten Leitungstyps (N ") epitaktisch abgeschieden wird, wobei die Kanalzonen (2', 3') und die hochdotierten Halbleiterzonen (6) des zweiten Leitungstyps (P+) in die zweite epitaktische Halbleiterschicht (ß) hineindiffundieren,
e) hochdotierte Trennzonen (7, 7') des zweiten Leitungstyps (P+) über den hochdotierten Halbleiterzonen (6) des zweiten Leitungstyps (P+) selektiv eindiffundiert werden, so daß isolierte Bereiche in der zweiten epitaktischen Halbleiterschicht (B) entstehen, in denen die die Schaltungselemente bildenden Zonen angeordnet werden, und
f) hochdotierte Zonen (4) des ersten Leitungstyps (N+) über den Kanalzonen (2', 3') des ersten Leitungstyps (N+) selektiv eindiffundiert werden, so daß über die nunmehr von der Oberfläche der zweiten epitaktischen Schicht (B) bis zum Halbleitersubstrat (1) reichenden Kanalzonen (2', 3', 4) eine Versorgungsspannung (V+) zugeführt werden kann,
dadurch ge kennzeich net, daß das für die Abscheidung der ersten epitaktischen Halbleiterschicht {Α) vorbereitete Halbleitersubstrat (1) hochdotiert (N+) ist und zuerst durch Eindiffusion an der Oberfläche mit einer durchgehenden hochdotierten Halbleiterschicht (5) des zweiten Leitungstyps (P+) versehen wird, bevor die diese kanalartig durchschneidenden hochdotierten Zonen
(2) des ersten Leitungstyps (N+) selektiv eindiffundiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß innerhalb der isolierten Bereiche der zweiten epitaktischen Halbleiterschicht ( B) Basisgebiete (47) von Transistoren (NPN) gebildetet werden und daß in die Basisgebiete gleichzeitig mit der die Kanalzonen (2', 3', 4) fertigstellenden Diffusion im Verfahrensschritt/ Emitterbereiche (Sl) eindiffundiert werden.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß in den isolierten Bereichen der zweiten epitaktischen Halbleiterschicht (B) neben vertikalen Transistoren weitere Halbleiterschaltungselemente wie Dioden, Widerstände, Kondensatoren, laterale Transistoren und Sperrschicht-Feldeffekttransistoren ausgebildet werden.
4. Verfahren nach Anspruch 1, 2 .oder 3, dadurch gekennzeichnet, daß an der der ersten epitaktischen Halbleiterschicht (A) abgewandten Seite des Substrats (1) eine metallische Platte (15) zur Spannungsversorgung anlegiert oder angelötet wird.
t>. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß eine goldplattierte Molybdänplatte (15) unter Bildung eines Si-Au-Eutektikums an das aus Silicium bestehende Substrat (1) anlegiert wird.
6. Verfahren nach Anspruch 1 bis 5, dadurch gekennzeichnet, daß das aus Silicium bestehende Halbleitersubstrat (1) mit Arsen dotiert wird.
7. Verfahren nach Anspruch 1 bis 6, dadurch gekennzeichnet, daß zur Ausbildung der durchgehenden hochdotierten Halbleiterschicht (5) des zweiten Leitungstyps (P+) auf dem aus Silicium bestehenden Substrat (1) Bor als Dotierungsmittel verwendet wird.
8. Verfahren nach Anspruch 1 bis 7, dadurch gekennzeichnet, daß zur Ausbildung der kanalartigen hochdotierten Zonen (2) des ersten Leitungstyps (N+) Phosphor als Dotierungsmittel verwendet wird.
DE1901807A 1968-01-15 1969-01-15 Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung Expired DE1901807C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US69773168A 1968-01-15 1968-01-15

Publications (3)

Publication Number Publication Date
DE1901807A1 DE1901807A1 (de) 1969-10-16
DE1901807B2 DE1901807B2 (de) 1979-06-28
DE1901807C3 true DE1901807C3 (de) 1980-03-06

Family

ID=24802311

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1901807A Expired DE1901807C3 (de) 1968-01-15 1969-01-15 Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung

Country Status (5)

Country Link
US (1) US3560277A (de)
DE (1) DE1901807C3 (de)
FR (1) FR2000270A1 (de)
GB (1) GB1252803A (de)
IT (1) IT989202B (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769105A (en) * 1970-01-26 1973-10-30 Ibm Process for making an integrated circuit with a damping resistor in combination with a buried decoupling capacitor
US3619735A (en) * 1970-01-26 1971-11-09 Ibm Integrated circuit with buried decoupling capacitor
US3841917A (en) * 1971-09-06 1974-10-15 Philips Nv Methods of manufacturing semiconductor devices
US4053336A (en) * 1972-05-30 1977-10-11 Ferranti Limited Method of manufacturing a semiconductor integrated circuit device having a conductive plane and a diffused network of conductive tracks
US3866066A (en) * 1973-07-16 1975-02-11 Bell Telephone Labor Inc Power supply distribution for integrated circuits
US3969750A (en) * 1974-02-12 1976-07-13 International Business Machines Corporation Diffused junction capacitor and process for producing the same
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer

Also Published As

Publication number Publication date
FR2000270B1 (de) 1973-07-13
GB1252803A (de) 1971-11-10
FR2000270A1 (fr) 1969-09-05
US3560277A (en) 1971-02-02
DE1901807B2 (de) 1979-06-28
IT989202B (it) 1975-05-20
DE1901807A1 (de) 1969-10-16

Similar Documents

Publication Publication Date Title
DE68919636T2 (de) Ununterbrochene Matrix, deren Plattengrösse programmierbar ist.
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE1944793C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE69033594T2 (de) Struktur für Halbleitersubstrat verwendet für IC-Hochleistungsanordnung
DE2518010A1 (de) Ic-halbleiterbauelement mit einer injektions-logikzelle
DE1764274C3 (de) Monolithisch integrierte Halbleiterstruktur zur Zuleitung von Versorgungsspannungen für nachträglich zu integrierende Halbleiterbauelemente und Verfahren zu ihrer Herstellung
DE2633569C2 (de)
DE1924712C3 (de) Integrierter Dünnschicht-Abblockbzw. Entkopplungskondensator für monolithische Schaltungen und Verfahren zu seiner Herstellung
DE3855775T2 (de) Integrierte Schaltung mit kombinierten komplementären bipolaren und MOS-Transistoren auf gemeinsamem Substrat und Verfahren zu ihrer Herstellung
DE1943302A1 (de) Integrierte Schaltungsanordnung
DE1903870B2 (de) Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE1901807C3 (de) Verfahren zum Herstellen einer monolithisch integrierten Halbleiterschaltung mit integrierter Versorgungsspannungszuführung
DE1194500B (de) Halbleiterbauelement mit einer Mehrzahl von eingesetzten streifenfoermigen Zonen eines Leitfaehigkeitstyps und Verfahren zum Herstellen
DE69131390T2 (de) Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE2433300B2 (de) Integrierte Schaltung mit Mitteln zum Verteilen einer Speisespannung auf einzelne Komponenten
DE2444589A1 (de) Integrierte halbleiterschaltung
DE2263075A1 (de) Monolithische integrierte halbleiteranordnung
EP0317806B1 (de) Integrierte Schaltungsanordnung mit einer Kapazität
DE2064084A1 (de) Transistor mit Schottky-Sperrschicht
DE2657822C2 (de)
DE2627922A1 (de) Halbleiterbauteil
EP0017021B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit komplementären Transistoren

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee