DE2433300B2

DE2433300B2 - Integrierte Schaltung mit Mitteln zum Verteilen einer Speisespannung auf einzelne Komponenten

Info

Publication number: DE2433300B2
Application number: DE2433300A
Authority: DE
Inventors: Richard Alan Allentown Pa. Pedersen (V.St.A.)
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1973-07-16
Filing date: 1974-07-11
Publication date: 1980-05-14
Also published as: DE2433300A1; GB1442931A; NL7408926A; JPS5516454B2; JPS5040086A; BE817663A; IT1016601B; FR2238250B1; FR2238250A1; US3866066A; CA1003973A

Description

Die Erfindung betrifft eine integrierte Schaltung mit der im Oberbegriff des Anspruches 1 angegebenen Art.

Bei der Herstellung von MSI (medium-scale integrated) — und LSI (large-scale integrated) — Halbleiterschaltungen besteht eine wichtige Überlegung darin, wie diese Schaltungen zu entwerfen bzw. aufzubauen sind, um Speisespannungen auf verschiedene Schaltungskomponente in der Scheibe zu verteilen. Derzeit wird die Spannung in der Regel über metallisierte Wege, die auf der Schichtoberfläche niedergeschlagen sind, verteilt. Allerdings wird dadurch im allgemeinen die Scheibenoberfläche größer, sind der Entwurf bzw. die konstruktive Durchbildung schwieriger vorzunehmen und mehren sich die Überkreuzungsprobleme (»Intecrated Circuits« von R. G. Hibberd (1969), Seiten 39,40).

Es ist bereits bekannt, eine Speisespannung intern statt über metallisierte äußere Wege im Scheibenkörper zu verteilen, indem man die Spannung in einer Substratschicht über Abgriffe auf die verschiedenen Schaltungskomponente verteilt. Solche Anordnungen stellen im allgemeinen nicht zufrieden, weil die Leitfähigkeit der Substrate von integrierten Schaltungen relativ gering ist (10 Ohm cm) und sich das Potential von einem Abgriff zum nächsten stark ändern kann, was nicht akzeptierbar ist und auf die Spannungsabfäile im Substrat zurückzuführen ist (US-PS 37 06 130).

Wenn man die Leitfähigkeit des Substrates erhöht,

um die bezeichnetete Potentialänderung zu minimalisieren, entstehen aber neue Probleme. Diese Probleme siud vor allem eine erhöhte Kapazität am Übergang zwischen Substrat und benachbarter Schicht und eine niedrigere Übergangsdurchbruchsspannung. Das schränkt natürlich die brauchbaren Frequenz- und Spannungsbereiche der integrierten Schaltung ein.

Darüberhinaus wird, weil die Dotierstoffkonzentration des Substrates erhöht wird, um die Leitfähigkeit des Substrates zu vergrößern, die Selbstdotierung der Nachbarschicht zu einem · Problem, wenn Dotierstoff vom Substrat übergehen und die Schicht verunreinigen.

Um die oben angesprochenen Probleme zu vermeiden, wurden andere, kompliziertere Anordnungen entworfen, in denen die Speisespannung intern verteilt wird. Doch bringen es diese Anordnungen im allgemeinen mit sich, daß zum Herstellungsverfahren für integrierte Schaltungen weitere oder nicht der Norm, entsprechende Verfahrensschritte hinzukommen, zu denen beispielsweise das Aufwachsenlassen von mehreren Epitaxieschichten und Herstellen zusätzlicher N⁺-, P⁺- und P-Schichten gehört, wodurch die Herstellungskosten für integrierte Schaltungen ansteigen und diese integrierten Schaltungen komplizierter werden (IEEE Intercon 26. März 1973, Seiten 1 -8, insb. Seite 7).

Der Erfindung liegt daher die Aufgabe zugrunde, ein verbessertes internes Speisespannungsverteilungssystem einer integrierten Schaltung bereitszustellen, ohne auf eine niedrige Übergangskapazität, hohe Durchbruchsspannungen und andere erwünschte Kenndaten integrierter Schaltungen verzichten zu müssen, gleich-J5 wohl aber unerwünschte Spannungsabfälle in den einzelnen Teilbereichen zu vermeiden.

Diese Aufgabe ist für die integrierte Schaltung der eingangs genannten Art erfindungsgemäß durch die im Anspruch 1 gekennzeichnete Lehre gelöst.
Die erfindungsgemäß ausgebildeten Speisespannungsverteilungssysteme können an jedem Speisespannungsverieilungspunkt ein im wesentlichen gleichmäßiges Potential zur Verfügung stellen, erfordern nur Scheibenzonen, die wie üblich leitfähig sind, machen allenfalls minimales Metallisieren notwendig und führen keine zusätzlichen oder über das normale Maß hinausgehenden Verfahrensschritte in das Verfahren zum Herstellen von integrierten Schaltungen ein.

Weiterbildungen der Erfindung sind in den Unteran-Sprüchen gekennzeichnet.

Die Erfindung ist nachstehend in Verbindung mit den Zeichnungen im einzelnen beschrieben. Die Zeichnungen zeigt

F i g. 1 eine topographische Ansicht einer integrierten V) Halbleiterschaltung,

F i g. 2, 3 und 4 Schnittansichten der in der F i g. 1 abgebildeten integrierten Schaltung längs der Schnittbezugslinien 2-2,3-3 bzw. 4-4 und

F i g. 5 eine schematisch dargestellte integrierte bo Schaltung gemäß F i g. 1.

Die in den F i g. 1 bis 4 abgebildeten integrierten Halbleiterschaltungen werden beispielsweise auf einem P-Ieitenden Substrat 10 gebildet und dabei konventionelle Herstellungsverfahren verwendet. Wie an einem b5 Beispiel noch näher erläutert werden soll, werden in eine auf dem Substrat 10 gebildete η-leitende Epitaxieschicht viele entkoppelnde P⁺-Zonen eindiffundiert, und teilen die Enitaxieschichi in einer Reihe von

Entkopplungsinseln einschließlich der Inseln 20 und 80 (in der F i g. 1 abgebrochen dargestellt) sowie der Inseln 50 auf. Eine erste Speisespannung Vee und eine zweite, hingegen positive Speisespannung Vcc sind, wie unten noch beschrieben wird, auf Schaltungskomponenten verteilt, die in den Inseln 20,50 und 80 gelegen sind.

Ferner ist beispielsweise eine Entkopplungsinsel 50 mit drei kleineren Inseln 50a, 506 und 50c dargestellt, die jeweils eine oder mehrere Schaltungskumponente aufweisen. Diese Schaltungskomponenten sind so miteinander verbunden, daß sie die in der Fig.5 schematisch dargestellten Logik-Verknüpfungsschaltung bilden. Die Insel 50a weist zwei P-leitende Widerstände 51 und 52 auf, die an ihrem Ende miteinander verbunden sind. Die Insel 50£> weist einen Doppelemitter-NPN-Transistor mit der Insel selber als Kollektor und mit einer P-leitenden Basis 53 sowie N-leitenden Emittern 54 auf. Die Insel 50c weist einen NPN-Transistor mit der Insel selber als Kollektor und mit einer P-leitenden Basis 55 sowie einem N-leitenden Emitter 56 auf. Diese verschiedenen Komponenten sind über metallisierte Wege 57 so verbunden, daß eine Logik-Verknüpfungsschaltung mit Eingängen an den Emittern 54 und einem Ausgang am Kollektor 50c gebildet wird. Aus Gründen der Übersichtlichkeit ist keine Schaltungsanordnung in weiteren Inseln 50 oder den Inseln 20 und 80 dargestellt Doch kann jede Insel gewünschte Kombination von Schaltungskomponenten aufweisen, auf die die Speisespannung zu verteilen ist, und können diese Komponenten über verschiedenartige metallisierte Wege oder andere Verbindungsanordnungen (nicht dargestellt) miteinander verbunden werden. Weil bei der vorliegenden Potentialverteilung nur sehr wenig metallisiert werden muß, sind die Überkreuzungsprobleme, die sich ergeben, wenn Komponenten auf einer Insel und Komponenten auf einer anderen Insel miteinander verbunden werden, in günstiger Weise auf ein Mindestmaß reduziert.

Die Speisespannungen werden mit Hilfe von Spannungsverteilungsvorrichtungen, die in N-leitenden Verteilungsinseln 14 und 84 gelegen sind, in Schaltungen wie etwa der oben beschriebenen Logik-Verteilungsschaltung auf Komponenten verteilt. Diese Vorrichtungen weisen im wesentlichen Pentodenausgangskennlinien auf und sind beispielsweise Transistoren. Abschnitte der Inseln 14 und 84 dienen als Widerstandswege, die die Verteilungstransistoren mit den Speisequellen verbinden.

Im einzelnen wird die Spannung Vee über die Insel 84 auf Komponenten in den Inseln 50 und 80 verteilt. Während beispielsweise des Eindiffundierens der Basis wird in der Insel 84 zugleich eine Gruppe P-leitender Zonen 87 erzeugt. Demnach enthält die Insel 84 eine erste Gruppe von PNP-Transistoren Qi, Q2 usw. die parasitäre Vielschicht-Bauelemente sind. Jede P-leitende Zone 87 wirkt als der Emitierteil eines der Transistoren QX, Q2 usw. Die Zone 84a der N-leitenden Insel 84 unter dem Emitterteil wirkt als Basisteil, und die Zone 10a des P-leitenden Substrates 10 unter dem Basisteil wirkt als Kollektorteil. Dabei sind die Zonen 84a bzw. 10a keine phyikalisch abgetrennten Zonen der Insel 84 bzw. des Substrates 10 und die in den F i g. 2 bis 4 mit gestrichelten Linien angedeuteten Zonen 84a bzw. 10a geben lediglich die ungefähren Abmessungen des Basis- bzw. Koliektorteiles der Transistoren Q1, Q 2 usw. wieder.

Je zwei Kollektorzonen 10a sind über einen and miteinander verbunden der sus <*>*»<**>"» Abschnitt XQb des Substrates IO besteht. Diese Verbindungswiderstände sind in der F i g. 5 als Widerstände R10 bezeichnet Je zwei benachbarte Basiszonen 84a sind über einen Widerstand miteinander verbunden, der aus den beiden parallelen Abschnitten Mb der Insel 84 und der eingegrabenen N+-Schicht 85 aufgebaut ist Prinzipiell bestimmt der spezifische Widerstand der Schicht 85 die effektive Größe der Basen verbindenden Widerstände die in der Fig.5 als Widerstände Ra

to bezeichnet sind.

Der N-leitende Hauptteil der Insel 84 ist über eine N+-leitende Zone 93 mit einem ersten Speisespannungsanschluß, beispielsweise einem Kontakttüpfel 92 verbunden. Letzterer ist wiederum mit der speisenden Queue V^ verbunden. Das Substrat 10 ist über eine eindiffunierte P+-Entkopplungszone 99 mit einem zweiten Speisespannungsanschluß, beispielsweise dem Kontakttüpfel 94 verbunden. Der Kontakttüpfel 94 ist dann beispielsweise ebenfalls mit der speisenden Quelle Vee verbunden. Wenn es jedoch gewünscht wird, kann der Kontakttüpfel 94 mit einer von der speisenden Quelle V_Ee getrennten Quelle verbunden werden. Das wird ausführlicher in Verbindung mit dem VOrVerteilungssystem diskutiert

Jeder Emitter 87 wird über einen metallisierten Weg 81 mit einer Schaltungskomponente oder mit Schaltungskomponenten in einer der nahegelegenen Inseln 50 verbunden. Also ist der Emitter 87 des Transistors Q 3 beispielsweise mit dem Emitter 56 verbunden.

Die Insel 84 (einschließlich der eingegrabenen Schicht 85) ist gegenüber dem Substrat 10 im wesentlichen mit der Spannung Null vorgespannt. Also fließt zwischen ihnen ein vernachlässigbarer Strom, und es fließt im wesentlichen der gesamte Basisstrom von jedem der Verteilungstransistoren QX, Q 2 usw. durch eine Reihenschaltung von Widerständen Zi₈₅ zur Quelle Vee· Ganz ähnlich fließt der Kollektorstrom jedes der Verteilungstransistoren QX, Q2 usw. durch eine Reihenschaltung der Widerstände R\_O zur Quelle Vee-

w Der Strom durch jeden Widerstand Ras ist die Summe aus den Basisströmen sämtlicher Verteilungstransistoren zur linken jedes der bezeichneten Widerstände. Nichtsdestoweniger kann der Spannungsabfall über jeden Widerstand Rss als Null angesehen werden, weil fast der gesamte Emitterstrom jedes der Verteilungstransistoren zum Kollektor und nur ein sehr kleiner Bruchteil desselben in die Basis fließt. Das Basispotential jedes Verteilungstransistors kann also als im wesentlichen beim Potential der Quelle Vee liegend

so betrachtet werden. Wenn es gewünscht wird, kann der Widerstandswert der Widerstände Λ« kleiner gemacht werden, um außerdem sicherzustellen, daß über diesen Widerständen nur eine minimale Spannung abfällt, indem in die Insel 84 eine N+-leitende Zone 86 eindiffundiert wird, die in den F i g. 2 und 3 gestrichelt angedeutet ist. Die Zone 86 kann sich in jede gewünschte Tiefe zur eingegrabenen Schicht 85 herunter erstrecken.

Der Strom durch jeden Widerstand Äio ist die Summe

ho der Kollektorströme sämtlicher Verteilungstransistoren zur linken jedes der bezeichneten Widerstände. Die Kollektorströme der Verteilungstransistoren sind relativ eroß. Darüber hinaus wird die Leitfähigkeit des Substrates 10 relativ klein gehalten, um die Übergangs-

h^r> kapazitäten zu minimalisieren, die Durchbruchspannung zu maximieren, etc. Also variieren die Kollektorpotentiale der Verteilungstransistoren QX, Q2 usw. von einem Transistor zürn nächsten. Doch solsnse diese

Transistoren außerhalb des Bereiches starker Sättigung gehalten werden, liegen ihre Emitter sämtlich auf einer Spannung, die im wesentlichen um den Betrag der zwischen Emitter und Basis abfallenden Spannung größer als die Spannung der Quelle Vee ist, weil jeder Transistor im wesentlichen eine Pentodenausgangskennlinie aufweist. Also arbeitet ein Transistor in seinem aktiven Bereich und bei schwacher Sättigung ganz ähnlich einer Stromquelle, und es für einen gegebenen Strom kann die Emitter-Kollektorspannung eine Reihe von Werten annehmen. Also kann jeder Verteilungstransistor Q1, Q 2 usw. eine Emitter-Kollektorspannung annehmen, die die Differenz zwischen seinem Kollektorpotential und dem der anderen Verteilungstransistoren ausgleicht.

Entsprechend dem Vorhergehenden muß die Größe der Widerstände Rw klein genug sein, damit sicher gestellt ist, daß jeder Verteilungstransistor außerhalb des Bereiches tiefer bzw. starker Sättigung gehalten wird. Die verschiedenen Entwurfsparameter des vorliegenden Verteilungssystems können mit Vorteil gewählt werden, daß die Leitfähigkeit des Substrates 10, die nötig 'St, um sicherzustellen, daß die Widerstände Rw genügend klein sind, nicht größer als die gewöhnliche Substratleitfähigkeit, nämlich typischerweise 10 Ohm cm, ist. Also liefert die vorliegende integrierte Schaltung, anders als bisher eine günstige, gleichmäßige interne Speisespannungsverteilung, ohne daß auch eine niedrige Übergangskapazität verzichtet wird, hohe Durchbruchspannungen und andere Kenndaten, wie sie jo bei integrierten Schaltungen erwünscht sind.

Daß (nominell) 0,6 V über dem Emitter-Basisübergang der Transistoren Qi, Q 2 usw. verloren gehen bzw. abfallen, ist nicht notwendigerweise von Nachteil. Tatsächlich ist diese Spannungsverschiebung immer dann brauchbar, wenn (beispielsweise über eine sonst in den Stromweg einzubauende Diode) die gelieferte Spannung mit konventionellen TTL-Verknüpfungsschaltungen kompatibel gemacht werden muß. Wenn keine Spannungsverschiebung gefordert wird, kann <*'·? 40 Spannung gleichwohl angepaßt werden, und zwar in der Regel durch Einstellen anderer Schaltungsparameter.

In gleicher Weise sorgt eine zweite Gruppe von Verteilungstransistoren mit je beispielsweise einem Emitter 88 in der Insel 84 dafür, daß die Spannung Vee auf die Schaltungskomponenten in den Inseln 80 verteilt wird. Jeder Emitter 88 ist über einen metallisierten Weg 82 mit der Schaltungsanordnung in einer der Inseln 80 verbunden.

Über Spannungsverteilungsvorrichtungen mit den in der Insel 14 gelegenen NPN-Transistoren Ti, T2 usw. wird eine zweite Speisespannung Vcc auf die Schaltungskomponenten in den Inseln 20 und 50 verteilt. Spezieller gesagt, ist in der N-leitenden Insel 14 eine P-leitende Zone 12 vorgesehen. Die Zone 12, die beispielsweise während des normalen Eindiffundierens der Basis eindiffundiert werden kann, erstreckt sich im wesentlichen über die Länge der Insel 14. In die P-leitende Zone 12 wird beispielsweise während des üblichen Eindiffundierens des Emitters eine erste to Reihen von N+-leitenden Zone 15 vorgesehen. Jede N+-leitende Zone 15 wirkt als der Emitterteil eines der npn-Verteilungstransistoren 7Ί, T2 usw. Die Zone 12a der P-leitenden Zone 12 unter jeder Zone 15 wirkt als der Basisteil und die Zone 14a der Insel 14 unter jeder Zone 12a als der Kollektorteil.

Je zwei benachbarte Basiszonen 12a sind über einen Widerstand, der aus einem Abschnitt \2b der Zone 12 gebildet ist, miteinander verbunden. Diese Verbindungswiderstände sind in der F i g. 5 als die Widerstände Rn dargestellt. Je zwei benachbarte Kollektorzonen 14a sind über einen Widerstand miteinander verbunden, der sich aus den parallelen Abschnitten 14ftder Insel 14 und der eingegrabenen N+-Schicht 13 zusammensetzt. Der spezifische Widerstand der eingegrabenen Schicht 13 bestimmt effektiv die Größe der die Kollektoren verbindenden Widerstände. Diese sind in F i g. 5 als Widerstände Rn bezeichnet.

Der p-leitende Hauptteil der Zone 12 ist mit einem ersten Speisespannungspunkt, beispielsweise dem Kontakttüpfel 22 verbunden, während der n-leitende Hauptteä! der insel 14 über eine N+-Zone 19 mit einem zweiten Speisespannungspunkt, beispielsweise dem Kontakttüpfel 23 verbunden ist. Wie dargestellt, sind die Kontakttüpfel 22 bzw. 23 mit den separaten Speisespannungsquellen Vcc bzw. V'cc verbunden, von denen der letztere mindestens ebenso hohe Spannung wie die erstgenannte führt.

Der Strom durch die Speisequelle Vcc ist die Summe der Basisströme der Transistoren Ti, T2 usw. Weil dieser Strom relativ klein ist, kann die Speisequelle Vcc zweckmäßig eine in der integrierten Schaltung selbst erfolgende Niedrigstrom-Spannungsregelung mit umfassen. Die Speisequelle V'cc. durch die der meiste Strom in der Scheibe fließt, kann dann eine ungesteuerte bzw. nicht geregelte Außenquelle sein. Es wird also vermieden, daß für hohe Ströme eine Spannungsregelung nötig ist.

Natürlich können die Vee- oder Vcc-Verteilungssysteme jeweils entweder eine Einzelquellenanordnung wie beim dargestellten VcpSystem oder eine Doppelquellanordnung wie beim dargestellten Vct-System aufweisen.

Jeder Emitter 15 ist über einen metallisierten Weg 16 mit der Schaltungsanordnung in einer der nahegelegenen Inseln 50 verbunden. Also liegt der Emitter 15 des Transistors Γ3 beispielsweise am Verbindungspunkt der Widerstände 51 und 52. Das Vcc-Verteilungssystem arbeitet in ähnlicher Weise wie das oben beschriebene V££-System. Die Widerstand werte der Widerstände R₁₂ und /?i3 können wie gewünscht eingestellt werden, indem man die Abmessung und Leitfähigkeit der Zone 12, der eingegrabenen Schicht 13 und der Insel 14 in geeigneter Weise wählt.

In gleicher Weise sorgt eine zweite Gruppe von Verteilungstransistoren mit je beispielsweise einem eindiffundierten Emitter 18 in der Insel 14 dafür, daß die Spannung Vcc auf die Schaltungskomponenten in den Inseln 20 verteilt wird. Jeder der Emitter 18 ist über einen metallisierten Weg 17 mit einer Schaltungsanordnung in einer der Inseln 20 verbunden.

Die Spannungen Vee bzw. Vcc können ähnlich wie im Falle der Inseln 84 und 14 über Verteilungsinseln (nicht dargestellt) auf die Inseln 20 bzw. 80 verteilt werden. Im allgemeinen kann eine integrierte Schaltung auf einer Scheibe so viele Vcc- und VfE-Verteilungsinseln aufweisen, wie bei der speziellen Scheibenanordnung erforderlich sind. In manchen Fällen könnte nur eine dieser Speisespannungen in der beschriebenen Weise verteilt und könnten die anderen über einen metallisierten Weg oder eine weitere bekannte Anordnung verteilt werden.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Integrierte Schaltung mit Mitteln zum Verteilen einer Speisespannung auf einzelne Komponenten der in einem Halbleiterkörper gebildeten Schaltung mit einer Vielzahl in dem Halbleiterkörper gebildeter Verteilungstransistoren, deren Basen durch einen ersten halbleitenden Strompfad in dem Halbleiterkörper mit einem ersten SpeisespannungsanschluQ verbunden sind, dadurch gekennzeichnet, daß die Emitterzonen (15; 87) der Transistoren (TX-TA; Qi-Q 4) mit den einzelnen Komponenten (51, 52; 56) der Schaltung verbunden sind und daß die Kollektorzonen (10a; 14a) der Transistoren mit einem zweiten Speisespannungsanschluß (23; 94) durch einen zweiten, halbleitenden Strompfad (10; 14) in dem Halbleiterkörper verbunden sind.

2. Schaltung nach Anspruch 1, gekennzeichnet durch ein Substrat (F i g. 3: 10) aus Halbleitermaterial vom ersten Leitungstyp, das als die Kollektorzonen der Transistoren (q 1 — Q 4) und als der zweite, halbleitender Strompfad (10; 14) dient, und durch isolierte Inseln (84) des entgegengesetzten Leitungstyp benachbart zu dem Substrat, die als Basiszonen der Transistoren (Qi-4) und als der erste halbleitende Strompfad dienen.

3. Schaltung nach Anspruch 1, gekennzeichnet durch ein Substrat (Fig.4: 10) eines ersten Leitungstyps, eine isolierte Insel (14) des entgegengesetzten Leitungstyps benachbart dem Substrat, die als die Kollektorzone der Transistoren (Ti— 4) und als der zweite halbleitende Strompfad dient, und eine Zone (12) des ersten Leitungstyps, die in der Insel gelegen ist und als die Basiszone der Transistoren (Ti — T4) sowie als der erste halbleitende Strompfad dient.

4. Schaltung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß der erste (22; 92) und zweite (23; 94) Speisespannungsanschluß miteinander verbunden sind.