DE2212168A1 - Monolithisch integrierte halbleiterstruktur - Google Patents
Monolithisch integrierte halbleiterstrukturInfo
- Publication number
- DE2212168A1 DE2212168A1 DE2212168A DE2212168A DE2212168A1 DE 2212168 A1 DE2212168 A1 DE 2212168A1 DE 2212168 A DE2212168 A DE 2212168A DE 2212168 A DE2212168 A DE 2212168A DE 2212168 A1 DE2212168 A1 DE 2212168A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- semiconductor structure
- structure according
- collector
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 55
- 239000000758 substrate Substances 0.000 claims description 16
- 238000013461 design Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 5
- 230000000295 complement effect Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 4
- 239000002800 charge carrier Substances 0.000 claims description 2
- 230000001419 dependent effect Effects 0.000 claims description 2
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 238000013517 stratification Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000009467 reduction Effects 0.000 description 5
- 230000000873 masking effect Effects 0.000 description 3
- 238000012856 packing Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 241000251468 Actinopterygii Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- XOFYZVNMUHMLCC-ZPOLXVRWSA-N prednisone Chemical compound O=C1C=C[C@]2(C)[C@H]3C(=O)C[C@](C)([C@@](CC4)(O)C(=O)CO)[C@@H]4[C@@H]3CCC2=C1 XOFYZVNMUHMLCC-ZPOLXVRWSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000007306 turnover Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7327—Inverse vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0237—Integrated injection logic structures [I2L] using vertical injector structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/098—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using thyristors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/037—Diffusion-deposition
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Ceramic Engineering (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Logic Circuits (AREA)
- Semiconductor Memories (AREA)
Description
Monolithisch integrierte Halbleiterstruktur
Die Erfindung betrifft eine monolithisch integrierte Halbleiterstruktur,
bestehend aus Teilstrukturen mit mindestens einem Transistor.
In der bipolaren monolithischen Technik werden gegenwärtig Strukturen
hergestellt, deren Dimensionen und Dotierungsprof j.le im
wesentlichen von einer Oberfläche des verwendeten Halbleiter- ·
plättchens aus bestimmt werden. Die dabei angewandten Verfahren sind unter dem Begriff Planar-Diffusionstechnik zusammenzufassen,
wobei alle Elemente auf einem gemeinsamen Halbleiterplättchen angeordnet sind und mit Hilfe von aufgebrachten flächenhaften Leitungszügen
untereinander kontaktiert werden. Als Ausgangsmaterial dient dabei meist eine relativ schwach dotierte Siliciumscheibe als
Substrat, auf das eine dünne, schwach dotierte einkristalline SiIiciumschicht
epitaktisch aufgewachsen ist. In diese epitaktisch
aufgewachsene Siliciumschicht werden nun in aufeinanderfolgenden fotolithografischen Prozeßschritten mit:jeweils nachfolgenden
Diffusionsprozessen die gewünschten, pn-übergänge bildenden Strukturen
eingebracht. Da die Leitfähigkeit der Epitaxieschicht rela-
309838/071«
BAD ORIGINAL
ti ν hoch ist, so dall die Schaltungselemente, die sich auf einem
gemeinsamen Halbleiterplattchen befinden, miteinander verkoppelt
werden, nüssen sie gegeneinander isoliert werden. Das derzeit allgemein gebräuchliche Verfahren zur Isolation besteht in der
Bildung von Isolationswannen dadurch, daß durch zusätzliche rahmenförmlge Diffusionszonen, die in Sperrichtung vorgespannte pnübergänge bilden, getrennte, die einzelnen Schaltungselemente
aufnehmende Halbleiterbereiche hergestellt werden· Die ineinander verschachtelten aktiven Halbleiterzonen eines Transistors
müssen eine gewisse Mindestoberfläche aufweisen, an der die erforderliche Kontaktierung vorgenommen werden kann. Außerdem erfordern die rahmenförraig die aktiven Zonen umgebenden Isolationszonen, die die Epitaxieschicht bis zum Substrat durchdringen müssen. Infolge ihrer seitlichen Ausdiffusion zusätzlichen Piachenaufwand· Das bedeutet also, daß derartige bekannte Strukturen
aufgrund ihrer Dimensionen und ihrer durch Diffusion erzeugten Dotierungsprofile nicht optimal sind, wenn Schaltkreise extrem
hoher Dichte und minimaler Verlustleistung hergestellt werden sollen. Sie haben den zusätzlichen Nachteil, daft die Ladungsspeicherung der Transistoren im gesattigten Zustand schwierig
zu kontrollieren ist. Außerdem sind die Herstellungsverfahren aufwendig, da relativ viele Maskierungs- und Diffusionsschritte
erforderlich sind.
Man ist aus Kosten- und Zuverlässigkeitsgründen bestrebt, eine
möglichst große Anzahl von Schaltungskcraponenten auf einem einzigen Halbleiterplattchen unterzubringen· Ein weiteres dauerndes
Ziel bei der Auslegung monolithischer Halbleiterschaltungen besteht darin, die Verfahrensschritte zu vereinfachen oder, noch
besser, zu verringern· Um eine größere Anzahl von Schaltungakoraponenten auf einem einzigen Halbleiterplattchen unterzubringen, muß in der Regel dessen Oberflache vergrößert werden« Dadurch nimmt jedoch zunächst die von einer kreisförmigen Halbleiterscheibe (Wafer) erhältliche Anzahl von Plättchen (Chips)
ab. Außerdem sinkt die Ausbeute an brauchbaren Halbleiterplättchen aus einer Halbleiterscheibe rapide ab. Soll deshalb eine
Docket GB 972 004 3 0 9 8 3 8/0718
gegebene Schaltung mit möglichst hoher Ausbeute hergestellt werden, dann muß schon beim Entwurf darauf geachtet werden, daß sie
eine möglichst kleine Oberfläche einnimmt·
Um den geschilderten Forderungen gerecht zu werden bzw. um die aufgezeigten Probleme zu mindern, 1st es im Zusammenhang mit der
monolithischen Auslegung von bipolaren Schaltungen bereits bekannt, in Verbesserung der "üblichen Layout-Technik", wonach
für jedes Schaltungselement eine besondere Isolationswanne vorgesehen 1st, mehrere Schaltungskomponenten innerhalb einer einzigen Isolationswanne zusammenzufassen. Es werden dabei vorzugsweise auch gleichartige, auf demselben Potential liegende Halbleiterzonen geraeinsam ausgebildet. Es ist welter bekannt, NPN-
und PHP-Transistoren in einer Vierschichtstruktur miteinander
zu integrieren. Bei einer derartigen bekanntgewordenen Schaltung wirkt dabei der zusammen mit dem üPil-Transistor integrierte PHP-Transistor als sättigungverhinderndes Schaltungselement (Microelectronic-Circuits and Application, J. M. Carrol, MacGraw Hill
1965, Seite 76, Fig. 4). Auch bei dieser bekannten Schaltung kann nicht auf die beschriebene flächenaufwendige Isolationsdiffusion verzichtet werden. Schließlich bringen sie auch bezüglich der innerhalb der Isolationswannen realisierten Sch<ungskozoponenten keir-·» Prozeßvereinfachung oder gar eine Einsparung von Prozeßschritten.
Aus diesem Grunde ist in der deutschen Qffenlegungsschrift Nr.
2 021 824 ein in gewisser Hinsicht bereits verbesserter monolithischer Aufbau der genannten, bekannten Schaltung mit zwei komplementären Transistoren angegeben worden. Außerdem ist dort bereits die Anwendung dieser Schaltung als Grundbaustein für ein logisches Halbleiterschaltungskonzept vorgeschlagen worden. Dieses
logische Schaltungskonzept 1st zum Zwecke der Erreichung einer hohen Packungsdichte derart aufgebaut, daß in ein Halbleitergrundmaterial eines ersten Leitfähigkeitstyps mindestens zwei dazu entgegengesetzt leitfähige Gebiete in einem Abstand als Emitter- und Kollektorzonen einer lateralen Traneistorstruktur ange-
Docket GE 972 004 3 0 9 8 3 8/ 07 1 8
ordnet sind. In der Kollektorzone der lateralen Transistorstruktur befindet sich mindestens eine weitere dazu entgegengesetzt
leitfähige Zone als Kollektorzone einer invers betriebenen vertikalen Transietorstruktur.*Zum Betrieb dieser Halbleiterstruktür
als logische Grundschaltung wird in die Emitterzone der lateralen Transistorstruktur ein Strom eingeprägt, der in Abhängigkeit von
dem an seiner zugehörigen Kollektorzone angelegten Eingangssignal den als Ausgangssignal dienenden Stromflufl durch die vertikale Transietorstruktur steuert·
Diese bekannte Struktur bzw. logische Grundschaltung läßt sich
universell für verschiedenste Verknüpfungsnetzwerke einsetzen, indem mehrere derartige Grundschaltungen, die beispielsweise als
NOR-Schaltungen betreibbar sind, in bestimmter Weise kombiniert
werden. Es ist festzustellen, daB Infolge äma Fehlens von Isolationsdiffusionsgebieten, da die einzelnen Grundschaltungen ohne
Trennung aneinandergereiht integrierbar sind, sowie durch Vermeidung von diffundierten Widerstanden eine erhebliche Flächeneinsparung gegenüber bekannten logischen Schaltungsfamilien möglich ist. Außerdem ist der Herstellungsprozeß vereinfacht und
entspricht dem bei der Herstellung eines einzelnen Planartransistors. Es 1st aber auch festzustellen, daB der flächenmäßige
Aufwand durch die laterale Struktur des einen Transistors bestimmt ist, wobei die einzelnen, an die Oberfläche tretenden
Diffusionszonen die erforderliche Fläche aufweisen nüssen· Au-Serdera sind für zwei Transistorzonen selektive Diffusionsprozesse erforderlich. Schließlich 1st festzustellen, das für die logische Verknüpfung und für die Stromversorgung getrennte Verdrahtungen vorzusehen sind.
Es 1st die der Erfindung zugrundeliegende Aufgabe, eine integrierte Halbleiterstruktur, bestehend aus Teilstrukturen mit
mindestens einem Transistor anzugeben, die sich von den bekannten Strukturen Insbesondere dadurch unterscheidet, da« sie eine
weitere Erhöhung der Integrationedicnte bzw. Verringerung des
Flächenbedarfes, eine Verringerung der Verlustleistung in Ver-
Docket GE 972 004 3 0 9 8 3 8/0718
bindung mit einem optimalen Geschwindigkeits-Leistungsverhältnis
und eine Verbesserung der Eigenschaften bei wesentlich vereinfachtem Herstellungsverfahren gewährleistet. Insbesondere ist es die
Aufgabe der Erfindung, als Teilstruktur ein logisches Halbleiterschaltungskonzept anzugeben, das, verglichen mit dem bekannten
Schaltungskonzept, mit erhöhter Packungsdichte in einem weiter vereinfachten HerstellungsprozeS hergestellt werden kann, ohne
daß dabei die Vorteile hinsichtlich der Flexibilität bei der Anwendung für die verschiedensten Verknüpfungsnetzwerke eingeschränkt werden würden.
Gemäß der Erfindung wird diese Aufgabe für eine integrierte Halbleiterstruktur dadurch gelöst, daß sie aus einer auf ein Substrat
eines ersten Leitfähigkeitetyps aufgebrachten ersten Schicht des
entgegengesetzten zweiten Leitfähigkeitstyps, einer auf die erste
Schicht aufgebrachten zweiten Schicht des ersten Leitfähigkeitstyps und einer auf die zweite Schicht aufgebrachten dritten
Schicht des zweiten Leitfähigkeitstyps besteht und daß zur Kontaktierung der einzelnen Schichten jede Teilstruktur von die jeweils darüberliegenden Schichten durchdringenden Zonen des der zu
kontaktierenden Schicht entsprechenden Leitfähigkeitstyps rahioenförmig umgeben ist. Dabei erweist es sich als besonders vorteilhaft, wenn die rahmenförralgen Zonen gleichzeitig als Isölationszonen verwendet sind.
Als wesentliche Vorteile dieser Halblalterstruktur erweisen sich
der einfache Aufbau und damit die hinsichtlich Anzahl und Komplexität der erforderlichen Verfahrensschritte einfache Herstellungsweise. Die aktiven Zonen sämtlicher Teilstrukturen bestehen lediglich aus einer einheitlichen, durchgehenden Schichtstruktur abwechselnden Leitfähigkeitstyps, in die in zwei unkritischen Prozess chritten die rahmenförmigen Zonen eingebracht sind· Ober
diese Zonen erfolgt gleichzeitig die Kontaktierung und die Trennung der einzelnen Teilstrukturen· Mit einem derartigen Aufbau
lassen sich extrem hohe Paekungsdichten erreichen.
Docket GE 972 004 309838/071.8
Ein besonders platzsparender Aufbau wird dadurch erreicht, daß
zur Abgrenzung der Teilstrukturen und Kontaktierung der zweiten Schicht eine erste Zone und der ersten Schicht eine innerhalb
der ersten Zone liegende zweite Zone angeordnet ist· Diese Zonen sind vorteilhafterweise hoch dotiert.
Die einfachste Halbleiterstruktur besteht darin, daß innerhalb
jeder Teilstruktur die erste Schicht den Emitter, die zweite Schicht die Basis und die dritte Schicht den Kollektor eines
ersten Transistora bildet und daß die Anschlüsse des Eraiiters,
der Basis und des Kollektors entsprechend Ober Kontakte an den Oberf!Sehen der zweiten Zone, der ersten Zone und der dritten
Schicht erfolgen« Teilstrukturen mit Einzeltransistoren unterschiedlicher Emitterpotentialö sind vorteilhaft derart ausgebildet, daft die erste Zone in den die zweite Zone außen umgebenden
Bereich bis in das Substrat reicht. Zur Bildung von Mehrfachkollektor-Transistoren sind mehrere Kontakte an der Oberfläche der
dritten Schicht angeordnet. Diese Kontakte können vorteilhafterweise als Schottky-Dioden ausgebildet sein. Eine derartige Transistors traktor hat mehrere Vorteile, Die pn-Ubergangakapazitäten
können klein gehalten werden, weil die Dotierungen niedrig gewählt werden können. Außerdem kann die Sättigungsladung des Transistors extrem klein gehalten werden, weil die inversere Stromverstärkung sehr klein gemacht werden kann, so daß kein innerer
Strotaverstlrkungseffekt und damit eine geringe Ladungsspeicherung
in der Basis erreicht wird, und well die Kollektorschicht sehr dünn gemacht werden kann, so daß nur eine geringe Ladungsspeicherung im Kollektor erfolgt. Damit lassen sich hohe Grenzgeschwindigkeiten erreichen.
Die genannten Vorteile lassen sich insbesondere dann erzielen, wenn die Schichten Epitaxieschichten und die rahmenfβrmigen Zonen entweder Diffusionsgebiete oder durch Ionenimplantation hergestellte Gebiete sind.
Hinsichtlich des Herstellungsverfahrens erweist sich ein« Strukt»*-
Docket GB 972 004 309838/0718
derart, das die erste und die dritte Schicht aus einer gemeinsamen Schicht bestehen, in die durch Ionenimplantation die zweite
Schicht eingebracht ist, als besonders vorteilhaft·
Eine Abwandlung der erfindungsgemäßen Halbleiterstruktur besteht
darin, daft die dritte Schicht lediglich aus einer innerhalb jeder
Teilstruktur in die zweite Schicht eingebrachten, in ihrer Ausdehnung begrenzten Kollektorzone besteht und das die Kontaktierung der zweiten Schicht bei entfallender erster Zone direkt an
ihre Oberfläche außerhalb der Kollektorzone erfolgt. Dabei können zur Bildung von Mehrfachkollektor-Transistoren mehrere getrennte
Kollektorzonen in die zweite Zone eingebracht sein.
Znsbesondere ist eine Weiterbildung, bestehend aus Teilstrukturen mit zwei komplementären Transistoren, wobei die Basis des
ersten, mit den Kollektor des zweiten und der Emitter des ersten mit der Basis des zweiten Transistors verbunden ist, derart aufgebaut, daß das Substrat kontaktiert 1st und als Emitter des zweiten Transistors dient, dessen Basis aus der ersten Schicht und
dessen Kollektor aus der zweiten Schicht besteht. Die Vorteile der letztgenannten Halbleitersferuktür ergeben sich Insbesondere
dann, wenn zum Betrieb dieser Teilstrukturen als logische Grundschaltung ein StromfuS Ober den Emitter des zweiten Transistors
eingeprägt ist, der in Abhängigkeit von dem an seinem Kollektor bzw. an der Basis des ersten Transistors angelegten Eingangssignal den als Ausgangssignal dienenden Kollektorstrom des ersten
Transistors steuert. Dabei ist die Dicke und Störstellenkonzentration der Schichten insbesondere so ausgelegt, daß die Injektion von Minorltätsladungsträgern bei den im Betrieb vorwärts
gepolten pn-übergSngen der Traneistoren vorwiegend in Richtung
der Schichtung erfolgt.
Die Weiterbildung der erfindungsgemäßen Halbleiterstruktur als
logische Grundschaltung besteht darin, daß zur Bildung eines NOS- bzw. NAND-Gliedes mindestens zwei derartige Grundschaltungen bezüglich ihrer Ausgänge zu einem gemeinsamen Ausgang zusanmenge-
Docket GE 972 004 3 0 9 8 3 8/0718
schaltet äind. Insbesondere besteht eine Heiterbildung darin, daß
die monolithische Auslegung komplexer Verknüpfungsnetzwerke aus der Aneinanderreihung derartiger Grundschaltungen besteht.
Derartige Halbleiterstrukturen zeichnen sich durch wesentliche Fischenreduzierung, einfache Verdrahtung, wesentliche Reduzierung
der Ein- und Ausgangskapazitäten und durch die einfache Herstellungsweise aus. Insbesondere 1st auf die hohe Grenzgeschwindigkeit
und das optimale Geschwindigkeits-Leistungsverhältnis hinzuweisen.
Die Erfindung wird im folgenden an Hand der Zeichnungen naher erläutert. Es zeigent
Fig. 1 das elektrische Ersatzschaltbild einer erfindungsgemäßen Halbleiterstruktur, die als logische
Grundschaltung dient,
Fig. 2 den schematischen Querschnitt der entsprechenden
erfindungsgemSßen Halbleiterstruktur,
Flg. 3 eine Abwandlung der Halbleiterstruktur gemäß
Fig. 2,
Fig. 4 das elektrische Ersatzschaltbild eines mit der
erfindungsgemäßen Halbleiterstruktur verwirklichten NOR-Gliedes,
Fig. 5a die schematlsche Draufsicht und
Fig. 5b einen schematischen Querschnitt durch die Struktur des NOR-Gliedes geraSß Fig. 4 bei der Verwirklichung
mittels der Grundstruktur gemäß Fig. 3 und
Fig. 6a die schematische Draufsicht und Docket GE 972 004 3 0 9 8 3 8 / 0 7 1 S
Fig. 6b einen schematischen Querschnitt durch die Struktur des NOR-Gliedes gemSß Fig. 4 bei der Verwirklichung
mittels der Grundstruktur gemSß
Fig. 2.
Wie bereits angedeutet, kann es sich bei jeder erfindungsgemäßen
Teilstruktur uci einen einzelnen Transistor oder um eine Kombination
mehrerer, in bestimmter Weise verbundener Transistoren handeln.
In der Struktur selbst ergeben sich dabei keinerlei Unterschiede sondern lediglich geringfügig in ihrer Kontaktierung.
Aus diesem Grunde sei die Erfindung zunächst an Hand einer Kombination mehrerer eine Grundschaltung für eine logische Verknüpfungsschaltung
und an Hand einer beispielsweise aus dieser Grundschaltung zusammengesetzten, vollständigen Verknüpfungsschaltung
beschrieben. Aufbau und Wirkungsweise eines Einzeltransistors ist dann ohne weiteres erkennbar.
Das elektrische Ersatzschaltbild der Grundschaltung für ein logisches
Schalttsngskonzept ergibt sich aus Fig. 1. Es besteht aus
zwei komplementären Transistoren Tl und T2„ Der Kollektor Cl des
PNP-Transistors Tl ist mit der Basis B2 des WPU-Transistors T2
verbunden. Außerdem ist die Basis Bl des Transistors Tl mit dem
Emitter 52 des Transistors T2 verbunden, über den Emitter Bl des
PNP-Transistors Tl wird ein Strom I in die Basis B2 de« MPN-Transistors
T2 eingespeist. Der Kollektor C2 des ?IPN-Transistors T2
bildet den Ausgang der Schaltung. Wie aus dem Ersatzschaltbild zu ersehen ist, weisen die beiden Transistoren gleichartige Halbleiterzonen
auf, die außerdem auf gleichem Potential liegen« Diese Halbleiterzonen sind dementsprechend Identisch bezeichnet und
können bei der Realisierung der Halbleiterstruktur In gemeinsamen Halbleiterzonen untergebracht werden. Es ergibt sich folgende
Wirkungsweise der Grundschaltung· Wird an den gemeinsamen Kollektor-Basisanschluß
Cl, B2 kein definiertes Potential angelegt, so fließt der in den PNP-Tran3istor Tl eingeprägte Strom I in die
Basis des NPN-Transistore T2. Transistor T2 wird dadurch sätti«»
Docket GS 972 004 309838/0718
BAD OR)GlNAt
- ίο -
cjungsleitend. Liegt dagegen der gemeinsame Kollektor-Basisanschlue
Cl, B2 auf Massepotential, so wird der im Transistor Tl eingeprägte Strom I Ober diesen Anschluß abgezogen und kann nicht in
die Basis von Transistor T2 fließen. Transistor T2 wird in diesem Fall gesperrt sein· Unter Berücksichtigung der sich jeweils
am Kollektor C2 des Traneistors T2 einstellenden Potentiale wird demnach durch die Kombination der beiden Transistoren Tl und T2
prinzipiell ein Znverterglied gebildet.
Fig. 2 zeigt in einem ersten Ausführungsbeispiel den Aufbau der
die genannte Grundschaltung gemäß Fig. 1 bildenden Halbleiter-Struktur. Dabei sind gleichartige Bezeichnungen für die einzelnen
Zonen und Anschlüsse gewählt. Auf einem gemeinsamen HaIbleiterplättchen
sind eine Vielzahl derartiger Grundschaltungen angeordnet, von denen in Fig. 2 lediglich eine im Ausschnitt
schematisch dargestellt ist. Auf einem P-leitendem Substrat
Pl befindet sich eine erste S-leitende Schicht Hl, darüber
eine P-leitende Schicht F2 und wiederum darüber eine N-leitende
Schicht N2« Das Substrat Pl dient als geraeinsamer Emitter El
aller PNP-Transistoren Tl auf dem Halbleiterplättchen. Die dar-Überliegende
gemeinsam© Schicht Nl bildet die Basis für alle FNP-Traneiatoren Tl und gleichseitig den Emitter E2 aller nvn-Tran3istoren
T2« Die Kollektoren Cl der Transistoren Tl, die identisch mit den Basen B2 der Tranaistoren T2 sind, werden
durch die Schicht P2 verkörpert. Die abschließende Schicht N2
bildet die Kollektoren C2 sämtlicher Transistoren T2. Jede dieser
Grundschaltungea wird durch die rahmenförmlgen Zonen 5 und 6
begrenzt, über als rahaenfdraige P-Zone 5 erfolgt die Kontaktierung
ä&B Kollektors· Ci, des Transistors Tl bzw. der Basis &2 des
Transistors T2a &la Zorm 5 muß sich aus diesem Grunde mindestens
bis in die Schicht P2 erstrecken« Innerhalb der rahmenfSrmigen
P-Zone 5 liegt ©ine ebenfalls rahmenfönnige H -Zone 6, über die
die Kontaktierung der Schicht Ul erfolgt, die gleichzeitig die
Basis Bl des Transistors Tl v&id de*i Emitter E2 de» Tranais tor«
T2 bildet. Diese N^-dotierte Sone 6 isoliert die Kollektoren
Cl und die Bas«» 12 der einstalnen Grundechaltungen voneinander
Docket GE 972 004 3 0 9 8 3 8/0718
und muß sich auch aus diesem Grunde mindestens bis in die Schicht Nl hineinerstrecken· Vorzugsweise könnte es 3ich auch bis zum
Substrat Pl erstrecken, um die Injektion vom Substrat her günstig zu beeinflussen. Der Anschluß der einzelnen Zonen bzw. Schichten
erfolgt über an deren Oberfläche angebrachte Kontakte 8, 9. Der Anschluß des Kollektors C2 des Transistors T2 erfolgt durch einen
Kontakt 7 an der Oberflache der innerhalb der rahraenförmigen Zone
5 liegenden Schicht N2. Durch geeignete Wahl von Dotierung, Dicke und Profil der einzelnen Schichten kann man optimale Eigenschaften
für die Transistoren Tl und T2 erreichen« Die niederohreige
Zone 6 sorgt für ein gleichförmiges Potential der Schicht Nl. Die Kontaktierung des Substrats Pl und damit der Anschluß des Emitters
El für die Transistoren Tl erfolgt über einen Kontakt 10.
Das Herstellungsverfahren für eine derartige Struktur ist sehr einfach. Wegen der gleichmäßigen Schichtung über der gesamten
Halbleiterscheibe bedarf die Herstellung der Schichten Nl, P2 und N2 keiner Maske, sondern kann durch epitaxiales Wachstum
auf das Substrat Pl z. B. unter wechselnder Beigabe von geeigneten
Dotierungsstoffen geschehen. Bei Anwendung von Ionenimplantation
genügt zunächst die Herstellung einer !!-dotierten Epitaxieschicht
auf dera Substrat Pl mit einer nach oben stark abfallenden
Dotierung. Durch die Ionenimplantation 13St sich dann die Schicht
P2 und damit die Trennung der Schichten Nl, H2 innerhalb der N-dotierten
Epitaxieschicht erzeugen. Die rahraenförmigen Zonen 5 und € können durch Diffusion oder Ionenimplantation durch Masken
hindurch erzeugt werden. Es sind also nur Maskierungsschritte zur Herstellung der beiden rahiaenförraigen Zonen und der Kontakte
erforderlich. Schaltkreise üblicher Art, die beispielsweise aus ninaeltransistoren init unterschiedlichen Fnitterpotentialen aufgebaut
sind, lassen sich rait der beschriebenen Struktur in einfacher Heise dadurch verwirk liehen, da/! die Schicht ITl unterbrochen
wird, indei* die" P-dotierte 2one 5 in dem die Zone 6 auRon
u;i<jeb<3n;lGn Bereich bis in das Substrat Pl eindiffundiert wird.
Dasu ist lediglich ein weiterer Maskierungsschritt erforderlich.
Die Schicht Pl darf dabei beliebig niedrig dotiert sein, weil ler
oocket GE 972 004 3 0 9 8 3 8/0718
BAD ÖRI&!NAL
zwischen den Schichten Pl und 771 hier nur in Sperrichtung
geschaltet wird. Ohmsche Widerstände können beispielsweise»
in der Schicht ill, aber auch in den anderen Schichten verwirklicht
werden.
Das Ausführungabeispiel gemäß Fig. 3 unterscheidet sich von τΊογλ
cjGMilß Pig. 2 im wesentlichen dadurch, daß keine durchgehende, den
Kollektor C2 des Transistors Ί2 bildende Schicht H2 verwendet
wird. Da unter dieser Voraussetzung die Schicht P2 über den Kontakt
3 direkt an der Oberfläche kontaktierbar 1st, entfällt auch die beim Ausführungsbeiepiel gemäe Fig. 2 erforderliche P-dotierte
Zone 5. Al3 Kollektor C2 dient nuantehr eine in die Schicht P2
durch Diffusion oder Ionenimplantation eingebrachte, in ihrer
Ausdehnung begrenzte Sone 11· Bezüglich der prinzipiellen Operationsweise
i3t zwischen den Strukturen gemäß Fig. 2 und Fig. 3 kein wesentlicher Unterschied festzustellen.
Im folgenden wird der Aufbau eines r<;it der erfindungsgeniStSen
Halbleiterstruktur verwirklichten NOR-Gliedes beschrieben. Bekanntlich lassen sich alle logischen Grundverknüpfungen sowie
komplexe logische Verknüpfungsnetzwerfce lediglich unter Verwendung
von NOR-Gliedern realisieren. Insoweit kann die TIOR-Verknüpfung als Fundamenta!verknüpfung angesehen werden. Wenn es
gelingt, eine minimale Fläche beanspruchende Halbleiteranordnung zu finden, aiit der die HQR-VerknUpfung realisiert werden kann,
ergibt sich eine erhebliche Kosteneinsparung beim Aufbau von Rechnern, da gerade dort in größtem Maße logische Verknüpf unt*snetzwerke
eingesetzt werden, z. B. im eigentlichen Rechenwerk, bei der Adreßdecodierung usw. Ausgehend von der in Verbindung
mit den Fign. 1 bis 3 beschriebenen Grundschaltung erhält nan
ein erfindungsgeraäflas NOR-Glied, das durch Zusammenschalten 1er
Ausgänge zweier derartiger Grundschaltungen entsteht. Das in Fig.
4 gezeigte Ersatzschaltbild eines derartigen !TOR-Gliedes erlaubt
also, wie dort angegeben, die Durchführung der logischen Verknüpfung
K .+ Y. Anstelle einer Grundschaltung mit nur einem Transistor
T2 ist eine solche nit einem woitoren Transistor T21 vor-
uockot GE 972 004 3 0 9 8 3 8/0718
BAD
gesehen. Diese beiden Transistoren bilden, da ihre Emitter und
ihre Basen gemeinsam und lediglich ihre Kollektoren getrennt sind einen Mehrfachkollektor-Transistor. Auf diese Weise kann die
Zusammenschaltung der Ausgänge über die beiden Kollektorzonen N21
erfolgen, während an den Kollektorzonen N2 jeweils das invertierte
Signal X bzw. Ϋ des an der Basis der beiden·Transistoren T2
bzw. T2' zugeführten Eingangssignals X bzw. Y anliegt. Das Potential
am Ausgang bei gesperrtem Transistor T21 wird dabei durch die
nachgeschalteten Stufen bestimmt. Die Wirkungsweise der beiden Grundschaltung ist im übrigen wieder identisch mit der der Grundschaltungen
gemäß den Fign. 1 bis 3. Der an den gemeinsamen Emittern El der Transistoren Tl zugeführte, eingeprägte Strom I fließt
in Abhängigkeit von den Eingangssignalen X und Y entweder in die Basis der Transistoren T2 und T21 oder er fließt über die Eingänge
von X und Y ab.
Entsprechend der beiden Ausführungsbeispiele der Grundstruktur gemäß Fig. 2 und Fig. 3 sind für das NOR-Glied in den Fign. 5
und 6 ebenfalls zwei Ausführungsbeispiele angegeben. Es sind
wiederum die gleichen Bezugszeichen verwendet, so daß sich ein weiteres Eingehen auf diese Strukturen erübrigt. Zu beachten
ist lediglich die Tatsache, daß anstelle des Transistors T2 ein Mehrfachkollektor-Transistor T2, T2' verwendet ist. Das bedeutet,
daß beim Ausführungsbeispiel gemäß den Fign. 5 in der Schicht P2 zwei getrennte Kollektorzonen 11 und 11'- zur Bildung der Kollektoren
C2 und C21 angeordnet sind. Das Ausführungsbeispiel
gemäß den Fign, 5 entspricht also dem Ausführungsbeispiel der Grundschaltung gemäß Fig. 3. Beim Ausführungsbeispiel gemäß den
Fign. 6 sind entsprechend zur Entkopplung der beiden Kollektorausgänge C2 und C21 zwei Kontakte 7 und 71 auf die Schicht N2
aufgebracht und bilden mit dieser Schottky-Dioden.. Die Struktur
gemäß den Fign. 6 entspricht also im wesentlichen dem Ausführungsbeispiel der Grundschaltung gemäß Fig. 2. Die Fign. 5a und 6a zeigen
jeweils eine Draufsicht des topologischen Entwurfs des NOR-Gliedes und die Fign. 5b und 6b einen Querschnitt entlang der angedeuteten
Schnittlinie dieser Struktur.
Docket GE 972 00 4 30&838/0718
BAD
Zusammenfassend kann gesagt werden, daß sich die neue Struktur
durch wesentliche Vorteile auszeichnet. Es ergibt sich eine wesentliche Flachenreduzierung auf dem Kalbleiterplättchen. Die
Schaltkreisdichte ist überwiegend durch die Zahl und Größe der Kont^aktlöcher bestimmt, die für die logischen Ein- und Ausgänge
erforderlich sind. Es ergibt sich eine einfache Verdrahtung, da nur für die logische Verknüpfung, nicht aber für die Stromzufuhr,
eine Verdrahtung erforderlich ist. Es kann durch Verwendung einer niedrig dotierten Schicht P2 eine wesentliche Reduzierung
der Ein- und Ausgangskapazitäten der gezeigten logischen Verknüpfungsschaltung erreicht werden. Dadurch ergibt sich ein ausgezeichnetes Geschwindigkeits-Leistungsverhültnis und eine hohe
Grenzgeschwindigkeit. Das anzuwendende Herstellungsverfahren ist außerordentlich einfach« Durch die die Struktur umgebende N -dotierte rahmenartige Zone 9 wird eine parasitäre Lateral-Injektion verhindert, so daß sich eine gute Kontrolle des Nebensprechens ergibt.
308838/07^8 Docket GE 972 004
BAD ORIGINAL
Claims (1)
- PAT E NTANS P RÖCHEMonolithisch Integrierte Halbleiterstruktur, bestehend au· Tel!strukturen mit mindestens einem Transistor, dadurch gekennzeichnet, daß sie aus einer auf ein Substrat (Pl) eines ersten Leitfähigkeitstype aufgebrachten ersten Schicht (Nl) des entgegengesetzten zweiten Leitungstyps, einer auf die erste Schicht aufgebrachten zweiten Schicht (P2) des ersten LeitfShigkeitstyps und einer auf die zweite Schicht aufgebrachten dritten Schicht (N2) des zweiten Leitfähigkeitstyps besteht und daß zur Kontaktierung der einzelnen Schichten jede Teilstruktur von die jeweils darüber liegenden Schichten durchdringenden Zonen (5, 6) des der zu kontaktierenden Schicht entsprechenden Leitfähigkeitstyps rahüienfönnig umgeben 1st.2. Halbleiterstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Teilstrukturen gegeneinander isoliert sind.3. Halbleiterstruktur nach Anspruch 2, dadurch gekennzeichnet, daß rahmenförraigen Zonen (S, 6) gleichzeitig als Isolationszonen verwendet sind.4. Halbleiterstruktur nach Anspruch 1 oder 3, dadurch gekennzeichnet, daß zur Abgrenzung der Teilstrukturen und Kontaktierung der zweiten Schicht (P2) eine erste Zone (5) und der der ersten Schicht (Nl) eine innerhalb der ersten Zone (5) liegende zweite Zone (6) angeordnet ist.5. Halbleiterstruktur nach Anspruch 4, dadurch gekennzeichnet, daß die Zonen (5, 6) hoch dotiert sind.6. Halbleiterstruktur nach den Ansprüchen 1 bis 5, dadurch gekennzeichnet, daß innerhalb jeder Teilstruktur die ersteDocket GE 972 004 309838/0718Schicht (Nl) den Emitter, die zweite Schicht (P2) die Basis und die dritte Schicht (N2) den Kollektor eines ersten Transistors (T2) bildet und daß die Anschlüsse des Emitters, der Basis und des Kollektors entsprechend über Kontakte (9, 8, 7) an den Oberflächen der zweiten Zone (6), der ersten Zone (5) und der dritten "Schicht (N2) erfolgen.7. Halbleiterstruktur nach Anspruch 6, dadurch gekennzeichnet, daß bei aus Einzeltransistoren bestehenden Teilstrukturen die erste Zone (5) in dem die zweite Zone (6) außen umgebenden Bereich bis in das Substrat (Pl) reicht.8. Halbleiterstruktur nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß zur Bildung von Mehrfachkollektor-Ausgängen ',mehrere Kontakte (7, 71) an der Oberfläche der dritten Schicht (N2) angeordnet sind.9. Halbleiterstruktur nach Anspruch 8, dadurch gekennzeichnet, daß die Kontakte (7, 71) als Schottky-Dioden ausgebildet sind.10. Halbleiterstruktur nach den Ansprüchen 1 bis 9, dadurch gekennzeichnet, daß die erste und die dritte Schicht (Nl und N2) aus einer gemeinsamen Schicht bestehen, in die durch Ionenimplantation die zweite Schicht (P2) als Zwischenschicht eingebracht ist.11. Halbleiterstruktur nach den Ansprüchen 1 bis 7, dadurch gekennzeichnet, daß die dritte Schicht (N2) lediglich aus einer innerhalb jeder Teilstruktur in die zweite Schicht (P2) eingebrachten, in ihrer Ausdehnung begrenzten Kollektorzone (11) besteht und daß die Kontaktierung der zweiten Schicht (P2) bei entfallender erster Zone (5) direkt an ihrer Oberfläche außerhalb der Kollektorzone (11) erfolgt.DOCKSt GE 972 004 309838/071812. Halbleiterstruktur nach Anspruch 11, dadurch gekennzeichnet, daß zur Bildung von Mehrfachkollektor-Transistoren mehrere getrennte Kollektorzonen (11, II1)-in die zweite Zone (P2) eingebracht sind.13. Halbleiterstruktur nach den Ansprüchen 1 bis 12, bestehend aus Teilstrukturen mit zwei komplementären Transistoren, wobei die Basis des ersten, \ mit dem Kollektor des zweiten und der Emitter des ersten mit der Basis des'zweiten Transistors verbunden ist, dadurch gekennzeichnet, daß das Substrat (Pl) kontäktiert ist und als Emitter (El) des zweiten Transistors (Tl) dient, dessen Basis aus der ersten Schicht (Nl)- und dessen Kollektor (Cl) aus der zweiten Schicht (P2) besteht.14. Halbleiterstruktur nach Anspruch 13, dadurch gekennzeichnet, daß zum Betrieb dieser Teilstrukturen als logische Grundschaltung ein Stromfluß (I) über den Emitter (El) des zweiten Transistors (Tl) eingeprägt ist, der in "Abhängigkeit von dem an seinem Kollektor (Cl) bzw. an der Basis (B2) des ersten Transistors (T2) angelegten Eingangssignal den als Ausgangssignal dienenden Kollektorstrom des ersten Transistors (T2) steuert.15. Halbleiterstruktur nach Anspruch 14, dadurch gekennzeichnet, daß die Injektion von Minoritätsladungsträgern bei den im Betrieb vorwärts gepolten pn-übergängen der Transistoren (Tl, T2) vorwiegend in Richtung der Schichtung erfolgt.f.16ο Halbleiterstruktur nach den Ansprüchen 14 und 15> dadurch gekennzeichnet, daß zur Bildung eines NOR- bzw. NAND-Gliedes mindestens zwei derartige Grundschaltungen be-309838/07 18Docket GE 972 004ζüglieh ihrer Ausgänge zu einem gemeinsamen Ausgang zusaiuaengeschaltet sind.17. Halbleiterstruktür nach Anspruch 16, dadurch gekennzeichnet, daß die monolithische Auslegung komplexer Verknüpfungsnetzwerke aus der Aneinanderreihung derartiger Grundschaltungen besteht.2C9838/G718L e e r s e i t e
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2212168A DE2212168C2 (de) | 1972-03-14 | 1972-03-14 | Monolithisch integrierte Halbleiteranordnung |
FR7305436A FR2175752B1 (de) | 1972-03-14 | 1973-02-06 | |
IT20055/73A IT978833B (it) | 1972-03-14 | 1973-02-06 | Struttura monolitica a circuiti integrati |
GB614773A GB1401158A (en) | 1972-03-14 | 1973-02-08 | Monolithic semiconductor structure |
JP48016683A JPS5149552B2 (de) | 1972-03-14 | 1973-02-12 | |
SE7302773A SE386541B (sv) | 1972-03-14 | 1973-02-28 | Monolitisk integrerad halvledarkrets |
US00337510A US3823353A (en) | 1972-03-14 | 1973-03-02 | Multilayered vertical transistor having reach-through isolating contacts |
NL7303411A NL7303411A (de) | 1972-03-14 | 1973-03-12 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2212168A DE2212168C2 (de) | 1972-03-14 | 1972-03-14 | Monolithisch integrierte Halbleiteranordnung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2212168A1 true DE2212168A1 (de) | 1973-09-20 |
DE2212168C2 DE2212168C2 (de) | 1982-10-21 |
Family
ID=5838801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2212168A Expired DE2212168C2 (de) | 1972-03-14 | 1972-03-14 | Monolithisch integrierte Halbleiteranordnung |
Country Status (8)
Country | Link |
---|---|
US (1) | US3823353A (de) |
JP (1) | JPS5149552B2 (de) |
DE (1) | DE2212168C2 (de) |
FR (1) | FR2175752B1 (de) |
GB (1) | GB1401158A (de) |
IT (1) | IT978833B (de) |
NL (1) | NL7303411A (de) |
SE (1) | SE386541B (de) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2224574A1 (de) * | 1971-05-22 | 1972-11-30 | Philips Nv | Integrierte Schaltung |
DE2634304A1 (de) * | 1975-07-31 | 1977-02-10 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
DE2657822A1 (de) * | 1975-12-29 | 1977-07-07 | Philips Nv | Integrierte schaltung mit komplementaeren bipolaren transistoren |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2262297C2 (de) * | 1972-12-20 | 1985-11-28 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierbare, logisch verknüpfbare Halbleiterschaltungsanordnung mit I↑2↑L-Aufbau |
US3866066A (en) * | 1973-07-16 | 1975-02-11 | Bell Telephone Labor Inc | Power supply distribution for integrated circuits |
DE2344244C3 (de) * | 1973-09-01 | 1982-11-25 | Robert Bosch Gmbh, 7000 Stuttgart | Laterale Transistorstruktur |
FR2244262B1 (de) * | 1973-09-13 | 1978-09-29 | Radiotechnique Compelec | |
GB1434961A (en) * | 1973-11-08 | 1976-05-12 | Plessey Co Ltd | Integrated circuit arrangements |
DE2356301C3 (de) * | 1973-11-10 | 1982-03-11 | Ibm Deutschland Gmbh, 7000 Stuttgart | Monolithisch integrierte, logische Schaltung |
GB1507299A (en) * | 1974-03-26 | 1978-04-12 | Signetics Corp | Integrated semiconductor devices |
US3982263A (en) * | 1974-05-02 | 1976-09-21 | National Semiconductor Corporation | Integrated circuit device comprising vertical channel FET resistor |
US4199775A (en) * | 1974-09-03 | 1980-04-22 | Bell Telephone Laboratories, Incorporated | Integrated circuit and method for fabrication thereof |
US3947865A (en) * | 1974-10-07 | 1976-03-30 | Signetics Corporation | Collector-up semiconductor circuit structure for binary logic |
NL7413264A (nl) * | 1974-10-09 | 1976-04-13 | Philips Nv | Geintegreerde schakeling. |
US3982266A (en) * | 1974-12-09 | 1976-09-21 | Texas Instruments Incorporated | Integrated injection logic having high inverse current gain |
JPS5615587B2 (de) * | 1974-12-27 | 1981-04-10 | ||
US4119998A (en) * | 1974-12-27 | 1978-10-10 | Tokyo Shibaura Electric Co., Ltd. | Integrated injection logic with both grid and internal double-diffused injectors |
DE2509530C2 (de) * | 1975-03-05 | 1985-05-23 | Ibm Deutschland Gmbh, 7000 Stuttgart | Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren |
CA1056513A (en) * | 1975-06-19 | 1979-06-12 | Benjamin J. Sloan (Jr.) | Integrated logic circuit and method of fabrication |
JPS5229184A (en) * | 1975-09-01 | 1977-03-04 | Nippon Telegr & Teleph Corp <Ntt> | Transistor circuits device |
US4071774A (en) * | 1975-12-24 | 1978-01-31 | Tokyo Shibaura Electric Co., Ltd. | Integrated injection logic with both fan in and fan out Schottky diodes, serially connected between stages |
JPS52101961A (en) * | 1976-02-23 | 1977-08-26 | Toshiba Corp | Semiconductor device |
US4137109A (en) * | 1976-04-12 | 1979-01-30 | Texas Instruments Incorporated | Selective diffusion and etching method for isolation of integrated logic circuit |
GB1580977A (en) * | 1976-05-31 | 1980-12-10 | Siemens Ag | Schottkytransisitor-logic arrangements |
US4160986A (en) * | 1976-08-02 | 1979-07-10 | Johnson David M | Bipolar transistors having fixed gain characteristics |
US4087900A (en) * | 1976-10-18 | 1978-05-09 | Bell Telephone Laboratories, Incorporated | Fabrication of semiconductor integrated circuit structure including injection logic configuration compatible with complementary bipolar transistors utilizing simultaneous formation of device regions |
US4101349A (en) * | 1976-10-29 | 1978-07-18 | Hughes Aircraft Company | Integrated injection logic structure fabricated by outdiffusion and epitaxial deposition |
US4067038A (en) * | 1976-12-22 | 1978-01-03 | Harris Corporation | Substrate fed logic and method of fabrication |
US4159915A (en) * | 1977-10-25 | 1979-07-03 | International Business Machines Corporation | Method for fabrication vertical NPN and PNP structures utilizing ion-implantation |
US4240846A (en) * | 1978-06-27 | 1980-12-23 | Harris Corporation | Method of fabricating up diffused substrate FED logic utilizing a two-step epitaxial deposition |
JPS552187U (de) * | 1979-05-24 | 1980-01-09 | ||
US4359816A (en) * | 1980-07-08 | 1982-11-23 | International Business Machines Corporation | Self-aligned metal process for field effect transistor integrated circuits |
US4322883A (en) * | 1980-07-08 | 1982-04-06 | International Business Machines Corporation | Self-aligned metal process for integrated injection logic integrated circuits |
FR2501910A1 (fr) * | 1981-03-13 | 1982-09-17 | Thomson Csf | Structure integree d'operateurs logiques bipolaires et son procede de fabrication |
EP0093304B1 (de) * | 1982-04-19 | 1986-01-15 | Matsushita Electric Industrial Co., Ltd. | Integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben |
GB2137411B (en) * | 1983-03-24 | 1987-01-07 | Plessey Co Plc | Integrated circuit arrangement |
US4573099A (en) * | 1984-06-29 | 1986-02-25 | At&T Bell Laboratories | CMOS Circuit overvoltage protection |
US5539233A (en) * | 1993-07-22 | 1996-07-23 | Texas Instruments Incorporated | Controlled low collector breakdown voltage vertical transistor for ESD protection circuits |
US9680473B1 (en) | 2016-02-18 | 2017-06-13 | International Business Machines Corporation | Ultra dense vertical transport FET circuits |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1538402A (fr) * | 1967-06-30 | 1968-09-06 | Radiotechnique Coprim Rtc | Procédé de fabrication de dispositifs semi-conducteurs intégrés |
DE2021824A1 (de) * | 1970-05-05 | 1971-11-25 | Ibm Deutschland | Monolithische Halbleiterschaltung fuer ein logisches Schaltungskonzept hoher Packungsdichte |
US3648128A (en) * | 1968-05-25 | 1972-03-07 | Sony Corp | An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions |
-
1972
- 1972-03-14 DE DE2212168A patent/DE2212168C2/de not_active Expired
-
1973
- 1973-02-06 FR FR7305436A patent/FR2175752B1/fr not_active Expired
- 1973-02-06 IT IT20055/73A patent/IT978833B/it active
- 1973-02-08 GB GB614773A patent/GB1401158A/en not_active Expired
- 1973-02-12 JP JP48016683A patent/JPS5149552B2/ja not_active Expired
- 1973-02-28 SE SE7302773A patent/SE386541B/xx unknown
- 1973-03-02 US US00337510A patent/US3823353A/en not_active Expired - Lifetime
- 1973-03-12 NL NL7303411A patent/NL7303411A/xx not_active Application Discontinuation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1538402A (fr) * | 1967-06-30 | 1968-09-06 | Radiotechnique Coprim Rtc | Procédé de fabrication de dispositifs semi-conducteurs intégrés |
US3648128A (en) * | 1968-05-25 | 1972-03-07 | Sony Corp | An integrated complementary transistor circuit chip with polycrystalline contact to buried collector regions |
DE2021824A1 (de) * | 1970-05-05 | 1971-11-25 | Ibm Deutschland | Monolithische Halbleiterschaltung fuer ein logisches Schaltungskonzept hoher Packungsdichte |
Non-Patent Citations (1)
Title |
---|
Buch von John M. Carroll: Microelectronic Circuits and Applications, McGraw- Hill 1965, S. 76 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2224574A1 (de) * | 1971-05-22 | 1972-11-30 | Philips Nv | Integrierte Schaltung |
DE2634304A1 (de) * | 1975-07-31 | 1977-02-10 | Tokyo Shibaura Electric Co | Halbleitervorrichtung |
DE2657822A1 (de) * | 1975-12-29 | 1977-07-07 | Philips Nv | Integrierte schaltung mit komplementaeren bipolaren transistoren |
Also Published As
Publication number | Publication date |
---|---|
IT978833B (it) | 1974-09-20 |
DE2212168C2 (de) | 1982-10-21 |
GB1401158A (en) | 1975-07-16 |
NL7303411A (de) | 1973-09-18 |
FR2175752B1 (de) | 1984-02-17 |
FR2175752A1 (de) | 1973-10-26 |
JPS5149552B2 (de) | 1976-12-27 |
SE386541B (sv) | 1976-08-09 |
US3823353A (en) | 1974-07-09 |
JPS494485A (de) | 1974-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2212168A1 (de) | Monolithisch integrierte halbleiterstruktur | |
DE2021824C3 (de) | Monolithische Halbleiterschaltung | |
DE68919636T2 (de) | Ununterbrochene Matrix, deren Plattengrösse programmierbar ist. | |
DE2262297A1 (de) | Monolithisch integrierbare, digitale grundschaltung | |
DE2334405B2 (de) | Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen | |
DE2356301C3 (de) | Monolithisch integrierte, logische Schaltung | |
DE2545368A1 (de) | Integrierte schaltung | |
DE2459562A1 (de) | Integrierte schaltungen | |
DE2509530A1 (de) | Halbleiteranordnung fuer logische verknuepfungsschaltungen | |
DE69420565T2 (de) | Treiberschaltung für elektronische Halbleiterbauelemente mit wenigstens einem Leistungstransistor | |
DE3214893A1 (de) | Halbleiteranordnung | |
DE3855775T2 (de) | Integrierte Schaltung mit kombinierten komplementären bipolaren und MOS-Transistoren auf gemeinsamem Substrat und Verfahren zu ihrer Herstellung | |
DE1564218A1 (de) | Verfahren zur Herstellung von Transistoren | |
DE2556668A1 (de) | Halbleiter-speichervorrichtung | |
DE2657293C3 (de) | Elektrische Schaltungsanordnung in Transistor-Transistor-Logikschaltung (TTL) | |
DE3486144T2 (de) | Verfahren zur herstellung einer halbleiteranordnung. | |
DE2753882C2 (de) | Digitale integrierte Schaltung | |
DE2925894C2 (de) | Integrierte Bipolartransistor-Gatterschaltungsanordnung | |
DE2847822A1 (de) | Integrierte halbleitervorrichtung | |
DE2428881A1 (de) | Halbleiterstruktur | |
DE2652103C2 (de) | Integrierte Halbleiteranordnung für ein logisches Schaltungskonzept und Verfahren zu ihrer Herstellung | |
DE2848576C2 (de) | ||
DE69011881T2 (de) | Vorwärtsgekoppelte Darlingtonschaltung mit verminderter NPN-Rückwärts-Betaempfindlichkeit. | |
DE2004090B2 (de) | Monolithisch integrierter Transistor mit herabgesetztem inversem Verstärkungsfaktor | |
DE2733615A1 (de) | Hochintegrierte halbleiteranordnung enthaltend eine dioden-/widerstandskonfiguration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |