DE2334405B2

DE2334405B2 - Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen

Info

Publication number: DE2334405B2
Application number: DE2334405A
Authority: DE
Inventors: Fred Karl Los Altos Buelow; John Joseph Sunnyvale Zasio
Original assignee: Amdahl Corp
Current assignee: Fujitsu IT Holdings Inc
Priority date: 1972-07-10
Filing date: 1973-07-06
Publication date: 1980-08-14
Also published as: GB1443363A; CA990414A; DE2334405A1; NO141623B; JPS5531624B2; NO783892L; AU467309B2; DK139208B; JPS4939388A; DE2334405C3; GB1443365A; NO141623C; ATA594873A; AU5794673A; AT371628B; NL7309342A; ES417198A1; FR2192383A1; FR2192383B1; CH599679A5

Description

Die Erfindung bezieht sich auf eine hochintegrierte (LSl-)Halbleiterschaltung nach dem Oberbegriff des Patentanspruchs 1.

Bei einer bereits bekannten Halbleiterschaltung dieser Gattung ist eine Aufteilung in Schaltungszellen vorgesehen, die jeweils eine einzige logische Funktion, wie z. B. NAND-Gatter, N AN D-Treibergalter, NAND-Puffergatter, Expandergatter enthalten und deren Schaltungsverbindungen durch selektive Fortiitzung aus einer Metallisierungsschicht hergestellt sind (US-PS 3621562). Dabei werden ausgedehnte Leitungswege zwischen einzelnen Bauelementen benötigt Auen ist nur eine begrenzte Packungsdichte erreichbar. Die bekannte Schaltung, welche Feldeffekttransistoren enthält, weist keine Temperaturkompensation auf und ist nicht in ECL-Schaltungen einsetzbar, die bipolare Transistoren erfordern. Auch sind nur begrenzte Laufzeitwerte mit der bekannten Schaltung erreichbar.

Der Erfindung liegt die Aufgabe zugrunde, eine hochintegrierte Halbleiterschaltung der eingangs genannten Gattung zu schaffen, die eine besonders hohe Leistungsfähigkeit mit Laufzeiten von weniger als 2 ns

ίο in ihren integrierten Einzelschaltungen aufweist, besonders hohen Anforderungen an einen in den Leitungsverbindungen leicht und vielseitig modifizierbaren Aufbau besonders hoher Packungsdichte der Bauelemente genügt, zugleich einen besonders geringen Aufwand an Verbindungsleitern und Ein-/Ausgaugsanschlüssen zu Schaltungsgruppen aus Transistoren und Widerständen mit einer großen Anzahl von schnellen und leistungsfähigen Emitterfolgestufen erfordert und bei der gleiche gemeinsame Masken zur Herstellung zahlreicher verschiedener Konfigurationen sowie ein gemeinsames Diffusionsmuster für alle Halbleiterplättchen verwendbar sind, wobei Umorientierungsmöglichkeiten zur Vereinfachung der erforderlichen Leitungsverbindungen zwischen den Schaltungsgruppen bestehen und diese Schaltungsgruppen auch bei höherer Leistungsaufnahme und Eigenerwärmung des Schaltungsplättchens ein stabiles Betriebsverhalten zeigen und möglichst wenig anfällig gegenüber Störsignalen auf der Versorgungsspannung

Ji) sein sollen.

Diese Aufgabe wird gemäß der Erfindung durch die Merkmale des Patentanspruchs 1 gelöst.

Durch diese Lösung wird eine besonders hohe Pakkungsdichte an Transistoren und Widerständen unter weitest möglicher Ausnutzung des auf dem Halbleiterkörper und in den einzelnen Makrogruppen vorhandenen Platzes erreicht. Auch ist der Hersteliungsaufwand durch die Verwendbarkeit einer begrenzten Zahl von Masken trotz der Möglichkeit vielfältiger Abwandlungen der Schaltungskonfigurationen verhältnismäßig klein. Auf jedem Halbleiterkörper können mehr als 600 Transistoren und 500 Widerstände ausgebildet werden, wobei durch Verwendung unterschiedlicher Muster für die Metallisierungsbeschichtung bis zu angenähert 100 unterschiedliche Schaltungen erzeugbar sind.

Eine Anzahl Möglichkeiten zur vorteilhaften weiteren Ausgestaltung einer hochintegrierten Halbleiterschaltung gemäß der Erfindung sind in den An-Sprüchen 2 bis 11 angegeben. Die Ansprüche 12 bis 15 betreffen ein Verfahren zum Herstellen einer Vielzahl von hochintegrierten (LSI-)Schaltungsplättchen. Im folgenden ist die Erfindung anhand der Zeichnungen beispielsweise näher erläutert. Es zeigen

Fig. 1 Abis 1 KQuerschnitte durch den Halbleiterkörper einer hochintegrierten Halbleiterschaltung gemäß der Erfindung zur Veranschaulichung der einzelnen Herstellungsstufen,

Fig. 2 A bis 2 J Draufsichten auf die Diffusions-

wi masken, die bei den in den Fig. 1 A bis IK veranschaulichten Herstellungsstufen zu verwenden sind, Fig. 3 eine Draufsicht auf die Ausführungsform eine hochintegrierten Halbleiterschaltung gemäß der Erfindung, bei der eine Makrogruppe des Plältchens

fi5 mit dem in Fig. 2E dargestellten Muster versehen ist,

Fig. 4 in einem vergrößerten Maßstab die Transistoren und Widerstände innerhalb einer Makro-

gruppe,

Fig. 5 eine Maske für die erste Metallisierungsschicht,

Fig. 6 eine Draufsicht auf die Maske für die Durchführungslöcher,

Fig. 7 eine Draufsicht für die Maske für eine zweite Metallisierungsschicht des Schaltungsplättchens,

Fig. 8 in vergrößertem Maßstab die Draufsicht auf eine Makrogruppe mit Eingangs- und Ausgangskontaktfeldern.

Zur Herstellung der hier als Ausführungsbeispiel behandelten hochintegrierten Halbleiterschaltung gemäß der Erfindung, nachstehend kurz LSI-PIättchen genannt, wird von Siliziumplatten mit beispielsweise 6,35 cm Durchmesser und 508 μίτι Dicke mit einem gleichmäßig verteilten Fremdstoff eines Leitfähigkeitstyps, wie z. B. vom P-Typ, ausgegangen. Auf der planaren Oberfläche 27 des in Fig. IA gezeigten Halbleiterkörpers 26 wird eine beispielsweise aus Siliziumdioxid bestehende Isolierschicht 28 angebracht, die als Diffusionsmaske dient. In der Isolierschicht 28 werden mittels herkömmlicher photolithographischer Verfahren unter Verwendung der in Fig. 2 A dargestellten Maske Fenster oder Öffnungen 29 hergestellt, deren Größe durch die in Fig. 2A dargestellten schwarzen Flächen 31 bestimmt wird. Die schwarzen Flächen 31 haben, wie F i g. 2 A zeigt, unterschiedliche Größe und sind nach einem vorbestimmten Muster auf der Maskenfläche verteilt angeordnet. Das Muster entspricht demjenigen einer Makrogruppe von insgesamt 25 solcher Makrogruppen auf jedem Plättchen. Jede Siliziumplatte kann insgesamt 100 oder noch mehr LSI-Plättchen umfassen.

Nach Herstellung des Fensters 29 wird ein Fremdstoff vom N-Typ durch die öffnungen 29 in den Halbleiterkörper eindiffundiert, um im Querschnitt durch napfförmige PN-Übergänge 33 begrenzte Zonen vom N-Typ 32 auszubilden, die bis zur Oberfläche 27 unter der Isolierschicht 28 reichen. Gleichzeitig mit der diffundierten Zone 32 wird in den Fenstern 29 eine dünne Siliziumdioxidschicht 28 hergestellt, wie sie in Fig. IC angedeutet ist.

Die Siliziumdioxidschicht 28 wird danach von der Oberfläche 27 fortgeätzt. Dann wird eine Epitaxialschicht 34 mit einem N-Fremdstoff in einer Dicke von beispielsweise 2,5 μιη auf der Oberfläche ausgebildet. Die Epitaxialschicht 34 weist ebenfalls eine planare Oberfläche 36 auf. Bei Ausbildung der Epitaxialschicht 34 diffundieren die N-Zonen 32, die somit zu einer »begrabenen« Schicht werden, wie in Fig. IB dargestellt, nach oben in die Epitaxialschicht 34 ein.

Nach Ausbildung der Epitaxialschicht 34 wird auf der Oberfläche 36 eine Siliziumdioxidschicht 37 ausgebildet, und mittels photolithographischer Verfahren und der in Fig. 2B dargestellten Maske werden Fenster 38 in der Siliziumdioxidschicht 37 hergestellt. Die Größe der Fenster 38 entspricht der Größe der schwarzen Flächen 39, der in Fig. 2B dargestellten Maske. Dann wird ein N-Fremdstoff durch die Fenster 38 in einem Tiefdiffusionsverfahren eindiffundiert, wodurch N⁺-Zonen 41 geschaffen werden, die, wie aus Fig. 1B ersichtlich, nach unten bis zur Berührung mit der begrabenen N-Schicht und der N-Kollektorzone 32 reichen. Nach der Kollektor-Tiefdiffusion wird die Siliziumdioxidschicht 37 weggeätzt und eine weitere Siliziumdioxidschicht 42 entsprechend Fig. IC auf der Oberfläche 36 hergestellt. Dann werden durch photolithographische Verfahren unter Verwendung der in Fig. 2C dargestellten Maske Fenster oder öffnungen 43 in der Siliziumdioxidschicht 42 ausgebildet, die den schwarzen Flächen 44 der in Fig. 2C dargestellten Maske entsprechen. Die schwarzen Flächen 44 gemäß Fig. 2C bilden zugleich Isolationszonen 46, nämlich vier Zonen auf der rechten Seite, vier Zonen auf der linken Seite und eine Zone in der Mitte des Halbleiterkörpers (siehe

ίο Fig. IC), die zur Ausbildung von Transistoren dienen.

Durch die öffnungen 43 wird ein P-Fremdstoff so weit eindiffundiert, das P⁺-Zonen 47 entstehen, welche bis zum P-Halbleiterkörper 26 reichen und N-Zonen im Halbleitermaterial der Epiiaxiaischicht 34 begrenzen, die zur Bildung von Schaltungselementen innerhalb des LSI-Plättchens verwendet werden. Die großen schwarzen Flächen neben den Isolationszonen 46 der Fig. 2C entsprechen Flächen, in welche der P-Fremdstoff eindiffundiert ist, um hochleitfähige Zonen zu bilden und Spannungsabfälle im Falle eines Stromdurchgangs durch die Isolationszone möglichst klein zu halten. Wenn ein solcher Spannungsabfall sehr niedrig gehalten wird, wird dadurch verhindert, daß sich unerwünschte aktive Schaltungselemente in der Isolationszone ausbilden.

Die Herstellung der Isolationszonen mit der in Fig. 2C dargestellten Maske kann ggf. mit der in Fi g. 2 B dargestellten Maske auch vor Ausbildung des Tiefenkollektors erfolgen. In beiden Fällen handelt es sich um Tiefdiffusionen, so daß deshalb die für den Diffusionsvorgang erforderliche Erhitzung die anderen, bereits ausgebildeten tiefdiffundierten Zonen nicht nachteilig beeinflußt.

Die Siliziumdioxidschicht 42 wird dann abgelöst und an ihrer Stelle eine weitere Siliziumdioxidschicht 51 auf der Oberfläche 36 ausgebildet. Vermittels der in Fig. 2D dargestellten Maske, deren schwarze Flächen 53 Fenster darstellen, werden dann Fenster 52 in der Siliziumdioxidschicht 51 ausgebildet. Durch die Fenster 52 wird ein P-Fremdstoff eindiffundiert und eine P-Zone 54 ausgebildet, die entsprechend Fig. ID nach unten bis zur begrabenen Kollektorzone 32 reicht und durch einen PN-Übergang 56 begrenzt ist, der unterhalb der Siliziumdioxidschicht 51 bis zu deren Oberfläche reicht. Die Basiszone 54 hat einen spezifischen Widerstand von angenähert 500 Ohm pro Quadrat (gemessen mit einer Vierpunktsonde). Anschließend wird die Siliziumdioxidschicht 51 entfernt und an deren Stelle eine andere Siliziumdioxidschicht 57 auf die Oberfläche 36 aufgebracht. In der Siliziumdioxidschicht 57 werden mittels photolithographischer Verfahren unter Verwendung der in Fig. 2E dargestellten Maske entsprechend den dunklen oder schwarzen Flächen 59 mehrere Fenster 58 ausgebildet. Ein P-Fremdstoff wird anschließend durch die Fenster 58 eindiffundiert und bildet Kontaktfelder 61 für die Basiszonen 54 und die Widerstände 62. Die Widerstände 62 sind durch PN-Übergänge 63 begrenzt. Die Widerstandszonen 64 und 62 haben einen spezifischen Widerstand von angenähert 60 Ohm pro Quadrat. Wie aus Fig. 2E ersichtlich, sind die ausgebildeten Widerstände 64 innerhalb der Makrogruppe in der Weise angeordnet, daß sich das eine Ende jedes Widerstands an einer der Mitte der Makrogruppe benachbarten Stelle befindet, in welcher sämtliche Verbindunnen in der nachstehend beschriebenen Weise ausgebildet werden. Das andere

Ende jedes Widerstands ist dem Umfang der Makrogruppe benachbart, an dem in der nachstehend beschriebenen Weise ein Spannungsspeiseleiter verläuft, so daß diese Widerstandsenden ohne zusätzliche Leiter oder Verdrahtungen angeschlossen werden können. Wie weiterhin aus Fig. 2E ersichtlich, sind die Widerstände symmetrisch zu einer durch die Makrogruppe verlaufenden Mittellinie ausgebildet, so daß das Muster auch seitenverkehrt benutzt werden kann, um beispielsweise Verbindungen von Makrogruppen untereinander zu vereinfachen. Bei der Elementverdrahtung innerhalb einer Makrogruppe ist in vielen Fällen die Basis eines Transistors mit einem Widerstand verbunden, was ermöglicht, daß Basis und Widerstand während ein und desselben Diffusionsvorgangs miteinander verbunden werden.

Die Siliziumdioxidschicht 57 wird dann abgelöst und durch eine andere Siliziumdioxidschicht 66 auf der Oberfläche 36 ersetzt. Mittels photolithographischer Verfahren werden dann Fenster 67 in der Siliziumdioxidschicht 66 ausgebildet, wozu die in Fig. 2F dargestellte Maske verwendet wird, in welcher die schwarzen Flächen 68 die durch die Fenster 67 freiliegenden Bereiche der Oberfläche 36 darstellen. Ein N-Fremdstoff wird dann durch die Fenster 67 eindiffundiert und bildet N-Zonen 69, welche von PN-Übergängen 71 begrenzt sind, die bis zur Oberfläche 36 reichen. Außerdem werden N⁺-Kontaktzonen 70 ausgebildet, welche in Kontakt mit den N⁺-Zonen 41 stehen. Die für die Emitter bestimmten öffnungen 67 haben sehr kleine mechanische Abmessungen von beispielsweise 3,8 X 12,7 μπι². Der Kontakt zu den Emitterzonen 69 kann nach dem »Emitierreinigungsverfahren« hergestellt werden. Danach wird eine in den öffnungen 67 ausgebildete dünne Oxidschicht durch Ätzung entfernt, so daß sich diese öffnungen zur Herstellung der Emitterkontakte verwenden lassen. Dadurch werden mehrere Verfahrensschritte eingespart und es wird gleichzeitig sehr wenig Platz benötigt.

Zur Steigerung der Ausbeute einwandfreier LSI-Plättchen aus der Platte kann eine Emitterschutzbehandlung vorgenommen werden, mit der das Auftreten von Nadellöchern in dem Photoresist, die zur unbeabsichtigten Ausbildung weiterer Emitter führenk könnten, praktisch ausgeschaltet wird. Dazu wird eine Maske der in Fig. 2G dargestellten Ausführung verwendet, in welcher die schwarzen Flächen 72 im gleichen Muster wie die schwarzen Flächen 68 der in Fig. 2F dargestellten Maske angeordnet sind, wobei die schwarzen Flächen 72 jedoch etwas größer sind. Zunächst wird eine Photoresistschicht auf die Oberfläche der Siliziumdioxidschicht 66 aufgebracht. Diese wird belichtet und entwickelt, so daß die öffnungen der Photoresistschicht den schwarzen Flächen 72 entsprechen. Dann wird eine weitere Photoresistschicht auf die bereits auf der Siliziumdioxidschicht 66 befindliche Photoresistschicht aufgebracht. Diese zweite Photoresistschicht wird dann durch die in Fig. 2F dargestellte Maske belichtet. Bei Entwicklung werden die unerwünschten Bereiche entfernt, so daß Fenster 67 entstehen, die den schwarzen Flächen 68 und damit genau der Größe der gewünschten Emitter entsprechen. Der Photoresist weist dann nur an den Stellen öffnungen für Emitter auf, an denen beide schwarze Flächen 68 und 72 zusammenfallen. Zur Ausbildung der öffnungen 67 dient ein Ätzmittel. Durch die Verwendung von zwei Photoresistschichten wird die Möglichkeit des Auftretens von zueinander ausgerichteten Nadellöchern in beiden Schichten und damit ein Freilegen der Siliziumdioxidschicht an unerwünschten Stellen praktisch ausgeschaltet, denn es ist unwahrscheinlich, daß beide Photoresistschichten ein Nadelloch an genau dergleichen Stelle aufweisen. Zusätzliche Öffnungen oder Fenster 74 werden danach in der Siliziumdioxidschicht 66 mittels der in Fig. 2H dargestellten Maske ausgebildet. Die schwarzen FIa chen 76 entsprechen den Zonen, welche durch die Si liziumdioxidschicht 66 hindurch freigelegt sind.

Gegebenenfalls kann eine solche vorohmische Schutzbehandlung in ähnlicher Weise wie die oben beschriebene Emitterschutzbehandlung ausgeführt werden. Hierzu dient eine Maske der in Fig. 21 dargestellten Ausführung, in welcher die schwarzen Flächen 77 sich an denselben Stellen wie die schwarzen Flächen 76 befinden, aber wesentlich größer sind. Auch in diesem Falle werden zwei Photoresistschich ten verwendet.

Die in Fig. 2J dargestellte Maske zeigt die Mindestmetallmenge in der ersten, nachstehend beschriebenen Metallisierungsschicht, welche zur Herstellung des Kontakts zu den Schaltungselementen innerhalb jeder Makrogruppe erforderlich ist.

Über die ganze Oberfläche der Siliziumdioxidschicht 66 und in den öffnungen oder Fenstern 67 und 74 wird dann entsprechend Fig. IH eine Metallisierungsschicht 81 beispielsweise aus Aluminium auf- gebracht. Durch photolithographische Verfahren und mittels der in Fig. S dargestellten Maske wird dann das Metall an den unerwünschten Stellen entfernt, so daß nur Metall an den in Fig. S schwarz dargestellten Stellen zurückbleibt. Die dabei ausgebildeten Verbin-

.15 düngen oder »Verdrahtungen« werden weiter unten beschrieben.

Sobald das in Fig. 5 dargestellte Metallisierungsmuster hergestellt ist, wird die gesamte Oberfläche des Hatbleiterkörpers mit einer Isolierschicht 82 bei spielsweise aus Glas entsprechender Beschaffenheit beschichtet.

Nach Ausbildung der Glasschicht 82 werden Durchführungslöcher 86 in der Glasschicht 82 vermittels der in Fig. 6 dargestellten Maske ausgebildet, in welcher die schwarzen Flächen 87 den Durchführungslöchern entsprechen. Die Größe einiger Durchführungslöcher beträgt beispielsweise 7,5 X 7,5 μην. Als nächstes wird eine zweite Metallschicht beispielsweise aus Aluminium auf die Oberfläche der

so Glasschicht 82 aufgedampft, so daß diese an den Durchführungslöchern 86 in Kontakt mit der unterhalb der Glasschicht befindlichen ersten Metallisierungsschicht 81 steht. Das Metall wird an den unerwünschten Stellen vermittels bekannter photolitho- graphischer Verfahren und unter Verwendung der in Fig. 7 dargestellten Maske entfernt, so daß das den schwarzen Flächen in Fig. 7 entsprechende Leitermuster entsteht. Nach Ausbildung dieses zweiten Leitermusters wird die Oberfläche der zweiten Metalli- sierungsschicht 91 entsprechend Fig. IK mit einer Glasschicht 96 beschichtet, womit die Herstellung des LSI-Plättchens abgeschlossen ist.

In der bei der Herstellung integrierter Schaltungen üblichen Weise werden die Plättchen anschließend ei ner Prüfung unterworfen, durch welche festgestellt wird, weiche Plättchen den gestellten Anforderungen genügen. Die Halbleiterplatte wird dann angerissen urd geteilt, wobei die einwandfreien Platt-

9 10

chen aussortiert werden. Diese Plättchen sind dann chenfläche verteilt angeordnet sind und senkrecht

fertig zum Einbau in die obenerwähnte Baugruppe durch die Mitte jeder Makrogruppe verlaufen. Die

22. senkrecht verlaufenden Masse-Sammelleiter 11.9 sind

Das hier beschriebene LSI-Plättchen ist zur Auf- durch waagerecht verlaufende Masse-Sammelleiter nähme von insgesamt 627 Transistoren und 575 Wi- 5 121 miteinander verbunden. Die senkrechten (!erständen ausgelegt, die durch entsprechende Lei- Masse-Samelleiter 119 in der zweiten Metallisieterverbindungen bis zu 100 unterschiedliche Strom- rungsschicht 91 weisen Ausnehmungen 122 auf, welschalter-Emitter-Verstärkerschaltungen bilden kön- ehe zur Herstellung von Verbindungen innerhalb der nen. Zur Herstellung des Plättchens werden 13 Makrogruppen dienen. Das Masse-Sammelleitersy-Masken benötigt. Für jede Plättchenausführung sind io stern 117 ist durch große Durchführungslöcher 123 zwei Metallisieningsmasken und eine Durchfüh- und kleine Durchführungslöcher 124 (Fig. 6) mit jerungsmaske erforderlich, wobei jedoch für sämtliche weils großen Kontaktfeldern 126 und kleinen Kon-Plättchentypen die gleichen Diffusionsmasken be- taktfeldern 127 in der ersten Metallisierungsschicht nutzt werden. verbunden.

Die auf jedem LSI-Plättchen ausgebildeten 627 is Die Spannungs-Sammelleiter befinden sich in der Transistoren umfassen 550 kleine Schaltungselemente ersten Mctaüisierungsschicht, während sich die für Stromschalter und innere Emitterverstärker, wie Masse-Sammelleiter in der zweiten Metallisierungsweiter unten näher erläutert ist. Um den Umfang des schicht befinden, um im Masse-Sammclleitersystem Plättchens herum sind auf allen vier Seiten des recht- einen niedrigeren Spannungsabfall zu erhalten. Dieser eckigen Plättchens mehrere größere Transistoren 101 20 niedrigere Spannungsabfall im Masse-Sammelleiterausgebildct. Jedes dieser größeren Transistor-Schal- system beruht in der Hauptsache darauf, daß die tungselemente 101 befindet sich jeweils in unmittel- zweite Metallisierungsschicht wesentlich dicker als die barer Nähe eines Eingangs- und Ausgangs-Kontakt- erste Metallisierungsschicht ausgebildet ist. So kann feldes 102 in der ersten und der zweiten Metallisie- beispielsweise die erste Metallisierungsschicht eine rungsschicht 81 bzw. 91. Wie aus den Fig. 4, 5 und 25 Dicke von angenähert 650 bis 800 nm aufweisen, 6 ersichtlich, sind die Eingangs- und Ausgangs-Kon- während die zweite Metallisierungsschicht eine Dicke taktfelder 102 auf allen vier Seiten des Plättchens von angenähert 1000 bis 1500 nm aufweist, so daß unmittelbar an dem äußeren Umfang dessel- sich die Dicken angenähert wie 1:2 verhalten. Mit ben angeordnet und dienen zur Herstellung von diesen Parametern liegt der spezifische Flächenwider-Verbindungen zu Schaltungen außerhalb des Platt- 30 stand der ersten Metallisierungsschicht bei angenähert chens. 45 mOhm pro Quadrat, und der der zweiten Metalli-

Das LSI-Plättchen wird in der Mitte einer Bau- sierungsschicht bei angenähert 22 mOhm pro Qua-

gruppe eingebaut, wie sie in der DE-OS 2 334427 be- drat. Die Strombelastbarkeit der ersten Metallisie-

schrieben und, dort in den Fig. 20, 21 dargestellt ist. rungsschicht liegt bei angenähert 0,63 mA/μτη,

Wie aus Fig. 7 ersichtlich, weist das Plättchen zwei 35 während die Strombelastbarkeit der zweiten Me-

großflächige Spannungs-Kontaktfelder 106, die mit tallisierungsschicht bei angenähert 0,94 mA/um

V_n bezeichnet sind, und sowie zwei großflächige liegt.

Masse-Kontaktfelder 107 und vier kleine Masse- Die Mittenabstände der Leiter auf dem Plättchen

Kontaktfelder 108 auf, welche jeweils mit V₀. be- betragen in der ersten Metallisierungsschicht 2 um

zeichnet sind. 40 und in der zweiten Metallisierungsschicht 24,1 um.

Die Spannungs-Kontaktfelder 106 sind mit einer Durchführungslöcher durch die Glasschicht 82 kön-

Spannunsgqueüe von beispielsweise — 5 Volt verbun- nen sich an jedem Schnittpunkt von Leitern in der

den und bilden einen Teil der senkrechten Span- ersten und der zweiten Metallisierungsschicht befin-

nungs-Sammelleiter 109 in der zweiten Metallisie- den, was somit einem Netz mit der Maschengröße von

rungsschicht 91 (Fig. IK) auf gegenüberliegenden 45 17,8x24,1 unr entspricht. Es ist nicht zulässig, zwei

Plättchenseiten. Die Spannungs-Sammelleiter 109 einander benachbarte Stellen für Durchführungslö-

sind durch große Durchführungen 111 und kleine eher zu verwenden, da der Abstand mindestens

Durchführungen 112 der in Fig. 6 dargestellten 10,1 um betragen muß. Diagonal gegenüberliegende

Maske mit vier breiten, waagerechten Sammelleitern Durchführungslöcher können jedoch verwendet wer-

113 und zwei schmalen, waagerechten Sammelleitern so den, wenn die Ecken der zweiten Metall-Kontaktfel-

114 in der ersten Metallisierungsschicht 81 verbunden der abgeschnitten sind, so daß der erforderliche Min-(Fig. 5). Wie Fig. 5 zeigt, sind diese Sammellciter in destabstand eingehalten wird. Mit den vorstehend gleichen gegenseitigen Abständen über die Plättchen- angegebenen geometrischen Abmessungen beträgt fläche verteilt angeordnet. Die beiden schmäleren die Mindestgröße eines Durchführungsloches Sammelleiter 114 befinden sich an einander gegen- 55 7,6 X 7,6 um². Die Unterlagerung der ersten Metallüberliegenden Plättchenseiten, während die anderen schicht beträgt 3,8 um, und die Überlagerung der vier breiteren Sammelleiter 113 in gleichen gegensei- zweiten Metallschicht beträgt 5,1 um.

tigen Abständen zwischen den beiden schmäleren Bei der Auslegung des hier dargestellten Ausfüh-

Sammelleitern angeordnet sind. Große Durchfüh- ningsbeispiets weist jedes LSI-Plättchen 25 Makro-

rungslöcher 115 entsprechend der in Fig. 6 darge- «o gruppen auf, die jeweils eine Fläche von

stellten Maske stellen eine Verbindung zu den Kon- 609 Χ 609 um² einnehmen. Jede Makrogruppe ent-

taktfeldem 116 in der ersten Metallisierungsschicht hält einen Vorspannungstreiber und ausreichend viele

her. Schaltungselemente, um zwei, drei oder vier Strom-

Der Masseanschluß für das Plättchen erfolgt über schafter-Emitterverstärker zu bilden. Die Schaltungs-

die Masse-Kontaktfelder 107 und ein Masse-Sam- 65 elemente sind in vier spiegelbildlich zueinander um

melleitersystem 117, welches aus mehreren, senkrecht den Vorspannungstreiber herum liegenden Quadran-

veriaufenden Masse-Sanunelleitern 119 besteht, die ten angeordnet. Jede Makrogruppe weist 24 festge-

in gleichen gegenseitigen Abständen über die Platt- legte Stellungen auf, in denen ihre Eingangs- und

Ausgangs-Kontaktfelder durch die Verdrahtung von Makrogruppen untereinander angeschlossen werden können. Für jede Makrogruppe werden maximal 13 Stellungen verwendet, um die Kanalverdrahtungsanforderungen zu begrenzen. Dabei handelt es sich um eine zweckmäßige Anzahl, da die meisten im Handel befindlichen Doppel-Baugruppen in einem Schaltungsnetzwerk (dual in-line packages) mit kleinformatigen Plättchen vierzehn Leiter aufwei- ?en.

Fig. 8 zeigt die Anordnung der 24 Eingangs- und Ausgangs-Kontaktfelder 131, welche durch entsprechende Symbole hervorgehoben sind. Wie aus Fig. 8 weiterhin ersichtlich, kann das Makrogruppen-Anschlußnetz an jedem Gitterpunkt angeschlossen werden und jede Makrogruppe kann in jede νοη 25 möglichen Stellungen auf dem Plättchen gebracht werden. Zur Vereinfachung der Plättchenverdrahtung sind deshalb sämtliche Makrogruppen so ausgelegt, daß sie auch seitenverkehrt zur V-Achse verwendet werden können.

Fig. 4 zeigt das Diffusionsmuster für eine Makrogruppe. Die zur Ausbildung des in F i g. 4 dargestellten Musters führenden Diffusionsvorgänge sind bereits weiter oben beschrieben. Sämtliche Widerstände werden durch Basisdiffusion mit 60 Ohm pro Quadrat hergestellt. Wie aus Fig. 4 ersichtlich, haben die Widerstände eine »hundeknochenartige« Formgebung, d. h. sind langgestreckt mit verbreiterten Endabschnitten. Einige Widerstände sind im mittigen Bereich S-förmig abgebogen, um die Gesamtlänge der Widerstände zu begrenzen. Einige Widerstände, die unmittelbar mit Schaltungselementen verbunden sind, weisen geradlinige Endabschnitte auf. Bei dieser Auslegung beträgt die Mindestbreite für Widerstände mit größeren Toleranzen 7,6 μΐη. Widerstände mit engeren Toleranzen oder solche, deren Widerstandswert an die anderer Widerstände angepaßt sein muß, haben eine Mindestbreite von 10,1 μιτι. Die Mindestgröße der Kontaktfeldöffnung betragt 7,6 X 7,6 μην.

Gemäß Fig. 4 sind insgesamt vier Logik-Schaltungen vorgesehen, die jeweils aus Widerständen R_t-R_s und Transistoren T₁-T₅ bestehen. Die vier Schaltungen sind um den in jeder Makrogruppe vorhandenen Vorspannungstreiber herum angeordnet. Der Vorspannungstreiber besteht aus den Widerständen A₆, R₁ und R_s und den Transistoren T₆ und T₇, die in Fig. 4 angegeben sind.

Die Logikschaltung kann einen Stromschalter-Emitterverstärker von bekannter Arbeitsweise sein, der mit einer Speisespannung [V_n) von —5,2 Volt betrieben wird. Der Vorspannungstreiber in jeder Makrognippe erzeugt eine Vorspannung (V_hh) von -1,3 Volt.

Wenn ein Stromschalter-Emitterverstärker eine nicht auf dem Plättchen befindliche Last speist, wird als Emitterverstärker (äußerer Emitterverstärker) ein größerer Transistor in der Nähe des Eingangs-Ausgangs-Kontaktfeldes verwendet, der in gleicher Weise als innerer Stromschalter arbeiten kann. Jeder äußere Emitterverstärker speist eine Übertragungsleitung mit einem Anschlußwert von -2,0VoIt an 100 Ohm. Wenn ein innerer Emitterverstärker eine große Last speist, können zur Beschleunigung der Abschaltzeit zwei Vorwiderstände vorgesehen sein.

Wenn die Schaltungen in der vorstehend beschriebenen Weise ausgelegt sind, liegt die Nennverlustleistung für einen Stromschalter bei 20 mW. für einen inneren Emitterverstärker bei 10 mW, für einen äußeren Emitterverstärker bei 10 mW und für den Vorspannungstreiber bei 21,5 mW.

Alle nicht benutzten Schaltungselemente in jeder Makrogruppe werden mit V„ oder Masse verbunden, so daß keine Leistung aufgenommen wird oder Leckstromwege entstehen. Die Stromschalter-Emitterwiderstände und die Emitterverstärker-Vorwiderstände sind stets mit der Masse-Sammelleitung (V_er) verbunden. Sämtliche Kollektonviderstände und Transistorkollektoren sind mit Masse verbunden. Wenn ein Eingangs-Ausgangs-Kontaktfeld einer Makrogruppe nicht verwendet wird, werden die Basiseingänge zum Emitter kurzgeschlossen, und die Emitter der Emitterverstärker werden nicht angeschlossen.

Bei den in jeder Makrogruppe gemäß Fig. 4 vorhandenen Widerständen und Transistoren befinden sich jeweils der Transistor T₁ des phasenungleichen inneren Emitterverstärkers und der Basisvorspannwi-

2u derstand R₅ in der gleichen Übergangs-Isolierzone. Das N-Silizium ist für den Kollektor des Emitterverstärkers mit Masse verbunden, um den Widerstandsübergang in Sperrichtung vorzuspannen. Der Basisanschluß des Transistors und der Anschluß für den Widerstand werden in ein und derselben Diffusion hergestellt. Da diese Anschlüsse stets elektrisch miteinander verbunden sind, werden der Widerstand und die Basis bei der Diffusion miteinander verbunden, um Platz und eine vorohmische öffnung einzuspa-

M) ren.

Das LSI-Plättchen weist Transistoren in vier unterschiedlichen Größen auf. Die kleinste Transistorgröße wird für den Stromschalter innerhalb der Makrogruppe verwendet. Ein Doppcl-Stromschalter-Tran-

js sistor mit gemeinsamem Kollektor dient für die Stromschalter-Eingänge und ist durch die Transistoren T₂ und T₃ dargestellt. Ein drittes, kleines Schaltungselement, welches für innere Emitterverstärker wie z. B. Transistor T₅ verwendet wird, entspricht dem Schaltungselement für den Stromschalter, wobei jedoch der Abstand von der Kollektoröffnung zum Emitter um 1,27 μπι größer bemessen ist. Ein großer Transistor mit zwei Basiskontakten wie z. B. Transistor T, wird als äußerer Emitterverstärker verwendet.

Die äußeren Emitterverstärker befinden sich in der Nähe der Eingangs-Ausgangs-Kontaktfelder, um den Widerstand der Ausgangsleiter zu verringern. Jeder Emitter jedes Transistors kann bei Verwendung ggf. mit einem der beiden benachbarten Kontaktfelder

so verbunden werden. Ein Kontaktfeld kann daher höchstens mit zwei Emitterverstärkern verbunden werden. Die Transistoren der äußeren Emitterverstärker haben eine angenähert fünffach höhere Strombelastbarkeit wie die kleineren Transistoren.

Die größeren Transistoren sind am äußeren Umfang des Plättchens angeordnet, um den Reihenwiderstand zwischen den Transistoren der äußeren Emitterverstärker und den außerhalb des Plättchens angeschalteten Schaltungen zu verringern. Diese Transistoren

Wi befinden sich daher in unmittelbarer Nähe der Eingangs- und Ausgangs-Kontaktfelder, so daß der Gesamtabstand von den Emittern der äußeren Emitterverstärker zu den Kontaktfeldem nicht mehr als 50 bis 75 um beträgt.

Da die Leiter in der ersten Metallisierungsschicht im wesentlichen waagerecht verlaufen und die Leiter in der zweiten Metallisierungsschicht, d. h. in der zweiten Ebene im wesentlichen senkrecht verlaufen.

kann die Auslegung der Elcinentverdrahtung innerhalb der Baugruppen ucd der Verdrahtung von Baugruppen untereinander vermittels eines Rechners ermittelt werden. Die Metallisierungsbescbichtung ist dabei so ausgelegt, daß für jede Makrogruppe zwölf erste und sechzehn zweite Metallverdrahtungskanäle zur Verfügung stehen. Die Elementverdrahtung innerhalb einer Makrogruppe kann in der Mitte derselben konzentriert sein, so daß möglichst viel Platz zur Verdrahtung von Makrogruppen untereinander zur Verfügung steht. Bei genauer Betrachtung des Plättchens zeigt sich, daß sich angenähert 50% des gesamten, auf dem Plättchen zur Verfügung stehenden Platzes zur Verdrahtung von Makrogruppen untereinander ausnutzen läßt.

Das hier beschriebene LSI-Plättchen weist aufgrund seines Aufbaus und des angewandten Herstellungsverfahrens viele Vorteile auf. Die großen Emitterverstärker-Transistoren sind am Umfang des Plättchens angeordnet. Es werden offene Leiterdrahtkanäle verwendet, welche eine Auslegung der Elementverdrahtung innerhalb der Makrogruppen unter Zuhilfenahme von Rechnern gestatten, so daß eine dicht gepackte Anordnung der Elementverdrahtung innerhalb der Makrogruppen erhalten wird. Die Auslegung wird durch den Umstand begünstigt, daß die Eingangs-Ausgangs-Kontaktfelder nur an begrenzten Stellen und in begrenzter Anzahl vorhanden sind. Jede Makrogruppe entspricht einem Plättchen mit kleinformatiger Integration (small scale integration), und aus diesem Grunde entspricht die begrenzte Anzahl von dreizehn Kontaktfeldern der Leiterzahl in herkömmlichen Doppel-Baugruppen in einem Schaltungsnctzwerk, welche in der kleinformatigen Integration üblich sind. Die Transistoren haben in Abhängigkeit von ihrer Funktion unterschiedliche Größen. Die großen Transistoren dienen als Emitterverstärker zur Leistungseinspeisung in Ubertragungsleitungen, während die kleinen Transistoren im Hinblick auf eine hohe Ansprechgeschwindigkeit und Stabilität, hohen Reihenwiderstand (R_bb) und niedrige Kollektorkapazität (C_n.) ausgelegt sind. Aus diesem Grunde läßt sich eine Logikschaltung hoher Stabilität herstellen, bei der lediglich kleine Zugeständnisse im Hinblick auf die Ansprechgeschwindigkeit sämtlicher Transistoren gemacht sind.

Die Stromschalter bestehen aus Logikkreisen in Emitterschaltung, weil diese schnell, einfach und stabil sind. Außerdem können die Schalter aus einer Mindestanzahl von Schaltungselementen hergestellt werden. Zugleich wird die höchste Ansprechgeschwindigkeit bei der gegebenen Verlustleistung erhalten. Die Logikkreise in Emitterschaltung sind sehr vielseitig einsetzbar und besonders gut für das LSI-Plättchen mit dem hier beschriebenen Aufbau geeignet. Zur Erzeugung einer Bezugsspannung ist eine einfache Schaltung vorgesehen. Zur Verringerung der Speisespannungsanschlüsse für das Plättchen wird nur eine Speisespannung von —5,2 Volt verwendet. Die für die Schaltung benötigte Bezugsspannung wird intern durch eine zur Erzeugung dieser Spannung dienende Schaltung in jeder Makrogruppe erzeugt. Diese Bezugsspannungsschaltung besteht aus zwei Transistoren und drei Widerständen, mit denen die Spannung erniedrigt wird, so daß für die Bezugsspannung eine halb geregelte Speisespannung von -1,3VoIt zur Verfügung steht.

Im Hinblick auf die Leistiingsverteiliing auf dem Plättchen liegt das Verhältnis von Eingangs-Ausgangs-Kontaktfeldern vor Masse zu V_a zwischen 3:1 und 4:1, so daß für die Spannungs- und Masse-Sammelieitersysteme ein Widerstands- und Indukthitätsverhältnis von 3:1 zu 4:1 eingehalten wird. Das Spannungs-Sammelleitcrsystem erstreckt sich über zwei Ebenen. Die gesamte Leistungsverteilung ist trotz der beiden Ebenen aufgrund der zueinander senkrechten Leiterführung verhältnismäßig einfach.

ίο Der Halbleiterkörper des LSI-PIättchens wird nicht zur Leistungszufuhr verwendet.

Im Betrieb des Plättchens nehmen die Schaltungselemente Leistung auf, so daß die Temperatur des Plättchens gesteigert wird. Mit Zunahme der Plättchentemperatur nimmt die Emitterverstärker-Diodenkennlinie ab, d. h. die Pegelwerte des Ausgangssignals verlagern sich im positiven Sinne. Wenn das Plättchen hohe Leistung aufnimmt, bedeutet das, daß die Speisequelle hohe Ströme zuführt. Die Stromzufuhr erfolgt über Masse. Wenn die Masseanschlüsse zu dem Plättchen einen Widerstand aufweisen, führt der durch diesen Widerstand fließende Strom zu einer negativen Spa wungspegelverlagerung. Bei sorgfältiger Auslegung des Plättchens läßt sich erreichen, daß der (auf ohmschen Widerstand und Induktivität in den Leitern zurückzuführende) Spannungsabfall im Masse-Sammelleitersystem dem Spannungsabfall im Spannungs-Sammelleitersystem V_n »folgt«. Außerdem kann die Spannungspegelverlagerung an Masse

.in konstruktiv so bemessen werden, daß sie der Plättchentemperatur »folgt«.

Durch sorgfältige Auslegung des Plättchens und Abstimmung desselben auf die Baugruppe lassen sich somit temperaturbedingte Verschiebungen gegen Widerstandsveränderungen in der Masse abgleichen. Dazu wird wie vorstehend beschrieben ein mit Masse verbundenes Leitermuster von verhältnismäßig hohem Widerstand verwendet.

Es wurde gefunden, daß ein LSI-Plättchen mit dem hier beschriebenen Aufbau eine zusätzliche Speisespannungs-Entkopplung aufgrund von Eigenkapazitäten aufweist, die in der Hauptsache auf zwei Ursachen zurückzuführen sind. Die eine ist bedingt durch die PN-Übergänge von Kollektor zu Unterlage in den Emittei verstärker auf dem Plättchen. Wenn das LSI-Plättchen Emitterverstärker aufweist, die nicht für bestimmte Logikkreise verwendet werden, werden die V_cc -Anschlüsse dieser Emitterverstärker mit Masse verbunden, um so den Wert der Entkopplungskapazitat zu steigern. Dieser Übergang, welcher die Entkopplungskapazität vorgibt, ist durch die schwarze, gestrichelte Linie 98 in Fig. IJ dargestellt. Die zweite Ursache für die Entkopplungskapzität liegt in den PN-Ubergängen, welche die Isolationszonen für die Widerstände bilden. Diese Isolationszonen erstrecken sich über verhältnismäßig große Flächen. Eine typische Isolationszone umfaßt beispielsweise den durch die gestrichelte Linie 99 in Fig. 4 eingeschlossenen Bereich. Wie aus Fig. 4 ersichtlich, ist diese große

so Fläche den Widerständen vorbehalten.

Diese »eingebaute« Speisespannungs-Entkopplungskapazität ist von großem Interesse, da sie Hochfrequenzabweichungen in der Speisespannung des Plättchens verhindert.

Die Zeitverzögerung in den Schaltungen und die des Plättchens beträgt weniger als 2 Nanosekunden. Mittels unterschiedlicher Anschlußmuster lassen sich viele unterschiedliche I .ogikschaltungen ausbilden.

15 16

wobei nur ein einziger Satz gemeinsamer Diffusions- Verdrahtung von Plattchen untereinander zur Verfü-

masken benötigt wird. Die Vorrichtungen sind in der gung steht. Die spannungsabhängige Massepegelver-

Weise auf dem LSI-PIättchen angeordnet, daß der zur lagerung ist eine Funktion der Plättchentemperatur.

Verfügung stehende Platz optimal ausgenutzt wird Daher lassen sich solche temperaturbedingten Verän-

und zugleich angemessener Raum für die Schaltungs- > deningen und Widerstandsänderungen in der Masse

elementverdrahtung innerhalb des Plättchens und die zum Ausgleich bringen.

Hierzu 8 Blatt Zeichnungen

Claims

Patentansprüche:

1. Hochintegrierte (LSI-)Haibleiterschaltung mit einem einzelnen Halbleiterkörper mit planarer Oberfläche, wobei sich eine Vielstahl von Transistoren mit Zonen, bzw. Kontaktierungsbereichen bis zur Oberfläche, und eine Vielzahl von Widerständen mit sich bis zur Oberfläche erstreckenden Kontaktierungsflächen in dem Halbleiterkörper nach vorbestimmtem Muster in einer Vielzahl von Gruppen befinden, die in gewissen Abständen voneinander in parallelen Reihen und dazu senkrechten, parallelen Spalten angeordnet sind, mit einer auf der planaren Oberfläche des Halbleiterkörpers überlagerten Verbindungsschaltung aus einer ersten und einer zweiten Metallisierungsschicht, die Bereichen zur Herstellung von Leitungsverbindungen auf der genannten planaren Oberfläche überlagert ist, die sich zwischen den genannten Gruppen und an den genannten Reihen und Spalten entlang erstrecken, mit Eingangs- und Ausgangskontaktfeldern, die am Umfangsrand des genannten Halbleiterkörpers entlang liegen und mit bestimmten aus der genannten Vielzahl von Transistoren und aus der genannten Vielzahl von Widerständen verbunden sind, dadurch gekennzeichnet, daß jede der genannten Gruppen mit Transistoren (T-T₁) und Widerständen (A₁-A₈), die als Makrogruppe bezeichnet wird, 3» eine Vielzahl von Logikschaltungen unterschiedlicher Funktion enthalten kann, daß Transistoren mit durch kleinstmögliche Maskenöffnungen (67) eindiffundierten Emitterzonen (69) und nach Fortsätzen einer dünnen Oxidschicht in diesen Maskenöffnungen hergestellten Emitterkontaktierungen zum Einsatz gebracht werden, daß sich andere Transistoren (101, T₉) aus der genannten Vielzahl in enger Nachbarschaft der genannten Eingangs- bzw. Ausgangskontaktfelder 4<i (102) befinden, größer als die Transistoren (T₁-T₁) in den genannten Makrogruppen und in stromschaltenden Emitterfolgerschaltungen als Ausgangsstufen angeordnet sind, daß die auf der Oberfläche (27) überlagerte Verbindungsschaltung eine Stromversorgungs-Sammelleiteranordnung umfaßt, mit einer aus der genannten ersten Metallisierungsschicht (81) gebildeten Masse-Sammelleiteranordnung (119,121) und einer aus der genannten zweiten Metallisierungsschicht (91) gebildeten Spannungszuführungs-Sammelleiteranordnung (113, 114).

2. Hochintegrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die genannte erste Metallisierungsschicht (81) von wc- ss sentlich höherer Schichtstärke als die zweite Metallisierungsschicht (91) ist, derart, daß der durch den Widerstand und die Induktivität in der Masse-Sammelleiteranordnung (119,121) verursachte Spannungsabfall im wesentlichen dem f>» Spannungsabfall auf der Spannungszuführungs-Sammelleiteranordnung (113,114) entsprechend dem Temperaturgang des Halbleiterkörpers (26) nachfolgt, daß sich die Masse-Sammelleiteranordnung (119, 121) und die Spannungszuführungs- f>s Sammelleiteranordnung (113, 114) allgemein rechtwinklig zueinander und in den genannten Bereichen zur Herstellung von Leitungsverhin dungen, zwischen den Makrogruppen, erstrecken, daß eine an sich bekannte Schicht aus Isoliermaterial (82) die erste und die zweite Metailisierungsschicht (81, 91) voneinander trennt und Durchlässe (89,111,112,115,123,124) zur Herstellung von Leitungsverbindungen zur ersten und zur zweiten Metallisierungsschicht (81, 91), sowie zu den genannten Makrognippen aufweist.

3. Hochintegrierte Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Basiszonen bestimmter Transistoren (T₁, T₁) und die Endbereiche bestimmter Widerstände (R₅ bzw. R₈) in den Makrogruppen zur Bildung von Transistor/Widerstandskombinationen direkt ineinander übergehen, daß bestimmte unter den Widerständen (R₁-R₃, R₆, R₁) in jeder Makrogruppe mit ih^rem einen Endbereich nahe an den äußeren Umfangsrand der Makrogruppe und mit ihrem anderen Endbereich in die Nähe der Mitte des von der Makrogruppe eingenommenen Gebietes gelegt sind, wo für jede Makrogruppe ein freier Raum für die Ausbildung von Leiterverbindungen innerhalb dieser Makrogruppe vorgesehen ist, daß die Leitungsverbindungen zu der Makrogruppe über die Metallisierungsschichten (81, 91) und die Durchlässe (89) in der Schicht aus Isoliermaterial (82) in der Nähe der Mitte der Makrogiuppe hergestellt sind.

4. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Wiederstände (/?,-/?„) und die Transistoren (T₁-T₇) zu einer sich durch die Makrogruppe erstreckenden Mittellinie derart symmetrisch angeordnet sind, daß diese Makrogruppe zur Vereinfachung der Herstellung der Schaltungsverbindungen zwischen den Makrogruppen um eine ihrer Achsen gedreht werden kann.

5. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine in die Makrogruppen eingebaute Entkopplungskapazität für die Stromversorgungs-Sammelleiteranordnung vorgesehen ist, die durch die isolierten Gebiete für die Widerstände (/?,-/?„) begrenzenden pn-Übergänge (99) gebildet wird.

6. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß zwei der Eingangs- bzw. Ausgangskontaktfelder (102) am Umfangsrand des Halbleiterkörpers (26) zur Aufnahme der Stromversorgungsanschlüsse (116,127) vorgesehen sind, von wo aus die Stromversorgung zu den Stromversorgungs-Sammelleiteranordnungen (113, 114; 119, 121) weiterverteilt wird.

7. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß eine Vielzahl von Masse-Kontaktfeldern (126, 127) am Umfangsrand des Halbleiterkörpers (26) vorgesehen ist.

8. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 7. dadurch gekennzeichnet, daß die Masse-Sammelleiteranordnung (119, 121) einen hohen Reihenwiderstand einschließt.

9. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die genannte Entkopplungskapazität zu-

sätzlich aus den Übergängen zwischen dem Kollektor und dem Halbleiterkörper (26) bei zumindest bestimmten unter den Transistoren (101, T₉) in der Nachbarschaft der Ausgangskontaktfelder (102) gebildet sind, deren Kollektoranschluß auf Massepotential gelegt ist.

10. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 10. dadurch gekennzeichnet, daß verschiedene Logikschaltungen durch den Einsatz verschieden gestalteter Metallisierungsschichten (81, 91) und Durchbrüche (89) bei den Makrogruppen ausbildbar sind, die ein gemeinsames Diffusionsmuster aufweisen.

11. Hochintegrierte Halbleiterschaltung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß die Makrogruppen in einer Gesamtanordnung auf dem Halbleiterkörper (26) angelegt sind, die aus einer 5 X 5-Anordnung von Makrogruppen auf diesem Halbleiterkörper besteht.

12. Verfahren zur Herstellung einer Vielzahl von hochintegrierten (LSI-)Sehaltungsplättchen nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß in den hochintegrierten Schaltungsplättchen jeweils mehrere verschiedene Logikschaltungen vorgesehen sind, daß man eine Vielzahl von Halbleiterkörpern (26) mit planaren Oberflächen (27) vorsieht, daß man Diffusionsgebiete in den Halbleiterkörpern (26) unter Einsatz gemeinsamer Diffusionsmasken ausbildet, daß man vor dem Prüfen der Makrogruppen eine trste und eine zweite Metallisicrungsschicht (81,91) auf den Oberflächen (27) der genannten Halbleiterkörper (26) unter Einsatz verschiedener Masken für jede der Metallisierungsschichten und für jeden der'Halbleiterkörper (26) ausbildet.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß zwei Metallisierungsmasken und eine Maske für die Durchlässe (89,111, 112, 115, 123, 124) zur Erzeugung der ersten und zweiten Metallisierungsschicht (81, 91) und des Schaltungsverbindungsmusters eingesetzt werden.

14. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß bis zu zehn gemeinsame Diffusionsmasken eingesetzt werden können.

15. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Metallisierung derart ausgebildet wird, daß jede Makrogruppe 12 erste und 16 zweite metallische Leiterkanäle aufweist.