DE1639322A1 - Anordnung zur Spannungsversorgung integrierter Schaltungen - Google Patents

Anordnung zur Spannungsversorgung integrierter Schaltungen

Info

Publication number
DE1639322A1
DE1639322A1 DE19681639322 DE1639322A DE1639322A1 DE 1639322 A1 DE1639322 A1 DE 1639322A1 DE 19681639322 DE19681639322 DE 19681639322 DE 1639322 A DE1639322 A DE 1639322A DE 1639322 A1 DE1639322 A1 DE 1639322A1
Authority
DE
Germany
Prior art keywords
zone
channel section
type
semiconductor material
electrical potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19681639322
Other languages
English (en)
Inventor
Seelbach Walter Christian
Lampathakis Kyriakos E
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE1639322A1 publication Critical patent/DE1639322A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/037—Diffusion-deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated

Description

PATENTANWAI
DIPL-ING. . v
HHnkkri am Main 7° 1S>.Januar
27-Tel.61707» Gzl/Pi.
Motorola, Inc., Franklin Park, Illinois (V.St.A.) Anordnung zur Spannungsversorgung integrierter Schaltungen
Di« Erfindung bezieht sich auf Anordnungen zur Verteilung von Spannungen· in elektronischen' Schaltungen, wob·! diese Anordnungen insbesondere in monolithischer integrierter Fora alt Halbleitern vorliegen und die elektrischen Potentiale über die Halbleitermaterialien in der.integrierten Schaltung an ihren Bestimmungsort leiten. Die im folgenden verwendeten Ausdrück· "Systee" und "integrierte Schaltung" sind im gleichen Sinn· benutzt, da die betriebsfertige integrierte Schaltung nach der Erfindung gleichzeitig eine Spannungevertoilungs-Anordnung.darstellt* Durch di· Verwendung einzelner Schichten aus Halbleitermaterial» di· einen Teil einer monolithischen integrierten Schaltung bilden, als Übertragungsweg für elektrische Spannungen in dieser Schaltung/ werden die Versorgungs- oder Signal-Spannungen innerhalb dieser Schaltung zu bestimmten Stellen geleitet. Die erfindungsgemiUle Anordnung erfordert keine komplizierten Schichten einer Oberflächen-Metallisierung oder getrennt· IsolatLonsschichten zur Verhinderung unerwünschter elektrischer Beeinflussungen zwischen den Übertragungewegen·
Bisher hat man zur Fortleitung der Spannungen von einer elektrischen Spannungequelle zu einem oder mehreren entfernten OberflMchen-bereichen einer monolithischen Integrierten Schaltung
009886/0627 ^ 0RIGmÄU
notwendigerweise relativ kompliziert· Metallisierunga-Muster verwenden müssen. Bei einer derartigen Technik rar Verteilung von Spannungen innerhalb einer monolithischen integrierten Schaltung lagerte man zunächst ein Isoliermaterial, wie Silisiumdioxyd, auf der Oberfläche einer Silizium-Schicht ab, in der die verschiedenen Bauelemente oder Komponenten nach den bekannten monolithischen integrierten Schaltungsprinaipien ausgebildet worden waren, oder man ließ diese Isolierschichten auch wach··»· Unter Anwendung der Masken- und schrittweisen Ät*-Teohniken kann man Metalliaierurigs-Muster von einer Spannungsqttelle aus über die Oberfläche des Siliziumdioxyds bis zu einem bestimmten Transietor oder anderen elektronischen Bauelementen innerhalb der integrierten Schaltung sich erstrecken lassen. Auf dl··· Veise werden verschiede Vorspannungen zu integrierten Trajnslstorkreisen geführt· Bei Verwendung des oben erwähnten Oberflächen-Übersugs au· Siliziumdloxyd lassen sich die verschiedenen PN-Übergängo, die an die Oberfläche des'monolithischen Baiblei t er-Plättchen β heraustreten, passivieren und.gegen die elektrischen Potentiale des Metallisierungs-Musters, über welche· die elektrischen Span-« nungen zu verschiedenen Punkten der integrierten Schaltung geführt wird, isolieren.
0^ Diese Methode der Ablagerung von Metallisierungs-Mustern auf ^ Isolierüberziigen auf der Oberfläche einer integrierten Schaltung hat gegenüber anderen Verdrahtungs-Techniken viele Vorteile und
cn wird wohl auch in Zukunft noch häufig angewendet werden. Ss gibt
° jedoch viele Anwendungefälle integrierter Schaltungen, bei denen man vorzugsweise diese komplizierten Metallisierungs-Mvster auf
BAD ORIGINAL
der Oberfläche odor innerhalb einer monolithischen integrierten Schalt tang nicht benutzen möchte, aber dennoch Zugang an bestimmten elektrischen Potentialen an verschiedenen Stellen Innerhalb der Schaltung haben Buchte, die but Speisung oder Steuerung von Traneistoren oder von anderen aktiven oder passiven Baueleventen innerhalb der integrierten Schaltung benutst worden»
Die Aufgabe der Erfindung boeteht in der Vermeidung des* bisherigen Kosten und Kompliziertheit derartiger Typen integrierter Schaltungen, bei denen teure Metallisierungen und Isolierungen verwendet wurden.
Zu diesem Zweck soll die Erfindung ein neues und verbessertes Spannqngsvrteilungs-»System und ein Verfahren «u dessen Herstellung schaffen, bei dem elektrische Potentiale an bestimmten Punkten* innerhalb des monolithischen Halbleiter-Schaltuags-Aufbaus unter weitestgehender Einschränkung der Metallisierung und elektrischer Verdrahtungen iur Verfügung gestellt werden.
Das erfindungsgeuitße Spannungs-Verteilungs-Systes) in Pore einer nonolithisehen integrierten Schaltung soll insbesondere die Verfügbarkeit von Signal- und Versorgungs-Spannungen innerhalb der integrierten Schaltung wesentlich erleichtern. Halbleiter-Schichten eines integrierten Aufbaus, welche benötigt werden, um andere Teile des monolithischen Aufbaus asu tragen, in dem die in Rede stehende Schaltung ausgebildet ist, sind dabei derartig aufgebaut, daß eie die elektrischen Potential-Verteilungs-Wege des Systems bilden.
009886/0627
Di· Erfindung tun faßt einen monolithischen integrierten Schaltung·· Aufbau, bei dem P- und N-leitende Halbleiter-Schichten, welche ein monolithisches integriertee Halbleiter-Plättchen bilden, ·ο aufgebaut und vorgespannt sind, defl diese Schichten al· Spannung·' Verteilung·-Wege dienen. Diese Wege erstrecken sich von elektrischen Spannungequellen au bestimmten Punkten innerhalb des integrierten Schaltung·-Aufbaue. Die PN-übergänge, die durch die Schichten P- und N-leitenden Halbleiter-Material· gebildet sind« werden in Sperr^tLchtung vorgespannt, so daß die elektrische Isolierung innerhalb des Aufbaue gewährleistet ist, und es werden bekannte einseine epitaktieche und Diffusions-Schritte tür Ausbildung von P-leitenden und N-leitenden Halbleiter-Kanülen innerhalb de· monolithischen Plättchen· verwendet. Diese Kanüle vervollständigen die erwähnten leitenden Wege und leiten Betriebs-Spannungen oder Signal-Spannungen au vorgewählten Punkten an der Oberfläche des Plättchen·. So umfaßt ein Spannungs-Verteilungs- V&g des Systems benachbarte Schichten und Kanäle von Halbleiter-Material gleichen Leitungstype.
Weitere Einzelheiten und Ausgestaltungen der Erfindung ergeben eich aue der folgenden Beschreibung anhand der Darstellungen von AusfUhrungsbeispielen.
Es aeigtt
Fig. 1 eine Draufsicht auf ein nonolithischee integriertes Spannungs-Verteilungs-Syste« nach der Erfindung, und
Fig. 2 bis 7 verschieden· Herstellungestufen unter Anwendung •pitaktischen und Diffusions-Verfahrens-Scfadtten.
009886/0627
BAD ORIGINAL
In Fig. ' !■»* id Eineelheiten eine Draufsicht auf da» erfindungsgemttOe monolithische integriert· Spannunga-Verteilungs-SystOB dargestellt» Es sind nur vier der vielen Hundert HalDl«lter»Bauelemente gezeigt, dio in einer elektronischen Schaltung in monolithischer Fora als integrierte Halbleiter-Schaltung enthalten sein können« Vier Transistoren 12, 12·, I3 und I31 sind elektrisch unter Verwendung in Sperr-Richtung vorgespannter PN-Übergang« gegeneinander getrennt, wie in einzelnen noch erläutert wird. Die in Fig. 1 dargestellte Schaltung wird noch besser verständlich, wenn man die anhand der Fig. 2 bis 7 erläuterte neue Kombination opitaktischer und Diffuse ione-Behandlungs-Schrit te verfolgt.
In Fig. 2 ist eine erste Schicht 14 aus einem Halbleiter-Material eines Leitungs-Typs (N-leitend) dargestellt, die epitaktisch auf einer zweiten Schicht 16 aus einem Halbleiter-Material das entgegengesetzten Leitungs-Typs (P-leitend) gewachsen ist. Di· Ausdrücke "Schicht, Bereich, Halbleiter-Körpar"usw* sind bei der folgenden Beschreibung der Fig. 2 bis 7 in gleicher Weise benutzt.
Nach der Auebildung d«r zweiten Schicht 16 vom entgegengesetzten Leitungs-Typ auf der N-leitendon Schicht 14 wird «in· Siliziumdioxyd-Schicht Zk (Fig.3) auf der Oberfläche der P-IeItendon Schicht 16 auegebildet, und anschließend wird im die Schicht 2.H in bekannter Waise ein« öffnung 22 hlnaitigeätzt. Durch diese Öffnung 22 wird ein M-IaItender Kanal-Abschnitt 20 durch die P-leitend» Schicht Io dLffuudiori;, dor sich bis xu* Trägerschicht lh erstiückt, Vor der Ihir<;hi'!ihiuu& iIöp i» Zuaaum*uhan^ Mit Flg.4 b·- •chriob«n»tt Verfahrens-Schritt« wird der Sili*iuwtlioatjrtl übereug Zk
009886/0627 bad original
Ton der Oberfläche der P-leitenden Schiebt 16 wieder entfernt·
In Fig. 4 ist eine dritte Schicht 26 dee ersten Leitungs-Tvps (N-l»itendee Material) auf der Oberfläche der P-leitenden Schicht 16 ausgebildet! Diee kann «it Hilfe bekannter Verfahren epitaktischen Wachstuas geschehen sein. Nach der Ausbildung dieser dritten N-leitenden Schicht 26 wird ein aweiter Sillziwadloxydüberzug 3f auf ihr abgelagert, in den Öffnungen 32, 33 und 34 hineingeätzt werden, wie es bezüglich der Öffnung 22 in Fig. 3 beschrieben ist.
Mach dta Ätzen der Öffnungen 32, 33 und 34 in den Siliziuadioxydübersug 3I werden P-leitende Kanal-Abschnitt· 28, 29 und 30 durch die Oxyd-Öffnungen 32, 33 bzw. 34 eindiffundiert. Sie reichen bis zur Oberfläche der «weiten P-leitenden Schicht 16 und bestehen dann praktisch aus eine« Stück alt ihr.
Fig. 4 läßt erkennen, daß die N-leitenden und P-leitenden Sohichten und Kanal-Abschnitte des Aufbaue zusammenhängende N-leitende und P-leitende Leitungs-Vege von den unteren Teilen (Schichten tk und 16) des sionolithisehen Plättchens zur Oberseite der N-leitenden Schicht 26 bilden. Wenn die N-leitenden und P-leitenden Absohnitte des Monolithischen Aufbaus naoh Fig. 4 in Sperr-Richtung vorgespannt werden, dann können den N-leitenden und P-leitenden Schichten 14 und Io folglich elektrische Potentiale zugeleitet werden,, ilio dann an der Oberseite der N-leitenden Schicht 26 star ffigung stehe*. Dadurch, daß elektrische Potential· au Punkten der Oberfläch· der ep 1 taktischen Schisn^ *h »üjc·
009866/0627 ^0 0RIG1NAL
stehen, können Halbleiter-Elemente und Integrierte Schaltunga-Teile, die anschließend in der N-leitenden «pitaktischen Schicht Z6 auegebildet werden, leicht alt den gewünschten elektrischen Potentialen versorgt werden,und die Notwendigkeit komplizierter Metallieioruugs-Muster zur Zuführung dieser Potentiale entfällt.
Bοnutzt man die anhand von Fig. h beschriebenen Halbleiter-Schichten und kanüle zur Zuführung von Versorgung»-Spannungen und Strömen zu den verschiedenen Funktions-Elementen innerhalb der monolithischen integrierten Schaltung,dann würde die Kapazität des Übergangs zwischen den N-leitenden und P-leitenden Zonen Ik und 16 groß sein. Diese große verteilte kapazität ist insbesondere dann zu beachten, wenn die integrierte Spaltung im Hoch-Frequena-Gebiet arbeiten soll. Die Zeichnungen lassen erkennen, daß der in Sperr-Richtung vorgespannte Übergang zwischen den N-Leitenden und P-leitenden Zonen Ik und 16 sich über die ganze monolithische integrierte Schaltung erstreckt und überall eine verteilte entkoppelnde Kapazität bildet. Eine starter· Dotierung der N-leitenden und P-leitenden Zonen ^k und 16 erhöht die Kapasität des zwischen diesen Zonen befindlichen,in Sperr-Richtung vorgespannten übergänge. Die Verteilung der elektrischen Energie durch die P- bzw. N-leitenden Zonen 14 und 16 kann verglichen werden mit der Energie-Leitung durch ein sehr aiederohmigee übertragunga-Leitunga-System, bei dem die N-leitende Schicht/ «ine Leitungs-Ebene und die P-leitende Schicht Ik eine zweite Leitungs-Ebene des Systems ist. Die verteilte Kapazität des in Sperr-Richtung vorgespannten Übergangs bildet nicht nur die elektrische Isolie- vu.pg in einen solchen ebenen Übertragung*-System, sondern stellt
009886/0 6 27
BAD ORIGINAL
auch die Entkopplung«-Kapazität tür dl« Gleichetroe-Versorgung dar. Sind dia Übergang·-Bereich· groß, dann ist die charakteristische Impedanz ein·· solchen integrierten Leitunge-Systea· niedrig, ao wie es für Vereorgungs-Stroe-Leitungen erwünscht ist. Di· .Schichten Ik und 16 haben niedrige apeziflache Wideratttnde (geringer Reihenwiderβtand), ao daß die Verlust· gering gehalten werden. Diese Schichten aind durch die Kanal-Bereich· 28, 29, 30 iind 21, 22 (Fig.7) nit der einen Hauptoberfläche verbunden, so daß die Versorgung«-Gleichspannung dorthin geliefert wird.
Soll über die vorbeschriebenen verschiedenen Halbleiter-Schichten und Kanäle dee Aufbaue nach Flg. k eine Signal-Spannung Übertragen werden, dann ergeben sich Beschränkungen hinsichtlich der aaxlnalea Signa!-Frequenz und der Kapazität zwischen den N-Ieitenden und P-leitenden Schichten. Die aaximale Signal-Frequenz und die Kapzität aUssen dann solche Werte haben, daß die kapasitive Reaktanz X m >> genügend groO 1st, u» eichersuetellen, dall Jegliche Vecheelatroii-Kopplung zwischen benachbarten
N-leitenden und P-leitenden Bereichen vernachläasigbar klein ist.
Ist der Aufbau in der in Fig. h dargestellten Veiae auagebildat, dann werden die einseinen Bauelemente unter Verwendung bekannter einseiner photolithographischer Verfaiirens-Schritte J«doch in einer neuen Verfahrens-Koaibination sur Fertigetellung der integrierten Schaltung in der dritten N-leitenden Schicht 26 auag·· bildet.
009886/0627
BAD ORIGINAL
Zur Veranschaulichung werden, ait Bezug auf dl· Flg. 5 bis 7, dl· NPK-Transistoren 12 und 12', die in den oberen Teilen der N-leitendon Schicht 26 ausgebildet sind, im Zusa—enhang alt dem Spannungs-Verteilunge-System nach der Erfindung beschrieben· Nachdem zuerst ein Siliziumdioxyd-Üborzug 37 (Fig.5) wieder über den geätzten Öffnungen 32, 33 und 34 und Über den Oxyd-Übersug 31 der Fig. 4 gewachsen ist, werden Öffnungen 39 und 40 Iu den Oxyd-Überzug*37 hineingeätzt und P-leitende Bereiche 42 und 44 werden selektiT in die N-leitende Schicht 26 hineindlffundmrt, um die Basis-Zonen der NPN-Transistoren 12 und 12* auszubilden.
Nach der Ausführung dieser P-Diffusionen zur Umwandlung der N-leitenden epitaktischen Schicht 26 in P-leitendes Material der Zonen k2 und kh läßt nan eine SiliziuMdioxyd-Schicht 46 wieder über der ganzen Oberfläche des in Fig. 5 dargestellten Plättchen« wachsen, in die anschließend Öffnungen 48 und 50 hineingeätst werden, wie es Fig. 6 zeigt. Diese Öffnungen 48 und 50 dienen der Diffusion der N-leitenden Emitter-Zonen 52 bzw. 54.
Wenn die N-leitenden Emitter-Zonen 52 und 54 in die obere epitaktische Schicht 26 nach Flg. 6 hineindiffundiert sind, werden selektiv zusätzliche Öffnungen in die Oxyd-Schicht 46 geätzt, welche Netal^kontakte aufnehmen, und der pass'ivierende Oxyd-Überzug 46 wird Über den verschieden Βί-übergängen an den Enden bexassen, an denen sie an die Oberfläche de· Aufbau* nach Flg. 7 heraustrete», Vi« in dex> Teciimiis umr Hftlte.i#it«·? uaß i
dl© PH-U&er&ttage an ihacoii, ©l*B3P^ia€he»eeitissc3 Mimbma mssä
00S88S/0621 bad original
gert dl· Neigung su Durchbrüchen in Sperr-Richtung, d.h. erhSht di· Oberflächen-Lawinen-Dui'chbruchs-Spannung für die verschiedenen dargestellten PN-Ubergänge.
Nur zitn Zwecke der Veran·cnaulichung iet die vorbeschriebene Folge dor Verfahrenaschritte für die.Auebildung eines NPN-Tran- nIn tor3 in dcu Oberflächen-Bereichen eines monolithischen HaIbleiter-Fl&'ttcheus beschrieben worden. FUr den Fachmann versteht sich, daß dan erfindungegeiaäße Spannunge-Verteilungs-System- und Verfahren* sich gleichermaßen für den Aufbau komplizierterer monolithischer integrierter Schaltungen eignet. Die in der Draufsicht in Fig. 1 gezeigten NPN-Transistoren sind nur vier von mehreren Hundert Bittglichen Transistoren oder anderen Halbleiter-Bauelementen» bei denen sich das beschriebene Spannurtga-Verteilungs-Schema in monolithischer integrierter Bauweise verwenden IiUIt.
Mit Bezug auf Fig. 7 sei angenommen, daß die beiden NPN-TransistorOn 12 und 12' für einen Strom-Umschalt-Betrieb vorgespannt werden sollen. Typische Vorspannungen für diesen Betrieb sind eine Kollektor-Spannung von Null Volt und eine Emitter-Spannung von -512 Volt. Diese Spannungen werden in der Sohaltung nach Fig. 7 von einer Batterie 11 geliefert, deren negativer Anschluß mit de? I^-leitenden Schicht 16 und deren positiver geerdeter AnschiuS mit dor N-leitenden Trägerzone I^ verbunden ist. Dl» ¥u^<epannungs-Anorduung nach Pig/7 spannt die P- und N-leitenden Schichten 16 bzw, I^ «beueo wie den N-loi.tendon Kanal-Abschnitt 20 gegenüber. der P-IeItenders. Schicht 16 ic Sperr-Richiung vor. Die P-leitende& kri, 29 und 3,G worden ebenso gogdnü^er tier sie
009886/0127
BAD ORIGINAL
Ν-1· it enden. Schicht 26 in Sperr-Rlchtung vorgespannt« Sind die N-leitendon und P-Ieitenden Zonen der Fig. 7 stark dotiert, so . können die Spanmuigs-Abfälle der verschiedenen Halbleiter-Zonen relativ klein gehalten werden, und das Emitter-Potential V^, und die Kollektor-Potentiale Vcc (abzüglich der kleinen Widerstands-Verluste des Halbleiter-Materials) stehen an der Oberfläche des in Flg. 7 gezeigten Aufbaus zur Verfügung.
Das Kollektor-Potential Vcc von Null Volt wird voe Träger-Bereich Ik durch den N+Kanal-Bereich 20 und durch den N-leitenden Kollektor-Bereich 21 in der epitaktischen Schicht 26 zu eine« Metallischen Ohm1sehen Kontakt 72 an der Oberseite*des Monolithischen Plättchen« geleitet« Der He tall-Kon takt 72 läßt asi AnschluQ 70 ein Kollektor-Potential V--, entstehen, das Über den Leiter 71 zu»
l/l*
Kollektor-Kontakt 66 dee Transistors 12 gelangt. Hieraus 1st ersichtlich, daß die Kollektor-Zone 21 dee Transistors 12* sowohl als Kollektor-Zone für diesen Transistor wie auch als Mittel, weiche's das Kollektor-Potential Vcc an die Oberfläche des Plättchens bringt, dient.
Das Eaitter-Potential V^ von -5,2 Volt wird von der P-leitenden Schicht 16 durch die P*-Zonen 28, 29 und 30 an die Oberfläche des Plättchens gebracht. Die Notall-Kontakte 6k, 65 und 78 auf der Oberfläche des Plättchens aachen ein Eaittor-Potential für die Zonen 52 und 5h der beiden Transistoren 12 und.12* ebenso, wie der Transistoren 13 und I31 verfügbar. Das Enitter-Potential V££ aa Anschluß 60 wird zu« Itaitter-Kontakt 69 dee Transistors 12 weitergeleitet, und das Eaitter-Potential V£E an Anschluß 80
009886/0627
BAD ORIGINAL
wird den Emitter-Kontakt 76 dee Transistors 12f zugeführt.
Ein veiterer OberflHchen-Kontakt 65 für das Potential V£fi« der mit der tiit tieren P+-Zone 29 verbunden ist, dient nicht der Vorspannung der beiden Transistoren 12 und 12% sondern kann für die Spannung·« Versorgung anderer, nicht dargestellter. Transistoren verwendet werden,
™ Eine Signal »Spannung kann den Basis-Kontakten 68 und lh der Transistoren 12 bzw. 12' zugeführt werden, jedoch ist die sueätsliche Schaltung hierfür für die Beschreibung der Erfindung nicht erforderlich.
Den Fachmann sind die einseinen Verfahrens-Schritte, die ie Zusaemenh&ng Bit den Fig. 2 bis 6 beschrieben sind, aus der Technik der Photolithographic an sich bekannt« Die Erfindung besteht Jedoch in einer neuen Kotnbinierung dieser eins einen bekannton k Schritte zur Ausbildung eines neuen Verteilungs-Systems, wie 00 in Querschnitt in .Fig. 7 dargestellt ist.
Das Sys tem nach Pig. 7 IUIt sich erweitern, so daß auch ander· Spannungs-Verteilung·-Yege entstehen, dia elektrisch wie die dargestellten Wege isoliert sind. Derartige sinngeaäe· Erweiterungen der Flg. 7 zur Herstellung weiterer leitender Wege für konpliziertere integrierte Schaltungen kann ein Fachmann dann durchführen.
C09886/0627
BAD ORIGINAL

Claims (6)

Patentansprüche ι
1. Spannungs-Verteilungs-System für die Versorgung integrierter Halbleiter-Schaltungen mit elektrischen Potentialen, gekenn« zeichnet durch eine erste Zone (Hs) eines Halbleiter-Materials eines Leitungs-Typs, die aus einem Stück alt einer «weiten Zone (16) und weiterhin aus einem Stück «it einem Kanal-Abschnitt (20) aus Halbleiter-Material des gleichen Leitungs- " Type besteht, wobei der Kanal-Abschnitt (20) gegenüber der zweiten Zone (i6) in Sporr-Richtung vorsp&nnbar ist, so daß das elektrische Potential der aweiten Zone (16) das elektrische Potential des Kanal-Abschnitt·· (20) oder der ersten Zone (Uo) nicht beeinflußt, durch eine dritte Zone (26) eines Halbleiter-Material· vom ersten Leitungβ-Typ, die aus eine« Stück rait der zweiten Zone (16) besteht und in elektrischem Kontakt zu dem Kanal-Abschnitt (20) des ersten Leitungs-Typs steht und mit diesem ebenfalls aus einem Stück besteht, und wobei die dritte Zone (26) gegenüber der zweiten Zone (16) in Sperr-Richtung vorspannbar ist, ·ο daß da· elektrische Potential der fcveiten Zone '(16) da· elektrische Potential der dritten Zone (26) nicht störend beeinflußt» und wobei die erste und dritte Zone (ik, 26) und de? Xamal-Abschnitt (20) alle vom gleichen Leitung»-Typ des Halbleiter-Materials sind und einen ununterbrochenen Veg für ein« Leitung der Versorgung· «Spannung von der ersten Zone (14) zur Oberfläche der dritten Zone (26) darstellen«
009886/0627 bad original
2. Spannuugc-Vertoilungs-System nach Anspruch 1, dadurch gekennzeichnet, daß ein awoiter Kanal-Abschnitt (30) aus einem Halbleiter-Material des entgegengesetzten Leitungs-Typs aus einen Stück «it der dritten Zone (26) und alt der zweiten Zone (16) ausgebildet ist, daß der zweite Kanal-Abschnitt (30) gegenüber der dritten Zone (26) in Sperr-Richtung vorepannbar ist und ein elektrisches Potential zur Oberfläche der dritten Zone (26) leitet, ohne daß dieses von dem elektrischen Potential der ersten Zone, (lh) des Kanal-Abschnittes (20) oder der dritten Zone (26) störend beeinflußt wird.
3· System ufech Anspruch 2» dadurch gekennzeichnet, daß das elektrische Potential der ersten Zone (\k) elektrisch zur Oberfläche der dritten Zone (26) über den Kanal-Abschnitt (20) und die dritte Zone (26) selbst übertragen wird und daß dae elektrische Potential der zweiten Zone (16) an die Oberfläche der dritten Zone (26) über den zweiten Kanal-Abschnitt (30) elektrisch Übertragen wird, wolxil swei verschiedene Versorgung*- Potentiale an der Oberfläche der dritten Zone (26) zur Verfügung stehen, indesi die Zonen des lBalbleiter-Materials von eine« Leitungs-Typ gegenüber den Ionen de· entgegengesetzten Leitungs-Typs in Sperr-Richtung vorgespannt sind·
4. System nach Anspruch 3, dadurch gekennzeichnet» daß die dritte
« Zone (26) »indestens einen Transistor (12) Bit eine« Eaitter
(52), einer Basis (42) und einem Kollektor enthält, der aus
einem Teil mit dem Kanal-Abschnitt (20) gebildet und durch das dort befindliche elektrische Potential vorgespannt wird, . dann Leiter (64, 68» 69) d«n zweiten Kanal-Abschnitt (30) nit der Basis (42) und den'£nitter (52) des Transistors verbinden.
5. Verfahren zur Herstellung eines Spannungs-Verteilungs-Systens nach einea der vorstehenden Ansprüche, dadurch gekennzeichnet, daß in einem Träger aus einem Halbleiter-Material eines Leitung« -Type, der eine erste Zone (14) enthält, zur Ausbildung von Spanmmgs-Ver te ilungs-Wegen, eine zweite Zone (16) aus einem Halbleiter-Material des entgegengesetzten Leitungs-Typs auf der ersten Zone (i4) ausgebildet wird, daß ein Kanal-Abschnitt (20) aus einen Halbleiter-Material des ersten Leitunge-Type ausgebildet wird, der alt der zweiten Zone (16) und mit der ersten Zone (14) aus einen Slbk besteht, daß die erste Zone (14) und der Kanal-Abschnitt (20) gegenüber der zweiten Zone (16) in Sperr-Rthtung vorgespannt werden, so daß das elektrieche Potential der «weiten Zone (16) nicht störend auf das elektrische Potential des Kanal-Abschnittes (20) und der ersten Zone (14) einwirkt.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß auf der zweiten Zone (16) eine dritte Zone (26) aus einem Halbleiter-Material des ersten Leitungs-Typs ausgebildet wird, die eich in elektrischem Kontakt nit den Kanal-Abschnitt (20) befindet und aus einem StUck mit diesem besteht, daß ein
009886/0627
BAD ORIGINAL
Streiter Kanal-Abschnitt (30) in »inen Stück Mit der zweiten und dritten Zone (16, 26) ausgebildet wird und daß die erste und dritte Zone (14, 26) und der Kanal-Abschnitt (20) bezüglich der zweiten Zone (16) und den «weiten Kanal-Abschnitt (30) in Sperr-Richtung vorgespannt werden» daß von dee Kanal-Abschnitt (20) und durch die Zone (26) zu deren Oberfläche ein Spannuuge-Leitungs-Weg auegebildet wird, und daß von der zweiten Zone (16) und durch den zweiten Kanal-Abschnitt (30) t su dessen Oberfläche' ein weiterer Spannunge-Leitungs-Veg ausgebildet wird.
7· Verfahren nach Anspruch 6» dadurch ge kennsei ebnet, daß die «weite Zone (16) durch epitaktisches Wachsen einer P-leitenden Halbleiter-Material-Schicht auf einer N-leitenden Trager-Schicht ausgebildet wird, und daß der Kanal-Abschnitt (2O) durch Diffusion eines N-leitenden Materials durch die P-leitende Schicht (16) hindurch ausgebildet wird, daß eine dritte Zone (26) durch epitaktischea Wachsen einer N-leitenden Baiblei ter-Haterial -Schicht auf einer P-Ieitenden Schicht ausgebildet wird,und daß anschließend ein zweiter Kanal-Abschnitt (30) aus einen Halbleiter-Material des entgegengesetzten Leitungs-Typs durch Diffusion eines P-loitenden Materials durch aine N-leitende !Schicht ausgebildet wird, und daß die se gebildeten PN-übergänge in Sperr-Richtung vorgespannt werden, vobei dio P- und N-Bereiche eine elektrische Isolierung zwischen ihnen darstellen.
009886/0627
BAD ORIGINAL
Leerseite
DE19681639322 1967-01-23 1968-01-22 Anordnung zur Spannungsversorgung integrierter Schaltungen Pending DE1639322A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US61091567A 1967-01-23 1967-01-23
US68307867A 1967-10-30 1967-10-30

Publications (1)

Publication Number Publication Date
DE1639322A1 true DE1639322A1 (de) 1971-02-04

Family

ID=27086392

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681639322 Pending DE1639322A1 (de) 1967-01-23 1968-01-22 Anordnung zur Spannungsversorgung integrierter Schaltungen

Country Status (8)

Country Link
US (1) US3581165A (de)
CH (1) CH473478A (de)
DE (1) DE1639322A1 (de)
FR (2) FR1552459A (de)
GB (1) GB1215491A (de)
IL (1) IL29307A (de)
NL (1) NL6800881A (de)
SE (1) SE321032B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA925222A (en) * 1968-01-15 1973-04-24 A. Reid Fred Power connections in integrated circuit chip
US3656028A (en) * 1969-05-12 1972-04-11 Ibm Construction of monolithic chip and method of distributing power therein for individual electronic devices constructed thereon
US3879745A (en) * 1969-11-11 1975-04-22 Philips Corp Semiconductor device
US3868722A (en) * 1970-06-20 1975-02-25 Philips Corp Semiconductor device having at least two transistors and method of manufacturing same
NL7009091A (de) * 1970-06-20 1971-12-22
JPS509635B1 (de) * 1970-09-07 1975-04-14
US3776786A (en) * 1971-03-18 1973-12-04 Motorola Inc Method of producing high speed transistors and resistors simultaneously
US3689803A (en) * 1971-03-30 1972-09-05 Ibm Integrated circuit structure having a unique surface metallization layout
US3928091A (en) * 1971-09-27 1975-12-23 Hitachi Ltd Method for manufacturing a semiconductor device utilizing selective oxidation
GB1393027A (en) * 1972-05-30 1975-05-07 Ferranti Ltd Semiconductor devices
AT377645B (de) * 1972-12-29 1985-04-10 Sony Corp Halbleiterbauteil
US3866066A (en) * 1973-07-16 1975-02-11 Bell Telephone Labor Inc Power supply distribution for integrated circuits
US4174562A (en) * 1973-11-02 1979-11-20 Harris Corporation Process for forming metallic ground grid for integrated circuits
US3974517A (en) * 1973-11-02 1976-08-10 Harris Corporation Metallic ground grid for integrated circuits
US4046605A (en) * 1974-01-14 1977-09-06 National Semiconductor Corporation Method of electrically isolating individual semiconductor circuits in a wafer
US3969750A (en) * 1974-02-12 1976-07-13 International Business Machines Corporation Diffused junction capacitor and process for producing the same
JPS5431872B2 (de) * 1974-09-06 1979-10-09
US4599635A (en) * 1975-08-28 1986-07-08 Hitachi, Ltd. Semiconductor integrated circuit device and method of producing same
US4168997A (en) * 1978-10-10 1979-09-25 National Semiconductor Corporation Method for making integrated circuit transistors with isolation and substrate connected collectors utilizing simultaneous outdiffusion to convert an epitaxial layer
US4311532A (en) * 1979-07-27 1982-01-19 Harris Corporation Method of making junction isolated bipolar device in unisolated IGFET IC
US4521799A (en) * 1982-12-27 1985-06-04 Motorola, Inc. Crossunder within an active device
US5087579A (en) * 1987-05-28 1992-02-11 Texas Instruments Incorporated Method for fabricating an integrated bipolar-CMOS circuit isolation for providing different backgate and substrate bias
JPS6473669A (en) * 1987-09-14 1989-03-17 Fujitsu Ltd Semiconductor integrated circuit
JPH02210860A (ja) * 1989-02-09 1990-08-22 Fujitsu Ltd 半導体集積回路装置
US5240867A (en) * 1989-02-09 1993-08-31 Fujitsu Limited Semiconductor integrated circuit having interconnection with improved design flexibility, and method of production
US5027183A (en) * 1990-04-20 1991-06-25 International Business Machines Isolated semiconductor macro circuit
US7667288B2 (en) * 2004-11-16 2010-02-23 Masleid Robert P Systems and methods for voltage distribution via epitaxial layers
US7598573B2 (en) * 2004-11-16 2009-10-06 Robert Paul Masleid Systems and methods for voltage distribution via multiple epitaxial layers
US8129793B2 (en) * 2007-12-04 2012-03-06 Renesas Electronics Corporation Semiconductor integrated device and manufacturing method for the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341755A (en) * 1964-03-20 1967-09-12 Westinghouse Electric Corp Switching transistor structure and method of making the same
US3312882A (en) * 1964-06-25 1967-04-04 Westinghouse Electric Corp Transistor structure and method of making, suitable for integration and exhibiting good power handling capability and frequency response
US3370995A (en) * 1965-08-02 1968-02-27 Texas Instruments Inc Method for fabricating electrically isolated semiconductor devices in integrated circuits
US3395320A (en) * 1965-08-25 1968-07-30 Bell Telephone Labor Inc Isolation technique for integrated circuit structure
US3430110A (en) * 1965-12-02 1969-02-25 Rca Corp Monolithic integrated circuits with a plurality of isolation zones
US3387193A (en) * 1966-03-24 1968-06-04 Mallory & Co Inc P R Diffused resistor for an integrated circuit
US3423650A (en) * 1966-07-01 1969-01-21 Rca Corp Monolithic semiconductor microcircuits with improved means for connecting points of common potential

Also Published As

Publication number Publication date
US3581165A (en) 1971-05-25
SE321032B (de) 1970-02-23
NL6800881A (de) 1968-07-24
CH473478A (fr) 1969-05-31
IL29307A (en) 1971-10-20
FR155459A (de)
GB1215491A (en) 1970-12-09
FR1552459A (de) 1969-01-03

Similar Documents

Publication Publication Date Title
DE1639322A1 (de) Anordnung zur Spannungsversorgung integrierter Schaltungen
DE2542518C3 (de)
DE2334405B2 (de) Hochintegrierte (LSI-) Halbleiterschaltung und Verfahren zur Herstellung einer Vielzahl derartiger Halbleiterschaltungen
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE3223276A1 (de) Integrierte halbleiterschaltung und verfahren zu ihrer herstellung
DE2137211A1 (de) Hybrider Leistungsbaustein
DE2556274A1 (de) Logische schaltung hoher schaltungsdichte
DE1808661A1 (de) Halbleiter-Bauelement
DE19838150A1 (de) Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
EP0217065A1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
EP0052860B1 (de) Monolithisch integrierte Gleichrichter-Brückenschaltung
DE2649935A1 (de) Referenzdiode
EP0166027B1 (de) In C-MOS-Technik realisierte Basiszelle
EP0001209A1 (de) Integrierte Halbleiterschaltung
DE3709124C2 (de) NPN-äquivalente Struktur mit erhöhter Durchschlagspannung
DE2753882C2 (de) Digitale integrierte Schaltung
DE2852200A1 (de) Integrierte logische schaltung
DE2800924C2 (de) Logische integrierte Schaltung
DE19735231A1 (de) Neuronales MOSFET-Modul
DE3238311A1 (de) Integrierte halbleiterschaltung in gate-array-technik
DE4024728A1 (de) Mos-halbleitereinrichtung und verfahren zu ihrer herstellung
DE2105475C3 (de) Integrierte Halbleiterschaltung
DE2652103A1 (de) Integrierte halbleiteranordnung fuer ein logisches schaltungskonzept mit bipolartransistoren und verfahren zu ihrer herstellung
DE3615049C2 (de) Integrierte Widerstandsanordnung mit Schutzelement gegen Verpolung und Über- bzw. Unterspannung