DE2649935A1 - Referenzdiode - Google Patents

Referenzdiode

Info

Publication number
DE2649935A1
DE2649935A1 DE19762649935 DE2649935A DE2649935A1 DE 2649935 A1 DE2649935 A1 DE 2649935A1 DE 19762649935 DE19762649935 DE 19762649935 DE 2649935 A DE2649935 A DE 2649935A DE 2649935 A1 DE2649935 A1 DE 2649935A1
Authority
DE
Germany
Prior art keywords
junction
layer
regions
blocking
junctions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762649935
Other languages
English (en)
Inventor
Rudolph R Verderber
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Publication of DE2649935A1 publication Critical patent/DE2649935A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

in nur einer der Oberflächen der Scheibe und sind passiviert. Metallkontaktschichten werden sodann auf entgegengesetzten Flächen der Halbleiterscheibe abgeschieden, welche eine axiale Verbindung der gebildeten temperatur-kompensierten Diode mit Metallanschlüssen erlauben.
Die vorliegende Erfindung betrifft Referenzdioden und insbesondere temperatur-kompensierte Referenzdioden.
Die Ausnutzung der Sperr-PN-Übergänge als Spannungsreferenzeinrichtungen ist bekannt. Bei einem Betrieb eines PN-Übergangs jenseits des Knies der Sperrcharakteristik erhält man eine relativ stabile Referenzspannung bei einem vorbestimmten Betriebsstrom. Diese Referenzspannung ist jedoch temperaturabhängig und es kommt bei einer Änderung der Umgebungstemperatur zu einer Änderung der Referenzspannung dieses Übergangs. Der Temperaturkoeffizient dieses Sperr-PN-Übergangs, der bei der Durchbruchspannung betrieben wird, ist positiv, d. h. die Referenzspannung ändert sich in positiver Richtung, wenn die Temperatur sich in positiver Richtung ändert. Durchlaß-PF-Übergänge welche mit Durchlaßcharakteristik betrieben werden, zeigen auch einen Spannungsabfall, welcher temperaturabhängig ist. Glücklicherweise ist jedoch der Temperaturkoeffizient eines PN-Übergangs, welcher in der Durchlaßcharakteristik betrieben wird, negativ. Es ist daher möglich, einen oder mehrere Durchlaß-PN-Übergänge in Reihe mit einem Sperr-PN-Übergang zu schalten, um die Temperaturabhängigkeit des letzteren zu kompensieren und die Temperaturkoeffizienten auszugleichen.
Herkömmliche temperatur-kompensierte Referenzdioden machen von den entgegengesetzten Temperaturkoeffizienten eines Durchlaß-PN-Übergangs und eines Sperr-PN-Übergangs Gebrauch. Hierdurch werden relativ geringe Temperaturkoeffizienten verwirklicht. Die Wirksamkeit einer solchen Temperaturkompensation hängt natürlich in einem großen Ausmaß von der physikalischen Anordnung dieser Übergänge ab, so daß
709822/0683
alle Übergänge der gleichen Temperatur unterworfen werden. Daher spielt die Fähe der Übergänge zueinander eine wichtige Rolle. Bei herkömmlichen Referenzdioden wurde im allgemeinen versucht, eine Temperaturkompensation dadurch herbeizuführen, daß man einzelne Diodenscheiben aufeinander stapelte und für einen Ohm1sehen Kontakt zwischen benachbarten Scheiben sorgte. Dabei wird davon ausgegangen, daß ein Wärmeübergang zwischen den einzelnen Dioden möglich ist, so daß alle Dioden gleiche Temperatur haben. Die Kosten für die Packung mehrerer Durehlaßdiodenehips und Sperrdiodenehips unter Bildung einer temperaturkompensierten Packung sind sehr hoch. Darüber hinaus ist die endgültige Prüfung der Diode nur nach beendeter Packung möglich und nicht schon nach Herstellung der einzelnen Diodenchips.
Es ist daher Aufgabe der vorliegenden Erfindung, eine temperaturkompensierte Referenzdiode zu schaffen, bei der die Sperr-Plf-Übergänge und die Durchlaß-PlMJbergänge in einem einzigen Halbleiterchip ausgebildet sind.
Ferner ist es Aufgabe der Erfindung, eine temperaturkompensierte Referenzdiode zu schaffen, welche einen Sperr-PH-Übergang aufweist, der im Durchbruchbereich betrieben wird, sowie einen oder mehrere Durchlaß-PlMJbergänge, welche dem Temperaturkoeffizienten des SperrÜbergangs entgegenwirken.
Ferner ist es Aufgabe der Erfindung, eine tempera tür kompensierte Referenzdiode in einer einzigen Halbleiterscheibe zu schaffen, die aufgrund ihrer Struktur eine symmetrische axiale Anordnung von Anode und Kathode erlaubt, unabhängig von der Anzahl der Durchlaß-Plf-Übergänge, welche zur Kompensation der Temperaturäbhängigkeit des Sperr-PN-Übergangs dienen und wobei alle übergänge in einer einzigen Halbleiterscheibe ausgebildet sind.
Ferner ist es Aufgabe der Erfindung, eine temperaturkompensierte Referenzdiode in einer einzigen Halbleiterscheibe
709822/0683
zu schaffen, bei der ein Schutzring von Sperr-PN-Übergängen einen im Durchbruchbereich betriebenen Sperr-PN-Übergang umgeben.
Ferner ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung einer temperaturkompensierten Referenzdiode zu schaffen, bei der der Sperrdurchbruchübergang in der letzten Hochtemperaturstufe erzeugt wird, so daß bei der Ausbildung des Sperrübergangs eine genaue Prozeßsteuerung möglich ist.
Ferner ist es Aufgabe der Erfindung, ein Verfahren zur Herstellung einer temperaturkompensierten Referenzdiode zu schaffen, wobei Sperrübergänge gebildet werden und wobei ein Sperrdurchbruchübergang gebildet wird, welche eine höhere Leitfähigkeit hat,derart, daß der Sperrdurchbruchübergang von einem Schutzring aus Sperr-PN-Übergänge, welche nicht im Durchbruchbereich betrieben werden, umgeben ist.
Erfindungsgemäß wird eine temperaturkompensierte Referenzdiode in einer einzigen Halbleiterscheibe geschaffen. Eine Scheibe aus Halbleitermaterial eines ersten Leitungstyps wird mit einer Vielzahl von Sperr-PN-Übergängen versehen, welche seitlich mit Abstand nebeneinander in der Scheibe ausgebildet werden. Diese Übergänge werden mit Hilfe der bekannten photolithographischen Maskierung und Ätzung, gefolgt von einer Diffusion eines geeigneten Störstoffes unter Bildung von Halbleiterregionen entgegengesetzten Leitungstyps ausgebildet. Alle diese Regionen, außer einer, werden maskiert und ein Durchlaß-PN-Übergang wird in der unmaskierten Region durch Eindiffundierung eines Störstoffes gebildet. Die Scheibe wird sodann wiederum maskiert und geätzt, zur Freilegung eines Bereichs auf der Fläche der Halbleiterscheibe zwischen zwei Regionen des entgegengesetzten Leitungstyps. Sodann wird ein Störstoff in dem freigelegten Bereich eindiffundiert zum Zwecke der Ausbildung einer Halbleiterregion entgegengesetzten Leitungstyps zwischen
"709822/0683
zwei schon bestehenden Regionen entgegengesetzten Leitungstyps und an diese anschließend, wobei jedoch die neu gebildete Region entgegengesetzten Leitungstyps eine höhere Leitfähigkeit hat als die angrenzenden Regionen. Der so gebildete Sperr-PM-Übergang hat eine niedrigere Durchbruchspannung als die benachbarten PN-Übergänge. Die benachbarten PN-Übergänge wurden eindiffundiert,damit der im Durchbruchbereich betriebene Sperr-PN-Übergang einen Schutzring erhält. Entgegengesetzte Flächen der Scheibe werden mit metallischen Kontaktschichten versehen, welche in Berührung mit Halbleitermaterial entgegengesetzten Leitungstyps stehen und einen Ohm'sehen Kontakt zur Diode bilden.
Im folgenden wird die Erfindung anhand von Zeichnungen näher erläutert. Es zeigen:
Fig. 1 bis 7 schematische Darstellungen zur Veranschaulichung aufeinander folgender Stufen des erfindungsgemäßen Verfahrens zur Herstellung einer ersten Aus fiihrungs form der erfindungsgemäßen temperaturkompensierten Referenzdiode aus einer einzigen Halbleiterscheibe, bei der ein Sperrdurchbruch-PN-Übergang in Reihe mit einem einzigen Durchlaß-PN-Übergang geschaltet ist;
Pig. 8, 9 und 10 schematische Darstellungen zur Veranschau lichung der aufeinander folgenden Stufen einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens zur Herstellung einer zweiten Aus fiihrungs form der erfindungsgemäßen temperaturkompensierten Referenzdiode aus einer einzigen Halbleiterscheibe, wobei zwei Durchlaß-PN-Übergänge neben einem Sperrdurchbruch-PN-Übergang ausgebildet werden;
Tig. 11 einen Schnitt durch eine temperaturkompensierte Referenzdiode in einer einzigen Halbleiterscheibe mit drei PN-Übergangen;
709822/0683
Fig. 12 eine temperaturkompensierte Referenzdiode in einer einzigen Halbleiterscheibe mit vier PN-Übergängen und
Fig. 13 eine temperaturkompensierte Referenzdiode in einer einzigen Halbleiterscheibe mit fünf PN-Übergängen.
Anhand der Figuren 1 bis 7 soll nun eine Ausführungsform der erfindungsgemäßen Referenzdiode erläutert werden, und zwar in Bezug auf ein halbleitendes Material vom n-Typ. Das halbleitende Material kann auch den entgegengesetzten Leitungstyp haben. Es wird ein halbleitendes Material, wie Silicium, vom η-Typ, mit zweckentsprechendem spezifischem Widerstand verwendet. Eine Oxidschicht 11 wird auf die Fläche 12 der Scheibe 10 in bekannter Weise, z. B. durch Aufwachsen, Abscheiden oder dgl. aufgebracht. Die Oxidschicht 11 wird photolithographisch maskiert und in bekannter Weise geätzt, wobei Bereiche 14 und 15 der Oberfläche 12 freigelegt werden. Bei der gezeigten Ausführungsform umgibt der Bereich 14 den Bereich 15 aus weiter unten näher erläuterten Gründen. Fremdstoffe vom p-Typ werden durch die Oberfläche 12 eindiffundiert und bilden Regionen 17 und 18 vom p-Typ. Die Regionen 17 und 18 bilden PN-Übergänge 20 und 21, welche in Sperrichtung betrieben werden. Die PN-Übergänge 20 und 21 haben eine Durehbruehspannung, welche größer ist als die vorbestimmte Referenzspannung der Diode.
Die freigelegte Oberfläche 12 wird wiederum mit Oxid maskiert, wobei ein Bereich 23 freigelegt wird, welcher sich über der Region 18 befindet und Fremdatome vom η-Typ werden hier eindiffundiert, wobei ein PN-Übergang 25 in Durchlaßrichtung gebildet wird. Nun wird wiederum eine Oxidschicht ausgebildet und photolithographisch maskiert und geätzt, wobei ein Bereich 27 der Oberfläche 12 zwischen den Regionen 17 und 18 und im Anschluß an diese ausgebildet wird. Sodann wird ein PN-Übergang 29 in Sperrichtung ausgebildet und zwar durch Legierung, Diffusion oder epitaxiales Aufwachsen. Die so gebildete Region 30 neben den Regionen 17 und 18 ist eine p++-Region mit höherer Leitfähigkeit als die p-Regionen 17 und 18. Der
709822/0683
PK-Übergang 29 in Sperriehtung hat eine Durehbruehspannung, welche geringer ist als diejenige der PU-Übergänge 20 und 21. Somit kommt es im Betrieb lediglich zu einem Durehbruch des in Sperriehtung betriebenen PN-Übergangs 29, welcher von den in Sperriehtung betriebenen Ί?Έ—Übergängen 20 und umgeben ist. Ferner bilden die Regionen 17 und 18 einen Schutzring, welcher den aktiven Durehbruehübergang umgibt. Bei der Bildung des PN-Übergangs 29 handelt es sieh um die letzte Hochtemperaturstufe, welche erforderlieh ist, um die erfindungsgemäße Referenzdiode herzustellen. In dieser letzten Stufe arbeitet man nach der Diffusionstechnik, der Legierungsteehnik oder der Epitaxialtechnik. Diese Stufe der Ausbildung des in Sperriehtung betriebenen Durchbruchsübergangs 29 ist die wichtigste Hochtemperaturstufe, welche gesteuert werden muß, damit man Dioden erhält, welche die gewünschten Eigenschaften innerhalb vorgeschriebener Betriebsgrenzwerte zeigen und damit die Referenzdioden mit großer Ausbeute hergestellt werden können. Das so weit beschriebene Verfahren führt zu einer temperaturkompensier— ten Diode mit einem einzigen in Vorwärtsriehtung betriebenen PN-Übergang und einem in Sperriehtung betriebenen Durch— bruch-PN-Übergang. Letzterer ist von einem Schutzring aus halbleitendem Material umgeben, dessen Leitfähigkeitstyp gleich ist dem Leitfähigkeitstyp des zur Bildung des Durehbruchübergangs verwendeten Materials. Die gesamte Bearbeitung wurde von der Oberfläche 12 oder durch die Oberfläche 12 der Scheibe 10 hindurch vorgenommen und alle PN-Übergänge welche sich zur Oberfläche erstrecken, sind passiviert. Nun wird die Oberfläche der Seheibe gemäß I1Ig. 6 mit einer isolierenden Beschichtung 33 versehen. Diese Beschichtung kann eine bei tiefer Temperatur aufbringbare Oxidbeschichtung oder organische Beschichtung sein. Sie wirkt einfach als Isolator zur Verhinderung eines Kurzschlusses zwischen der freiliegenden ρ -Region 30 und der n-Region 35. Die isolierende Beschichtung 33 ist keine passivierende Schicht und muß daher nicht bei hohen Temperaturen ausgebildet werden. Hohe Temperaturen würden einen schädigenden Einfluß auf den in Sperriehtung betriebenen Durchbruch-
709822/0683
Übergang 29 haften. Sodann werden Metallkontaktschichten 37 und 38 ausgebildet, z. B. durch Abscheidung auf der freigelegten η-Region und auf der Bodenfläche der Scheibe Die Metallkontaktschichten 37 und 38 dienen dem Anschluß der äußeren Schaltung in der Mitte der Scheibe 10 unter axialer Fluchtung, wobei ein Anschluß auf der Oberseite und ein anderer Anschluß auf der Unterseite der Scheibe angebracht wird.
Die Ausbildung der jeweiligen PN-Übergänge wurde für den Fall der Diffusionstechnik, der Legierungstechnik und der Epitaxialaufwachstechnik beschrieben. Man kann die PN-Übergänge auch durch Ionenimplantationstechniken ausbilden. Durch geeignete Auswahl der Ionenquellen und der Energiepegel können in Sperrichtung betriebene PN-Übergänge 20 und 21 in gewünschter Tiefe im Substrat 10 ausgebildet werden. Nachfolgend kann man unter Verwendung einer anderen Ionenquelle und eines niedrigeren Energiepegels den in Vorwärtsrichtung betriebenen PN-Übergang 25 ausbilden. Danach wird der in Sperrichtung betriebene Durchbruchübergang 29 ausgebildet und die Leitfähigkeit der Region 30 wird zum Beispiel durch Festlegung einer zweckentsprechenden Dosis bestimmt. Eine genauere Diskussion der Ionenimplantationstechnik findet sich in"Ion Implantation in Semiconductors", Mayer et al (Academic Press, 1970).
Das erfindungsgemäße Verfahren kann zur Herstellung von temperaturkompensierten Dioden dienen, welche mehr als einen einzigen temperaturkompensierten PN-Übergang in Durchlaßrichtung aufweisen. Die Figuren 8 bis 11 zeigen eine Scheibe 40 mit geeignetem spezifischen Widerstand und dem gewünschten Leitfähigkeitstyp (z. B. p-Typ). Eine Schicht vom η-Typ aus halbleitendem Material wird durch epitaxiales Wachsen ausgebildet. Die Schicht 41 kann auch durch eine langdauernde Diffusionsstufe ausgebildet werden. Sodann wird eine Oxidschicht 43 durch Abscheiden oder Aufwachsen aufgetragen und photolithographisch maskiert und danach
709822/0683
zusammen mit der Schicht 41 bis hinunter zur Schicht 40 geätzt, wobei die Struktur gemäß Fig. 9 ausgebildet wird. Sodann werden die Stufen gemäß den Figuren 1 bis 7 wiederholt. Es muß bemerkt werden, daß die erste Diffusion von Fremdatomen vom p-Typ unter Ausbildung der Regionen 17 und 18 auch von der Seite her stattfindet unter Ausbildung der p-Region 45, so daß die n-Region 41 wirksam voneinem Halbleitermaterial vom p-Typ umgeben wird, mit Ausnahme der maskierten Bereiche der Oberfläche 12. Diese seitliche Diffusion bringt den unteren freiliegenden PN-Übergang unter die aufliegende passievierende Oxidschicht. Die Beendigung der Stufen 1 bis 7 führt zu der Struktur gemäß Fig. '11. Man erkennt aus Fig. 11, daß der in Sperrichtung betriebene Durchbruch-PN-Übergang 29 durch eine p++-Region 30 gebildet wird und von den p-Regionen 17 und 18 umgeben wird, welche Schutzringe um den in Sperrichtung betriebenen Durchbruch-Übergang bilden. Ein in Durchlaßrichtung betriebener PN-Übergang 25 und ein zweiter in Durchlaßrichtung betriebener PN-Übergang 45 liegen elektrisch in Reihe mit dem in Sperrrichtung betriebenen Durchbruchübergang 29. Metallkontaktschichten 37, 38 erlauben axiale Anschlüsse der Einrichtung und alle PN-Übergänge sind passiviert. Auch hier wird wiederum mit der letzten Hochtemperaturstufe der in Sperrichtung betriebene Durchbruchübergang 29 ausgebildet.
Im folgenden wird auf die Figuren 12 und 13 Bezug genommen. Dabei sind Einrichtungen mit vier bzw. fünf PN-Übergängen gezeigt, welche nach der erfindungsgemäßen Technik hergestellt wurden. In Fig. 12 werden z. B. die in Durchlaßrichtung betriebenen PN-Übergänge durch Diffusion von p-Material unter Ausbildung der p-Regionen 50, 51 und 63 ausgebildet, gefolgt von einer Diffusion unter Ausbildung der n-Regionen 52 bzw. 53. Der in Vorwärtsrichtung betriebene PN-Übergang 57 wird sodann elektrisch in Reihe geschaltet mit dem in Vorwärtsrichtung betriebenen PN-Übergang 58, indem man eine metallisierte Schicht 60 ausbildet, welche die p-Region 51 mit der n-Region 52 verbindet. Die Metallisierungsstufe zur Ausbildung
709822/0683
der Schicht 60 kann einfach eine Abscheidung von leitfähigem Material nach bekannten Verfahren sein. Der in Sperrichtung betriebene Durchbruch—PN-Übergang 61 ist auch hier mit einem Schutzring in Form der p-Region 63 versehen. Ein dritter in Durchlaßrichtung betriebener PN-Übergang 65 vervollständigt die Einrichtung mit drei in Durchlaßrichtung betriebenen PN-Übergangen und einem in Sperrichtung betriebenen Durch— bruch-Übergang. Alle PN-Übergänge, welche freiliegen, liegen an einer einzigen Oberfläche frei und sind passiviert. Die Vorrichtung ist mit einer Auflage 62 aus Niedertemperaturglas versehen, welche die Schicht 60 bedeckt und von der Elektrodenschicht 67 trennt. Metallisierte KontaktscMchten 67 und 69 erlauben die axiale Verbindung mit Anschlüssen.
Nach der beschriebenen Methode können temperaturkompensierte Referenzdioden mit einer größeren Anzahl von Übergängen ausgebildet werden, ohne daß die Anzahl der Stufen erhöht werden muß. Eig. 13 zeigt z. B. eine temperaturkompensierte Diode mit fünf Übergängen. Man erkennt, daß die p-Regionen 70, 71, 72 und 73 gleichzeitig in einer einzigen Diffusionsstufe ausgebildet werden. Ähnlich werden die n-Regionen 75, 76 und 77 in einer einzigen Diffusionsstufe ausgebildet. Die Bildung der Region 79 mit höherer Leitfähigkeit ist die letzte Hochtemperaturstufe des Gesamtverfahrens, so daß die Ausbildung des in Sperrichtung betriebenen Durchbrueh-PN_ Übergangs sorgfältig gesteuert werden kann, ohne daß weitere Hochtemperaturstufen einen schädigenden Einfluß ausüben können, da solche weiteren Hochtemperaturstufen nicht erforderlich sind.
Erfindungsgemäß wird eine neuartige temperaturkompensierte Diode geschaffen, welche eine Reihe von wichtigen Vorteilen zeigt. Die Anzahl der Verfahrensstufen zur Herstellung dieser Diode ist geringer als bei herkömmlichen Verfahren und die Vorrichtung kann vor der zusätzlichen Stufe der Packung getestet werden. Da die Einrichtung aus einer einzigen Halbleiterscheibe gebildet wird, ist die Stufe der Packung der
Einrichtung weniger teuer als bei einer herkömmlichen Einrichtung mit einer Vielzahl von Halbleiterscheiben. Die Kontaktschichten der Einrichtungen sind zentral angeordnet und zwar auf der Oberseite und der Unterseite der Scheibe. Schließlich wird der in Sperrichtung betriebene Durchbruchiibergang in der letzten Hochtempera tür stufe ausgebildet, so daß weitere Hochtemperaturstufen unterbleiben können, welche störend wirken können. Daher ist die Ausbeute an brauchbaren Erzeugnissen groß.
Man erhält mit dem erfindungsgemäßen Verfahren temperaturkompensierte Dioden mit einer beträchtlichen Flexibilität, welche nach herkömmlichen Verfahren nicht erhalten werden können. Durch Steuerung der Übergangsfläche, der Übergangstrennung und durch Auswahl der jeweiligen Lebensdauer kann man sich wesentlich besser als bei herkömmlichen Einrichtungen einem theoretischen idealen Temperaturkoeffizienten des Wertes Null nähern. Darüber hinaus können Schwankungen des Temperaturkoeffizienten aufgrund von Schwankungen des Betriebsstroms auf einem Minimum gehalten werden.
Die Geometrie der erfindungsgemäßen Einrichtung kann leicht geändert werden, ohne daß das Verfahren geändert werden muß. Man kann daher die in Sperrichtung und in Durchlaßrichtung betriebenen Übergänge in ausreichendem Maße elektrisch identisch machen, so daß man eine temperaturkompensierte Referenzdiode erhält, welche ungeachtet der Polarität betrieben werden kann.
709822/0683
«f.
Leerseite

Claims (1)

  1. PATENTANSPRÜCHE
    ( 1.J Temperatur-kompensierte Referenzdiode in einer einzigen Halbleiterscheibe, gekennzeichnet durch eine erste Halbleiterschicht eines ersten Leitungstyps; eine zweite Halbleiterschicht eines anderen Leitungstyps und einen Durchlaß-PN-Übergang zwischen der ersten und der zweiten Schicht; eine dritte Halbleiterschicht des ersten Leitungstyps und einen Sperr-PN-Übergang zwischen der zweiten und dritten Schicht, wobei die zweite Schicht eine Region von Halbleitermaterial höherer Leitfähigkeit enthält, so daß im Sperr-PN-Übergang ein Durchbruchbereich besteht, welcher eine niedrigere Durchbruchspannung hat als der Rest des Sperr-PN-Übergangs.
    2. Referenzdiode nach Anspruch 1, dadurch gekennzeichnet, daß die Region aus Halbleitermaterial höherer Leitfähigkeit seitlich umgeben wird von dem Halbleitermaterial der zweiten Schicht, welches einen Schutzring um den Durchbruchbereich bildet.
    5. Referenzdiode nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß sich der Durchlaß-PN-Übergang zwischen der ersten und der zweiten Schicht bis zur Oberfläche der Halbleiterseheibe erstreckt und daß der Sperr-PN-Übergang zwischen der zweiten und dritten Schicht sich bis zur Oberfläche der Halbleiterscheibe erstreckt, wobei eine passivierende Schicht auf der Oberfläche über den an dieser Oberfläche endenden PN-Übergängen vorgesehen ist.
    4. Referenzdiode nach Anspruch 3, gekennzeichnet durch eine erste Metallschicht in Kontakt mit der ersten Halbleiterschicht und durch eine zweite Metallschicht in Kontakt mit der dritten Halbleiterschicht für die Ausbildung von Metallkontakten.
    0 9 8 2 2/0883 original
    5. Referenzdiode insbesondere nach einem der Anspräche 1 bis 4, gekennzeichnet durch eine Vielzahl von Halbleiterschichten, wobei benachbarte Schichten von entgegengesetztem Leitungstyp sind und eine Vielzahl von PF-Übergangen bilden, wobei einer der PfT-Übergänge ein Sperr-Übergang ist und wobei die restlichen PN-Übergänge Durchlaßübergänge sind und wobei eine der Schichten, welche an den Sperr-Übergang angrenzt, eine Region aus Halbleitermaterial mit höherer Leitfähigkeit als das Halbleitermaterial in dem Rest dieser Schicht enthält, und wobei diese Region höherer Leitfähigkeit einen Durchbruchbereich des Sperrübergangs bildet, welcher eine niedrigere Durchbruchspannung aufweist, als der Rest des Sperr-Übergangs.
    6. Referenzdiode nach Anspruch 5, dadurch gekennzeichnet, daß alle PN-Übergänge an einer einzigen Fläche der Halbleiterscheibe enden und daß auf dieser Fläche und über den in dieser Fläche endenden PN-Übergangen eine passivierende Schicht vorgesehen ist.
    7. Referenzdiode nach Anspruch 6, gekennzeichnet durch ein Paar metallischer Schichten auf entgegengesetzten Flächen der Halbleiterscheibe zur Ausbildung von Metallkontakten.
    8; Referenzdiode insbesondere nach einem der Anspräche 1 bis 7, gekennzeichnet durch eine Halbleiterscheibe eines ersten Leitungstyps; eine erste Schicht aus halbleitendem Material entgegengesetzten Leitungstyps, welche durch eine Oberfläche der Scheibe eindiffundiert wurde und einen Sperr-PM-Übergang bildet; eine zweite Halbleiterschicht des entgegengesetzten Leitungstyps, welche durch die Oberfläche der Halbleiterscheibe eindiffundiert wurde und einen zweiten Sperr-PN-Übergang bildet, welcher seitlich von dem ersten Sperr-PN-Übergang getrennt ist; eine dritte Halbleiterschicht des entgegengesetzten Leitungstyps, welcher in der Halbleiterscheibe seitlich an die erste und zweite Schicht angrenzt und einen dritten Sperr-PN-Übergang bildet, wobei diese
    709822/0683
    dritte Halbleitersehicht eine höhere Leitfähigkeit aufweist als die erste und die zweite Schicht; wobei die Sperr-PN-Übergänge der ersten, der zweiten und der dritten Schicht einen zusammenhängenden Sperr-PN-Übergang bilden mit Bereichen geringerer Durchbruchspannung als im Rest des Sperrübergangs; und eine vierte Halbleiterschicht, des ersten Leitungstyps, welche in die erste Halbleiterschicht eindiffundiert wurde und einen Durchlaß-PN-Übergang bildet.
    9. Referenzdiode nach Anspruch 8, dadurch gekennzeichnet, daß die Sperr-PN-Übergänge, welche durch die erste und die zweite Halbleiterschicht gebildet sind, den dritten Sperr-PN-Übergang in Form eines Schutzrings seitlich umgeben.
    10. Referenzdiode nach Anspruch 8, dadurch gekennzeichnet, daß die Sperr-PN-Übergänge in der ersten und der zweiten Halbleitersehicht, gemessen von der Oberfläche in einer größeren Tiefe der Scheibe liegen als der Sperr-PN-Übergang, welcher durch die dritte Halbleiterschicht gebildet ist und den dritten Sperr-PN-Übergang seitlich in Form eines Schutzrings umgeben.
    11. Referenzdiode nach Anspruch 10, dadurch gekennzeichnet, daß alle PN-Übergänge an der Oberfläche der Scheibe enden und daß eine passivlerende Schicht auf dieser Oberfläche vorgesehen ist und sich über die in dieser Oberfläche endenden PN-Übergänge erstreckt.
    12. Referenzdiode nach Anspruch 11, gekennzeichnet durch ein Paar von Metallschichten deren eine die vierte Halbleitersehicht berührt und deren andere die der vierten Schicht entgegengesetzte Seite der Halbleiterscheibe berührt, für die Anbringung von Metallkontakten.
    13. Referenzdiode, insbesondere nach einem der Ansprüche 1 bis 12, gekennzeichnet durch eine Halbleiterscheibe eines ersten Leitungstyps; eine erste Vielzahl von diskreten Regionen aus Halbleitermaterial entgegengesetzten Leitungstyps, welche
    709822/0683
    durch eine Fläche der Halbleiterscheibe eindiffundiert wurden und eine Vielzahl von Sperr-PN-Übergängen bilden; eine zweite Vielzahl von diskreten Regionen aus Halbleitermaterial des ersten Leitungstyps, deren jede in je eine andere der ersten Vielzahl der Regionen eindiffundiert wurde und die eine Vielzahl von Durchlaß-PN-Übergängen bilden; Einrichtungen durch die alle Vorwärts-PN-Übergänge elektrisch in Reihe geschaltet sind; und eine Durchbruchregion aus Halbleitermaterial entgegengesetzten Leitungstyps in der Halbleiterscheibeseitlich benachbart zweien der ersten Vielzahl von diskreten Regionen, wobei diese Durchbrucnregion eine größere Leitfähigkeit hat als die erste Vielzahl von Regionen und einen Sperr-Durchbruch-PN-Übergang mit niedrigerer Durchbruchspannung als die anderen Sperr-PE-Übergänge bildet.
    14. Referenzdiode nach Anspruch 13, dadurch gekennzeichnet, daß die Einrichtungen mit denen die Durchlaß-PN-Übergänge elektrisch in Reihe geschaltet sind, jede der diskreten Regionen der zweiten Vielzahl von Regionen mit einer anderen der diskreten Regionen der ersten Vielzahl von Regionen elektrisch verbindet.
    15. Referenzdiode nach Anspruch 13, dadurch gekennzeichnet, daß der Sperr-Durchbruch-PN-Übergang seitlich von den Regionen aus Halbleitermaterial entgegengesetzten Leitungstyps umgeben ist, welche Schutzringe um den Sperr-Durchbruch-PN-Übergang bilden.
    16. Referenzdiode nach Anspruch 13, dadurch gekennzeichnet, daß die angrenzenden zwei Regionen der ersten Vielzahl von diskreten Regionen sich von der Oberfläche aus gemessen bis zu einer größeren Tiefe erstrecken als der Sperrdurchbruch-PN-Übergang, so daß sie um diesen Sperr-Durchbruch-PN-Übergang einen seitlichen Schutzring bilden.
    709822/0683
    26A9935
    17. Referenzdiode nach Anspruch 13, dadurch gekennzeichnet, daß die Vielzahl der Sperr-PU-Übergänge und die Vielzahl der Durchlaß-PN-Übergänge sich bis zur Oberfläche der Halbleiterscheibe erstrecken und daß eine passivierende Schicht auf der Oberfläche und über den in dieser Oberfläche endenden PN-Übergängen ausgebildet ist.
    18. Referenzdiode nach Anspruch 17, gekennzeichnet durch eine Metallschicht auf einer der diskreten Regionen der zweiten Vielzahl von diskreten Regionen und eine zweite Metallschicht auf der entgegengesetzten Seite der Halbleiterscheibe für die Bildung von Metallkontakten.
    19. Verfahren zur Herstellung einer temperatur-kompensierten Referenzdiode in äner einzigen Halbleiterscheibe, gekennzeichnet durch die folgenden Stufen:
    (a) Ausbildung einer Vielzahl von seitlich mit Abstand angeordneten Regionen aus Halbleitermaterial entgegengesetzten Leitungstyps in einer Halbleiterscheibe eines ersten Leitungstyps unter Bildung einer Vielzahl von Sperr-PN-Übergängen an den Grenzflächen zwischen den Regionen und dem Rest der Halbleiterscheibe;
    (b) Ausbildung einer Schicht aus Halbleitermaterial des ersten Leitungstyps in einer der Regionen unter Bildung eines Durchlaß-PN-Übergangs an der Grenzfläche zwischen dieser einen Region und der Schicht und
    (c) Bildung einer Region aus Halbleitermaterial des entgegengesetzten Leitung&typs zwischen und angrenzend an zwei der seitlich mit Abstand nebeneinander angeordneten Regionen, welche eine höhere Leitfähigkeit aufweisen als die seitlichen Reginnen unter Bildung eines Sperr-Durchbruch-PN-Übergangs mit niedrigerer Durchbruchspannung als die vorgenannten Sperr-PN-Übergänge.
    709822/0683
    20. Verfahren zur Herstellung einer temperatur-kompensierten Referenzdiode aus einer einzigen Halbleiterscheibe, insbesondere nach Anspruch 19, gekennzeichnet durch die folgenden Stufen:
    (a) Diffusion eines Störstoffs von einer Oberfläche her in eine Halbleiterscheibe eines ersten Leitungstyps in einer Vielzahl von ausgewählten seitlich mit Abstand nebeneinander angeordneten Regionen unter Bildung ' einer Vielzahl von seitlich nebeneinander angeordneten Halbleiterregionen entgegengesetzten Leitungstyps und unter Ausbildung von Sperr-PN-Übergängen an den Grenzflächen zwischen diesen Regionen und dem Rest der Halbleiterscheibe;
    (b) Eindiffundierung eines Störstoffs in eine der Regionen unter Bildung einer Halbleiterschicht des ersten Leitungstyps und unter Bildung eines Durchlaß-PN-Übergangs an der Grenzfläche zwischen dieser einen Region und der Schicht und
    (c) Ausbildung einer Region aus Halbleitermaterial des entgegengesetzten Leitungstyps zwischen und angrenzend an zwei der seitlich mit Abstand nebeneinander angeordneten Regionen, welche eine höhere Leitfähigkeit hat als die seitlich mit Abstand nebeneinander angeordneten Regionen, unter Ausbildung eines Sperr-Durchbrueh-PN-Übergangs mit niedrigerer Durchbruchspannung als die vorgenannten Sperr-PN-Übergänge.
    21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der Störstoff in die Oberfläche der Halbleiterscheibe eindiffundiert wird unter Ausbildung der Sperr-PU-Übergänge, wobei der Sperr-Durchbruch-PN-Übergang seitlich von den seitlich mit Abstand nebeneinander angeordneten Regionen umgeben ist.
    22. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der Sperr-Durchbruch-PN-Übergang durch Eindiffundierung von Störstoffen in die Halbleiterscheibe gebildet wird.
    709822/06 83
    23. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß der Sperr—Durchbruch—PN-Übergang durch Einlegierung eines Störelements in das Halbleitermaterial der Seheibe gebildet wird.
    24. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß
    der Sperr-Durchbruch-PN-Übergang durch epitaxiales Aufwachsen einer Schicht aus Halbleitermaterial des entgegengesetzten Leitungstyps ausgebildet wird.
    25. Verfahren zur Herstellung einer temperatur-kompensierten Referenzdiode aus einer einzigen Halbleiterscheibe, insbesondere nach einem der Anspräche 19 bis 24, gekennzeichnet durch die folgenden Stufen:
    (a) Bildung einer Oxidschicht auf einer Halbleiterscheibe eines ersten Leitungstyps;
    (b) selektive Ätzung der Oxidschicht unter Ereilegung seitlich mit Abstand nebeneinander angeordneter Bereiche der Oberfläche der Halbleiterscheibe;
    (c) Eindiffundierung von Störstoffen in die freigelegten Bereiche unter Ausbildung von Regionen aus Halbleitermaterial entgegengesetzten Leitungstyps, wobei diese Regionen Sperr-PN-Übergänge an den Grenzflächen zwischen diesen Regionen und dem Rest der Halbleiterscheibe bilden;
    (d) Ausbildung einer Oxidschicht über den Regionen;
    (e) selektives Ätzen der Oxidschicht unter Ereilegung einer der Regionen;
    (f) Eindif fundierung von S tör stoff en in diese eine Region unter Ausbildung einer Schicht aus Halbleitermaterials des ersten Leitungstyps, wobei diese Schicht einen Durehlaß-PN-Übergang an der Orenzf lache zwischen der Schicht und der einen Region bildet;
    (g) Ausbildung einer Oxidschicht über der freigelegten Region;
    (h) selektives Ätzen der Oxidschicht unter Freilegung eines Teilbereichs der Oberfläche zwischen der einen Region und einer anderen der Regionen und
    70 9822/0683
    (i) Ausbildung einer Region aus Halbleitermaterial entgegengesetzten Leitungstyps durch den freigelegten Bereich hindurch zwischen und benachbart zu der einen Region und einer anderen der Regionen, wobei diese neu gebildete Region eine höhere leitfähigkeit hat als die anderen Regionen und einen Sperr-Durchbrueh-PN-Übergang mit niedrigerer Durchbruchspannung als die anderen Sperr-PlMJbergänge bildet.
    26. Verfahren nach Anspruch 25, gekennzeichnet durch die folgenden zusätzlichen Stufen:
    (j) Beschichtung des freigelegten Bereichs der Oberfläche mit einem elektrischen Isolierungsmaterial und
    (k) Abscheidung eines metallischen Materials auf der Schicht des Halbleitermaterials des einen leitungstyps und auf der entgegengesetzten Seite der Halbleiterscheibe unter Bildung von Ohm'sehen Kontakten.
    27. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß die Regionen entgegengesetzten Leitungstyps seitlich nebeneinander und mit Abstand voneinander angeordnet sind und die Region höherer Leitfähigkeit in Form von Schutzringen umgeben.
    28. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß der Sperr-Durchbruch-PN-Übergang durch Eindiffundierung von Störstoffen durch den freigelegten Bereich der Oberfläche gebildet wird.
    29. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß der Sperr-Durchbrueh-PN-Übergang durch Einlegierung eines Störelementes in das Halbleitermaterial der Scheibe gebildet wird.
    709822/0683
    30. Verfahren nach Anspruch 25, dadurch gekennzeichnet, daß der Sperr-Durchbruch-PN-iTbergang durch epitaxiales Aufwachsen einer Schicht aus Halbleitermaterial entgegengesetzten Leitungstyps gebildet wird.
    709822/0683
DE19762649935 1975-11-25 1976-10-30 Referenzdiode Withdrawn DE2649935A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/635,241 US4075649A (en) 1975-11-25 1975-11-25 Single chip temperature compensated reference diode and method for making same

Publications (1)

Publication Number Publication Date
DE2649935A1 true DE2649935A1 (de) 1977-06-02

Family

ID=24547017

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762649935 Withdrawn DE2649935A1 (de) 1975-11-25 1976-10-30 Referenzdiode

Country Status (3)

Country Link
US (2) US4075649A (de)
JP (1) JPS5265688A (de)
DE (1) DE2649935A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0018862A1 (de) * 1979-04-20 1980-11-12 Thomson-Csf Planare Avalanchediode mit Durchbruchspannung zwischen 4 und 8 Volt und Verfahren zur Herstellung
EP0211174A2 (de) * 1985-08-06 1987-02-25 Motorola, Inc. Monolitische temperaturkompensierte Spannungsreferenzdiode und Verfahren zu ihrer Herstellung

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5378788A (en) * 1976-12-23 1978-07-12 Hitachi Ltd Temperature-compensation-type constant voltage element
US4229753A (en) * 1977-08-18 1980-10-21 International Business Machines Corporation Voltage compensation of temperature coefficient of resistance in an integrated circuit resistor
JPS5458380A (en) * 1977-10-19 1979-05-11 Hitachi Ltd Zener diode
FR2445617A1 (fr) * 1978-12-28 1980-07-25 Ibm France Resistance a tension de claquage amelioree obtenue par une double implantation ionique dans un substrat semi-conducteur et son procede de fabrication
US4283236A (en) * 1979-09-19 1981-08-11 Harris Corporation Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping
US4651178A (en) * 1985-05-31 1987-03-17 Rca Corporation Dual inverse zener diode with buried junctions
US4886762A (en) * 1985-08-06 1989-12-12 Motorola Inc. Monolithic temperature compensated voltage-reference diode and method for its manufacture
US4709253A (en) * 1986-05-02 1987-11-24 Amp Incorporated Surface mountable diode
US4896196A (en) * 1986-11-12 1990-01-23 Siliconix Incorporated Vertical DMOS power transistor with an integral operating condition sensor
JPH02185069A (ja) * 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
GB9009117D0 (en) * 1990-04-24 1990-08-08 Emi Plc Thorn Pyroelectric detector and method of manufacturing the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3341377A (en) * 1964-10-16 1967-09-12 Fairchild Camera Instr Co Surface-passivated alloy semiconductor devices and method for producing the same
US3410735A (en) * 1965-10-22 1968-11-12 Motorola Inc Method of forming a temperature compensated reference diode
US3461324A (en) * 1967-07-03 1969-08-12 Sylvania Electric Prod Semiconductor device employing punchthrough
US3519900A (en) * 1967-11-13 1970-07-07 Motorola Inc Temperature compensated reference diodes and methods for making same
DE1589707B2 (de) * 1967-12-09 1971-02-04 Deutsche ITT Industries GmbH 7800 Freiburg Temperaturkompensierte Z Diodenanord nung
US3574009A (en) * 1968-03-06 1971-04-06 Unitrode Corp Controlled doping of semiconductors
US3739238A (en) * 1969-09-24 1973-06-12 Tokyo Shibaura Electric Co Semiconductor device with a field effect transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0018862A1 (de) * 1979-04-20 1980-11-12 Thomson-Csf Planare Avalanchediode mit Durchbruchspannung zwischen 4 und 8 Volt und Verfahren zur Herstellung
FR2454704A1 (fr) * 1979-04-20 1980-11-14 Thomson Csf Diode a avalanche de type planar a tension de claquage comprise entre 4 et 8 volts
EP0211174A2 (de) * 1985-08-06 1987-02-25 Motorola, Inc. Monolitische temperaturkompensierte Spannungsreferenzdiode und Verfahren zu ihrer Herstellung
EP0211174A3 (en) * 1985-08-06 1988-01-27 Motorola, Inc. Monolithic temperature compensated voltage-reference diode and method for its manufacture

Also Published As

Publication number Publication date
JPS5265688A (en) 1977-05-31
US4126496A (en) 1978-11-21
US4075649A (en) 1978-02-21

Similar Documents

Publication Publication Date Title
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE69728259T2 (de) Siliciumkarbid-cmos und herstellungsverfahren
DE69331052T2 (de) Integrierte Randstruktur für Hochspannung-Halbleiteranordnungen und dazugehöriger Herstellungsprozess
DE2903336C2 (de) Leuchtdioden-Anzeigeeinrichtung
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE19701189A1 (de) Halbleiterbauteil
DE2940699A1 (de) Mosfet-anordnung, insbesondere leistungs-mosfet-anordnung
DE69033594T2 (de) Struktur für Halbleitersubstrat verwendet für IC-Hochleistungsanordnung
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE1284517B (de) Integrierte Halbleiterschaltung
DE3545040C2 (de) Verfahren zur Herstellung einer vergrabenen Schicht und einer Kollektorzone in einer monolithischen Halbleitervorrichtung
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE1464390B2 (de) Feldeffekttransistor
DE2649935A1 (de) Referenzdiode
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE3109074A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1539090B1 (de) Integrierte Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE2944069A1 (de) Halbleiteranordnung
DE1489250A1 (de) Halbleitereinrichtung und Verfahren zu ihrer Herstellung
DE1901186A1 (de) Integrierte Schaltung und Verfahren zu deren Herstellung
DE1564534A1 (de) Transistor und Verfahren zu seiner Herstellung
DE1297762B (de) Sperrschicht-Feldeffekttransistor

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: MEHL, E., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8141 Disposal/no request for examination