DE1955221A1 - Integrierte Halbleiter-Schaltkreise - Google Patents

Integrierte Halbleiter-Schaltkreise

Info

Publication number
DE1955221A1
DE1955221A1 DE19691955221 DE1955221A DE1955221A1 DE 1955221 A1 DE1955221 A1 DE 1955221A1 DE 19691955221 DE19691955221 DE 19691955221 DE 1955221 A DE1955221 A DE 1955221A DE 1955221 A1 DE1955221 A1 DE 1955221A1
Authority
DE
Germany
Prior art keywords
conductive
current paths
aforementioned
circuit
conductive current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691955221
Other languages
English (en)
Inventor
Osamu Ichikawa
Kenji Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE1955221A1 publication Critical patent/DE1955221A1/de
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H10B99/16—Subject matter not provided for in other groups of this subclass comprising memory cells having diodes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/055—Fuse
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/926—Elongated lead extending axially through another elongated lead

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

PATENTANWÄLTE F.W. HEMMERICH -GERD MÜLLER -D. GROSSE DÜSSELDORF 10 · HOMBERGER STRASSE 5 29.10.1969
rm.fs -El-
Tokyo Shibaura ■ Electric Co. Ltd., Kawasaki-shi, Japan Titel: Integrierte Halbleiter-Schaltkreise
Die jüngsten Halbleitervorrichtungen, insbesondere aber die integrierten Halbleiter-Schaltkreise, werden immer komplizierter. So ist zum 3eispiel bei LSI, (d.h. bei Integrierung im großen Maßstabe), schwierig, die erforderlichen Schaltungen oder Verbindung mit nur einer Schicht zu erreichen, so daß Schaltungen oder Verbindungen, welche sich aus mehreren Schichten zusammensetzen, erforderlich werden. Derartig komplizierte integrierte Schaltkreise werden in relativ kleinen Mengen, jedoch für eine Vielzahl von Typen, auf Auftrag hin hergestellt. Um die Produktionsleistung zu verbessern und um die Herstellungskosten und die Herstellungszeit zu verringern, ist es sehr zu wünschen, daß ein Verfahren, mit welchem eine Vielzahl von integrierten Halbleiter-Schaltkreisen aus einer Reihe von einander identischen integrierten Schaltungen hergestellt werden kann, entwickelt wird, wobei ein jeder dieser Schaltkreise die gleichen Stromkreiselemente, welche in eine Halbleiterschicht eingearbeitet sind, aufweist, desgleichen aber auch eine Reihe von elektrisch leitenden Schichten, welche dadurch auf der Oberfläche der Halbleiterschicht aufgetragen werden, daß die Verbindung zwischen den elektrisch leitenden Schichten verändert werden wird.
Zu den Sonderausführungen von integrierten Halbleiter-Schaltkreisen gehören die Festspeicher, welche aus einer integrierten Diodenschaltung gebildet werden. Diese
- E 2 -
009322/1446
195522Ί
21 65»* 29.10.1969 rm. fs
5 -
Speicher sind vorzugsweise derart konstruiert und ausgelegt, daß der Käufer nach Wunsch deren Innenschaltungen von außen her verändern kann.
Mit Fig. 1 wird eine herkömmliche integrierte Dioden-Festspeicherschaltung gezeigt, zu weicher eine Reihe von Dioden, beispielsweise die Dioden la, Ib, lc, Id fc gehören, welche zwischen die entsprechenden Zeilensignal-Leitungen, beispielsweise zwischen 3a, 3b ... und die Spaltensignal-Leitungen 4-a, 4b ..., die zu einer Matrix zusammengefaßt sind, geschaltet sind. In diese Matrix sind auch die Schmelz elemente oder S icherungs elemente 2a, 2b, 2c, 2d ..., die zu den jeweiligen Dioden in Reihe liegen, geschaltet, *iird nun ein zu großer Strom durch eine nicht notwendige Diode oder durch die nicht notwendigen Dioden zu den ihnen zugeordneten Sicherungselementen geleitet, dann werden diese Dioden abgeschaltet und dabei ein gewünschtes Speichermuster geformt.
IM jedoch die Innenschaltung eines Festspeichers mit Ψ integrierter Diodenschaltung nach diesem Verfahren zu verändern, muß zum Durchschmelzen der Sicherungselemente ein beträchtlicher hoher Strom hindurchgeführt v/erden. Der Unterschied in den Eigenschaften der Dioden beeinflußt darüber hinaus das Schmelzen der Sicherungselemente und erschwert das Erreichen eines zwangsläufigen Durchschmelzens. Auch das geschmolzene Metall kann von einem, im Schmelzen begriffenen Sicherungselement versprüht werden und nahe gelegene Stromkreiselemente verschmutzon. oder zerstören* ... -
- E 3 -
0 09822/1446
BAD ORIGINAL -^
21 654
29.10.1969
rm.fs
Diese Erfindung zielt deshalb darauf ab, ein Verfahren zu schaffen, nach welchem zwischen den gewählten Strompfaden eines integrierten Halbleiter-Schaltkreises hergestellt werden können, ohne daß es dabei zu den zuvor beschriebenen Schwierigkeiten kommt.
Zu den in den Rahmen dieser Erfindung fallenden Verfahren zur Herstellung eines integrierten Halbleiter-Schaltkreises gehören die nachstehend angeführten Einzelschritte: Herstellung von mehreren Stromkreiselementen, welche zueinander in einem bestimmten Abstand in einer Halbleiterschicht angeordnet sind, wobei zu einem jeden dieser Stromkreiselemente oder Schaltungselemente zumindestens eine Zone gehört, welche sich auf der Schichtoberfläche befindet; Auftragen eines Isolierfilmes auf die Oberfläche der Schicht mit Ausnahme der exponierten Teile der zuvor erwähnten Zonen; das Aufbringen eines ersten leitenden Strompfades auf die erste Isolierungsschicht, wobei zumindestens ein Teil der Teile der vorerwähnten Zonen, welche den ersten leitenden Strompfad überragen, elektrisch mit diesem verbunden werden; das Auftragen eines zweiten Isolierungsfilmes auf den bereits erwähnten ersten leitenden Strompfad; das Auftragen eines zweiten leitenden Strompfades auf den zweiten Isolierungsfiln, welcher über den ersten leitenden Strompfad geschichtet ist, sowie das Aufschalten einer Durchschlagsspannung zwischen dem ersten leitenden Strompfad und dem zweiten leitenden Strompfad, wobei die Durchschlagsspannung so stark ist, daß sie, um den ersten leitenden Strompfad mit dem zweiten leitenden Strompfad verbinden zu können, den zweiten Isolierungsfilm durchschlägt.
-Gl-
009822/1U6
BAD
21 654
29.10.1969
rm.fs
Diese und andere Eigenschaften und Ziele dieser Erfindung sind besser zu verstehen, wenn dazu die nachstehend gegebene Beschreibung und die dieser Patentanmeldung beiliegenden Zeichnungen zu Hilfe genommen werden. Im einzelnen ist:
Fig.1 eine Ersatzschaltung für einen herkömmlichen Festspeicher mit integrierter Diodenschaltung;
Fig.2 eine Ersatzschaltung im Rahmen dieser Erfindung in ihrer Anwendung bei einem Festspeicher mit integrierter Diodenschaltung.
Fig. 3A sind Schnitte, welche die Fertigungsschritte ls bei der Herstellung des mit der Ersatzschaltung von Fig. 2 wiedergegebenen Festspeichers mit integrierter Diodenschaltung.
Fig. 3H eine Draufsicht, welche die geometrische Anordnung oder den geometrischen Aufbau zwischen den verschiedenen Schaltungselementen oder Stromkreiselementen des Festspeichers mit integrierter Diodenschaltung zu erkennen gibt; bei Fig. 3C, Fig. 3D und 3E handelt es sich um Schnitte längs der Linie III c.d.e-III c.d.e., während die mit Fig. 3F und Fig. 3G wiedergegebenen Schnitte in die Linie III f.$.~ III f.j. von Fig. 3H gelegt sind.
- G 2 -
009822/1U6
21 654
29.10.1969
rm.fs
Fig. 4A sind Schnitte durch GroßmaßstabIntegrationen mit Schaltungen in mehreren Schichten, welche in Übereinstimmung mit dieser Erfindung hergestellt worden sind.
Aus Fig. 2, welche eine Ersatzschaltung eines in den Rahmen dieser Erfindung fallenden Festspeichers mit integrierter Diodenschaltung ist, ist zu erkennen, daß eine Reihe von Dioden, beispielsweise die Dioden 11a, 11b, lic, lld ... zwischen die entsprechenden Zeilensignal-Leitungen 12a, 12b ... und Spaltensignal-Leitungen 13a, 13b ... einer Matrix über sehr kleine Spalten oder Abstände oder Trennstrecken, welche durch dünne Isolierschichten gebildet werden, geschaltet sind. Diese kleinen Abstände, Lücken oder Trennstrecken werden durch das selektive Durchschlagen der Isolierschichten bei Aufschalten einer Durchschlagsspannung zwischen die gewölbten Signalleitungen kurzgeschlossen, und zwar derart, daß sich ein gewünschtes Speichermuster ergibt.
Das Verfahren zur Herstellung einer solchen integrierten Dioden-Festschaltung wird nachstehend unter Verweisung auf Fig. 3A bis einschließlich Fig. 3H beschrieben.
Wie aus Fig. 3B zu erkennen ist, wird eine epitaxiale N-leitende Schicht 22, deren spezifischer Widerstand ungefähr 0.1 Ohm-cm beträgt, auf ein P-leitendes Plättchen oder eine P-leitende Schicht 21 aufgetragen. Diese P-leitende Schicht 21, welche einen spezifischen Widerstand von ungefähr 10 Ohm-cm hat, ist mit Fig. 3A
009822/1446 "G3"
21
29.10.1969 rm.fs
wiedergegeben. Dann werden mehrere Oxydfiimstreifen (SiO2) 23 auf die epitaxiale H-leitende Schicht 22 aufgetragen, und zwar in einem bestimmten Abstand zueinander. In die freiliegenden Flächen oder Zonen zwischen den Oxydfilmstreifen der epitaxialen N-leitenden Schicht 22 wird eine P-leitende Verunreinigung hineindiffundiert, so daß mehrere streifenförmige N-leitende Zonen 22a, 22b, 22c ... entstehen, welche, wie dies aus Fig. 3C zu erkennen ist, durch die P-leitenden Zonen voneinander getrennt sind, und zwar durch die P-leitenden Zonen 24-a, 24b, 2^c ... Die die N-leitenden Zonen 22a, 22b, 22c ... überdeckenden Oxydfilme werden an den Stellen entfernt, an denen die darunter befindlichen N-leitenden Schichten exponiert werden sollen. In diese N-leitenden Schichten wird durch die exponierten Stellen eine P-leitende Verunreinigung eindiffundiert, damit sich, wie aus Fig. 3D hervorgeht, in diesen N-leitenden Zonen die P-leitenden Zonen 25a, 25b ... bilden können. Während des Eindiffundierens der P-leitenden Verunreinigung werden die P-leitenden Zonen mit Oxydfilmen 26 beschichtet. Dann werden zur Befestigung der Elektroden zur Freilegung der P-leitenden Bereiche oder Zonen in die Oxydfilme die öffnungen 27a, 27b eingearbeitet. An den Stellen, an denen die P-leitenden Zonen frei liegen und über den Oxydfilmen 26 werden die ersten leitenden Strompfade oder Elektrodenanschlüsse 28a, 28b ... gebildet, und zwar dadurch, daß Aluminium in Form von Streifen aufgedampft wird. Wie aus Fig. 3E und Fig. 3F zu erkennen ist, erstrecken sich diese Anschlüsse auf eine kurze Distanz von den P-leitenden Zonen 25a, 25b aus.
- G 4 -
009S22/U46
21 65U 29.10.1969 rm.f s
Nun wird ein Isolierfilm 29, dieser Film bestehend aus Al0O0 mit einer Dicke von 5000 Ängström, unter Anwen-
dung der Hochfrequenz-Sprühtechnik über die gesamte Oberfläche des Oxydfilmes 26 und der Klemmen oder Anschlüsse 28a, 28b aufgetragen. Dies ist aus Fig. 3F zu erkennen. Zumindest wird dieser Isolierfilm derart aufgetragen, daß er die Elektrodenanschlüsse überdeckt. Auf die Oberfläche des Isolierfilmes 29 wird eine dünne Metallfilmschicht aus Aluminium aufgesetzt. Dieser Metallfilm wird dann derart geätzt, daß sich auf dem Oxydfilm 29 oberhalb der entsprechenden Elektrodenanschlüsse 28a, 28b .. die Streifen von' zweiten leitenden Strompfaden 30a, 30b ... ergeben. Die Trennung von den P-leitenden Zonen 25a, 25b ... dient dazu, zu verhindern, daß die Schaltungselemente oder Stromkreiselemente durch die Hitze beschädigt werden, welche dann erzeugt wird, wenn, wie dies später noch beschrieben wird, der Isolierfilm durchschlagen wird. Durch das Ätzen der Streifenenden der N-leitenden Zonen 22a, 22b ... beispielsweise erhalten die Isolierfilme 26 und 29 öffnungen, durch welche, wie dies in Fig. 3F, Fig. 3G und Fig. 3K wiedergegeben wird, die Elektrodenanschlüsse 31a, 31b mit den freiliegenden N-leitenden Zonen verbunden werden. Mit de"n Elektrodenanschlüssen 31a, 31b ... und den Anschlüssen 30'a, 30'b werden zur Vervollständigung eines Festspeichers mit integrierter Diodenschaltung gemäß Fig. 3H (hier nicht wiedergegebene) Leitungen verbunden, wobei die Metallfilme als Zeilensignal-Leitungen 12a, 12b ... dienen, während die Streifen der N-leitenden Zonen 22a, 22b, welche sich in dem Plättchen
- G 5 -
009822/U46
21 654
29.10.1969
rm.fs
21 befinden, als Spaltensignal-Leitungen 13a, 13b Verwendung finden.
Zur Herbeiführung eines gewünschten Speichermusters wird auf die Signalleitungen, welche mit den im integrierten Schaltkreis zu verwendenden Dioden in Verbindung stehen, eine Durchschlagsspannung aufgeschaltet. Damit aber wird in die Durchlaßrichtung der hier ver-
ψ 'bundenen Diode eine Sehaltspannung oder eine Impulsspannung von ungefähr 15 Volt gegeben. Diese Spannung führt ein Durchschlagen von einem Teil des Isolierfilmes 29 sowie ein Schmelzen des zum Metallfilm gehörenden leitenden Strompfades 30a herbei, und zwar derart, daß das geschmolzene Metall in die durch den 'Durchschlag herbeigeführte Öffnung fließt, um die unter dem Isolierfilm 29 befindliche Elektrode 28d zu erreichen, wie dies mit Fig. 3G dargestellt wird. Auf diese V/eise wird eine der kleinen Lücken oder Trennstellen, welche mit Fig. 2 wiedergegeben werden, kurzgeschlossen. Wenn diese Durchschlagsspannung auch dem Isolierfilm über das Stromkreiselement oder die in der Halbleiter-
" schicht gebildete Diode aufgeichaltet worden ist, so kann diese, wenn dies gewünscht ist, auch zwischen den ersten leitenden Strompfaden und den zweiten leitenden Strompfaden aufgeschaltet werden. Wenn auch die aufzuschaltende Spannung von solchen Faktoren abhängt, wie beispielsweise vom Material des Isolierfilmes 29, von dessen Bildung, von der Dicke des Filmes und von der Art, wie die Spannung aufgeschaltet wird, so hat sich bei dem zuvor beschriebenen Beispiel jedoch herausgestellt, daß eine Spannung von ungefähr 15 Volt geeignet
-66-
009822/1US
21 654
29.10". 196 9
rm.fs
ist. Für einen Isolierfilm aus Al3O3 mit einer Dicke von 3000 Ängström ist eine Spannung von ungefähr 10 Volt geeignet, während eine Spannung von ungefähr 20 Volt geeignet ist für einen Isolierfilm mit einer Dicke von 8000 Xngström. Gegenüber einer typischen Betriebsspannung in der Größenordnung von 5 Volt besitzen die Isolierfilme eine genügend große Durchschlagsfestigkeit. Die nicht kurzgeschlossenen Lücken oder Trennstellen haben eine Kapazität von nur 0.3 pF, was dann nicht zu Störungen führt, wenn die überlappten Zonen der über Kreuz geführten leitenden Strompfade beispielsweise 1600 Quadratmikron beträgt. Die Streukapazität läßt sich weiterhin dadurch verringern, daß ein Material mit einer relativ geringen Dielektrizitätskonstante als Isolierfilm verwendet wird, oder aber dadurch, daß die Dicke des Filmes vergrößert oder die Überlappungszonen über kreuzverlaufender leitender Strompfade verringert wird.
Als ein Verfahren, eine Durchschlagsspannung aufzusehalten, kann die Spannung allmählich vergrößert werden.
Alternativ kann ein Spannungssprung aufgeschaltet werden, wobei es dann zum Durchschlagen des Isolierfilmes kommt, wenn sich die Spannung aufbaut. In diesem Fall fließt der Strom nach erfolgtem Durchschlag durch das Stromkreiselement. Dieser Strom läßt sich jedoch durch einen Außenwiderstand auf einen solchen Wert begrenzen, daß er dem Stromkreiselement nicht schaden kann»
-67-
009822/1446
21
29.10.1969 rm.fs
Als weitere Alternative kann eine Impulsspannung bestimmter Bandbreite aufgeschaltet werden. Auch hier kommt es zu einem Durchschlagen der Isolierung, wenn sich die Spannung aufbaut. Die schädliche Auswirkung auf das Stromkreiselement kann durch Regelung der Impulsbandbreite verringert werden. Als Durchschlagsspannung soll vorzugsweise eine derartige Spannung verwendet werden, deren Wert sich in einer kurzen Zeitperiode schnell verändert, so wie beispielsweise die vorerwähnte Impulsspannung oder die vorerwähnte Stufenspannung.
Anstatt aus Al2O3, wie dies zuvor erwähnt worden ist, kann der Isolierfilm 29 auch bestehen aus Silziumoxyden, wie beispielsweise SiO2, Si3M1+, Y2°3' Be0> ThO2, CeO2, SnO2 usw. Wegen der erforderlichen niedrigen Dielektrizitätskonstante für verringerte Streukapazität und für gleichförmige Eigenschaften des Filmes zur Gewährleistung eines positiven Durchschlagens der Lücke oder der Trennstelle bei einer bestimmten Spannung werden jedoch Al2O3, SiO3 und Si3N1+ bevorzugt. Der Isolierfilm kann unter Verwendung von irgendeiner der konventionellen Methoden hergestellt werden, beispielsweise durch Hochtemperaturoxydation, durch Tieftemperaturoxydation, durch Sprühen und dergleichen.
Wenn auch Gold, Kupfer, Nickel oder ein ähnlicher Leiter an Stelle von Aluminium verwendet werden können, so wird Aluminium jedoch deswegen bevorzugt, weil es auf dem Isolierfilm eine große Haftfähigkeit besitzt, weil
009822/U46 - g β -
21
29.10.1969 rm.fs
sein Schmelzpunkt niedrig ist und weil es eine hohe spezifische Leitfähigkeit hat. Gold und Kupfer haben auf dem Isolierfilm nur eine geringe Haftfähigkeit, so daß es notwendig ist, bei Verwendung dieser Materialien zuvor eine Beschichtung mit Chrom vorzunehmen.
Die leitenden Strompfade können unter Verwendung von irgendeiner der herkömmlichen Methoden hergestellt werden, beispielsweise durch Aufdampfen, Aufsprühen oder durch Elektroplattierung.
Verglichen mit der herkömmlichen Ausführung des Verfahrens besteht keine Gefahr, daß bei dem zuvor beschriebenen Festspeicher mit integrierter Diodenschaltung Metall auf andere Stromkreiselemente gelangen kann, solange die auf die Lücke oder Trennstelle geschaltete Spannung nicht übermäßig hoch ist. Weil weiterhin das Durchschlagen der Isolierschicht statt vom Strom in der Hauptsache von der Spannung abhängig ist, wird das Durchschlagen nicht beeinflußt von den Unterschieden in den Eigenschaften der Dioden, auch dann nicht, wenn die Durchschlagsspannung über die Lücke oder Trennstelle der Diode aufgeschaltet wird. Bei Festspeichern mit integrierter Diodenschaltung liegt die"Anzahl der verwendeten Dioden im allgemeinen bei 10 bis 20 % der in der Schaltung enthaltenen Gesamtdioden, es ist hierbei möglich, das gewünschte Speichermuster dadurch herbeizuführen, und in einer kürzeren Zeit, als dies bei der früheren Methode zum Abschalten von Dioden der Fall war, durch Schmelzen der mit den Dioden in Reihe geschalteten Schmelzsicherungselemente.
009822/1U6 " G 9 "
29.10.1969
rm.fs ^-- i
Diese Erfindung ist auch geeignet zur Herbeiführung elektrischer Verbindungen zwischen Stromkreiselementen, welche zu Großmaßstabintegrierungen (LSI) gehören und eine Mehrschichtenschaltung erforderlich machen. Ein solcher Anwendungsfall soll nachstehend nun unter Verweisung auf Fig. 4A und Fig. 4B beschrieben werden.
Bei diesem Beispiel werden in einer Halbleiterschicht * der P-Leitung eine Diode und ein Transistor hergestellt. Um es genauer zu sagen, in eine P-leitende Schicht 41 wird eine N-leitende Zone 42 und eine P-leitende Zone 43 zur Bildung einer Diode eindiffundiert. In genügend isolierender Entfernung von der IT-leitenden Zone 42 dieser Diode wird eine N-leitende Zone 44 eindiffundiert, welche in der P-leitenden Schicht 41 wie der Kollektor eines Transistors wirkt. In die N-leitende Zone 44 wird eine als Basiszone wirkende P-leitende Zone 45 eindiffundiert. Daraufhin wird dann eine N-leitende Zone 46, welche als Emitter-* zone wirkt, zur Bildung des Transistors in den P-leitenden Bereich oder die P-leitende Zone 45 diffundiert. Die Diffusion dieser Bereiche oder Zonen wird unter Verwendung einer Oxydfilmmaske in einer den Fachleuten bekannten Ueise vorgenommen.
Nun werden dadurch öffnungen in den Oxydfilm 47 eingearbeitet, daß dieser zur Freilegung der Teile der P-leitenden Zone 43 und der N-leitenden Zone 42 der Diode sowie der P-leitenden Zone oder der Basiszone 45,
- G 10 -
009822/1446
21 6sJ 955221
29.10.1969
rm.fs
Al
der N-leitenden Zone oder der Emitterzone 46 und der N-leitenden Zone oder Kollektorzone 44 des Transistors geätzt wird. Dann werden auf die freigelegten Stellen und auf dem Oxydfilm 47 die ersten leitenden Strompfade aus Aluminium 48, 49, 50, 51 und 55 gebildet. Es folgt das Auftragen eines Isolierungsfilmes 52, welcher beispielsweise aus Al2Oq besteht, auf die übrigen Stellen des Oxydfilmes 47 und auf die ersten leitenden Strompfade 48, 49, 50, 51 und 55. In den Isolierungsfilm 52 wird über dem ersten leitenden Strompfad 55, um einen Teil desselben freizulegen, eine öffnung eingearbeitet. Auf dieser freiliegenden Stelle und auf dem Isolierungsfilm 52 wird ein zweiter leitender Strompfad 53 derart angeordnet, daß er, wie dies aus Fig. 4A hervorgeht, über dem ersten leitenden Strompfad 49 zu liegen kommt. Einer der ersten leitenden Strompfade oder Elektroden 48, welcher mit dem P-leitenden Bereich der Diode in Verbindung steht, sowie der zweite leitende Strompfad 53 werden auf Außenklemmen geführt. Wird eine Verbindung zwischen dem ersten leitenden Strompfad 49 und dem zweiten leitenden Strompfad 53 gewünscht, dann wird in Durchlaßrichtung der Diode zwischen zweiten leitenden Strompfad 53 und dem ersten leitenden Strompfad 43 eine zum Durchschlagen der Isolierschicht 52 genügend große Durchschlagsspannung auf geschaltet. V/eil im wesentlichen die gesamte Durch-. Schlagsspannung über die Diode auf den ersten leitenden Strompfad 49 und den zweiten leitenden Strompfad 5 3 geführt wird, wird die zwischen ihnen befindliche Isolierschicht 52 zu einem Durchschlagen veranlaßt,
- C 11 -
29.10.1969 rm.fs
so daß, wie bereits zuvor beschrieben, der erste leitende Strompfad 49 und der zweite leitende Strompfad 5 3 kurzgeschlossen v/erden und auf diese Weise der Kollektorbereich oder die Kollektorzone des Transistors und die N-leitende Zone der Diode, wie dies aus Fig. 4 B zu erkennen ist, miteinander verbunden werden.
Soll ein anderer zweiter leitender Strompfad 54 mit einem der ersten leitenden Strompfade, beispielsweise dem Strompfad 50, verbunden v/erden, dann läßt sich eine derarte Verbindung durch Aufschaltung einer Durchschlagssapnnung zwischen diese leitenden Strompfade herbeiführen. In alternativer Weise kann in den Film 52 über dem ersten leitenden Strompfad 50 durch Ätzen eine öffnung eingearbeitet werden. Dann kann der zweite leitende Strompfad 54 auf dem freiliegenden Teil des leitenden Strompfades 50 und über einem Teil des Isolierfilmes 52 angeordnet werden.
Wenn auch die zu den Schichten gehörende Verdrahtung oder Verbindung im Zusammenhang mit den zuvor erwähnten Großmaßstabintegrierungen (LSI) nach Fig. M-A und 4B beschrieben worden ist, so sollte es doch klar sein, daß sich diese Erfindung nicht auf eine Zweischichtenverbindung beschränkt, sondern vielmehr auch bei Verbindungen oder Verdrahtungen mit mehr als drei Schichten - unter Erzielung gleicher Resultate Anwendung finden kann.
- G 12 -
QQ9822/1U6
29.10.1969 rm.fs
Bei den Großmaßstabintegrierungen (LSI) sind die Art des Isolierfilmes, die Art und Weise seiner Herstellung, die Filmdicke, die Art des AufSchaltens einer Durchschlagsspannung, das Material für die leitenden Strompfade, gleich denen,die für einen Festspeicher mit integrierter Diodenschaltung Verwendung finden.
-Al-
009822/U46

Claims (1)

  1. 21 65M-
    29.10.1969 rm. f s
    Tokyo Shibaura Electric Co. Ltd., Kawasaki-shi, Japan Patentanspruch:
    l./Ein Verfahren zur Herstellung elektrischer Verbin-V/ düngen zwischen ausgewählten leitenden Strompfaden in einem integrierten Halbleiter-Schaltkreis mit einer Halbleiterschicht, mit mehreren Stromkreis-
    W elementen oder Schaltungselementen, welche jeweils eine in der Oberfläche der vorerwähnten Schicht geformte Zone besitzen, mit ersten leitenden Strompfaden, von denen mindestens einer elektrisch mit den vorerwähnten Zonen der bereits erwähnten Stromkreiselemente oder Schaltungselemente in Verbindung' steht, mit einem über den zuvor erwähnten leitenden ersten Stromkreisen oder Strompfaden angeordneten Isolierungsfilm, sowie mit zweiten leitenden Strompfaden, welche mit dem vorerwähnten Isolierungsfilm als Zwischenschicht über den vorerwähnten ersten leitenden Strompfaden angeordnet sind. Das Verfahren
    ^ zur Herstellung elektrischer Verbindungen zwischen
    ausgewählten leitenden Strompfaden in einer Halbleiterschicht,
    dadurch gekennzeichnet, daß zur Herbeiführung des Durchschlagens des vorerwähnten Isolierungsfilmes eine Durchschlagsspannung genügender Größe zwischen den durch den Isolierfilm getrennten Strompfaden aufgeschaltet wird, um die beiden ausgewählten Stro-pfade elektrisch miteinander zu verbinden
    - Ende -
    009822/UA6
    BAD ORIGINAL
    Leerseite
DE19691955221 1968-11-02 1969-11-03 Integrierte Halbleiter-Schaltkreise Pending DE1955221A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7975468 1968-11-02

Publications (1)

Publication Number Publication Date
DE1955221A1 true DE1955221A1 (de) 1970-05-27

Family

ID=13698995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691955221 Pending DE1955221A1 (de) 1968-11-02 1969-11-03 Integrierte Halbleiter-Schaltkreise

Country Status (3)

Country Link
US (1) US3634929A (de)
DE (1) DE1955221A1 (de)
NL (1) NL6916402A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2217538A1 (de) * 1971-04-23 1972-10-26 N.V. Philips Gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zum Anbringen von Zwischenverbindungen in einer Halbleiteranordnung
DE3128562A1 (de) * 1981-07-18 1983-01-27 Pierburg Gmbh & Co Kg, 4040 Neuss Schwimmer einer schwimmerkammer

Families Citing this family (95)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1311178A (en) * 1970-09-19 1973-03-21 Ferranti Ltd Semiconductor devices
BE789991A (fr) * 1971-10-12 1973-04-12 Siemens Ag Dispositif logique, en particulier decodeur a elements redondants
US3818252A (en) * 1971-12-20 1974-06-18 Hitachi Ltd Universal logical integrated circuit
US3877051A (en) * 1972-10-18 1975-04-08 Ibm Multilayer insulation integrated circuit structure
US3844831A (en) * 1972-10-27 1974-10-29 Ibm Forming a compact multilevel interconnection metallurgy system for semi-conductor devices
US4060888A (en) * 1976-06-29 1977-12-06 Tyco Filters Division, Inc. Method of improving ohmic contact through high-resistance oxide film
FR2404895A1 (fr) * 1977-09-30 1979-04-27 Radiotechnique Compelec Cellule de memoire programmable a diodes semiconductrices
IT1110843B (it) * 1978-02-27 1986-01-06 Rca Corp Contatto affondato per dispositivi mos di tipo complementare
US4502208A (en) * 1979-01-02 1985-03-05 Texas Instruments Incorporated Method of making high density VMOS electrically-programmable ROM
US4608585A (en) * 1982-07-30 1986-08-26 Signetics Corporation Electrically erasable PROM cell
US4543594A (en) * 1982-09-07 1985-09-24 Intel Corporation Fusible link employing capacitor structure
US4584669A (en) * 1984-02-27 1986-04-22 International Business Machines Corporation Memory cell with latent image capabilities
US4701780A (en) * 1985-03-14 1987-10-20 Harris Corporation Integrated verticle NPN and vertical oxide fuse programmable memory cell
US4635345A (en) * 1985-03-14 1987-01-13 Harris Corporation Method of making an intergrated vertical NPN and vertical oxide fuse programmable memory cell
US4899205A (en) * 1986-05-09 1990-02-06 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US4881114A (en) * 1986-05-16 1989-11-14 Actel Corporation Selectively formable vertical diode circuit element
US4876220A (en) * 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
US5367208A (en) * 1986-09-19 1994-11-22 Actel Corporation Reconfigurable programmable interconnect architecture
GB2198581B (en) * 1986-12-04 1990-01-24 Marconi Electronic Devices Semiconductor arrangement
US4829014A (en) * 1988-05-02 1989-05-09 General Electric Company Screenable power chip mosaics, a method for fabricating large power semiconductor chips
US5780323A (en) * 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5614756A (en) * 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5624741A (en) * 1990-05-31 1997-04-29 E. I. Du Pont De Nemours And Company Interconnect structure having electrical conduction paths formable therein
US5163180A (en) * 1991-01-18 1992-11-10 Actel Corporation Low voltage programming antifuse and transistor breakdown method for making same
US5242851A (en) * 1991-07-16 1993-09-07 Samsung Semiconductor, Inc. Programmable interconnect device and method of manufacturing same
US5241496A (en) * 1991-08-19 1993-08-31 Micron Technology, Inc. Array of read-only memory cells, eacch of which has a one-time, voltage-programmable antifuse element constructed within a trench shared by a pair of cells
US5498895A (en) * 1993-07-07 1996-03-12 Actel Corporation Process ESD protection devices for use with antifuses
US5369054A (en) * 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
US5468680A (en) * 1994-03-18 1995-11-21 Massachusetts Institute Of Technology Method of making a three-terminal fuse
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
US5741720A (en) * 1995-10-04 1998-04-21 Actel Corporation Method of programming an improved metal-to-metal via-type antifuse
US5859562A (en) * 1996-12-24 1999-01-12 Actel Corporation Programming circuit for antifuses using bipolar and SCR devices
US6385074B1 (en) 1998-11-16 2002-05-07 Matrix Semiconductor, Inc. Integrated circuit structure including three-dimensional memory array
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7157314B2 (en) 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US8575719B2 (en) 2000-04-28 2013-11-05 Sandisk 3D Llc Silicon nitride antifuse for use in diode-antifuse memory arrays
US6631085B2 (en) 2000-04-28 2003-10-07 Matrix Semiconductor, Inc. Three-dimensional memory array incorporating serial chain diode stack
EP1312120A1 (de) 2000-08-14 2003-05-21 Matrix Semiconductor, Inc. Dichte matrizen und ladungsspeicheranordnungen und verfahren zur herstellung
US6580124B1 (en) 2000-08-14 2003-06-17 Matrix Semiconductor Inc. Multigate semiconductor device with vertical channel current and method of fabrication
US6624011B1 (en) 2000-08-14 2003-09-23 Matrix Semiconductor, Inc. Thermal processing for three dimensional circuits
US6661730B1 (en) 2000-12-22 2003-12-09 Matrix Semiconductor, Inc. Partial selection of passive element memory cell sub-arrays for write operation
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6545898B1 (en) 2001-03-21 2003-04-08 Silicon Valley Bank Method and apparatus for writing memory arrays using external source of high programming voltage
US6897514B2 (en) * 2001-03-28 2005-05-24 Matrix Semiconductor, Inc. Two mask floating gate EEPROM and method of making
US6841813B2 (en) * 2001-08-13 2005-01-11 Matrix Semiconductor, Inc. TFT mask ROM and method for making same
US6525953B1 (en) 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
US6593624B2 (en) 2001-09-25 2003-07-15 Matrix Semiconductor, Inc. Thin film transistors with vertically offset drain regions
EP1436815B1 (de) * 2001-09-18 2010-03-03 Kilopass Technology, Inc. Halbleiterspeicherzelle und speicherarray mit einem durchbruchsphänomen in einem ultradünnen dielektrikum
US6798693B2 (en) * 2001-09-18 2004-09-28 Kilopass Technologies, Inc. Semiconductor memory cell and memory array using a breakdown phenomena in an ultra-thin dielectric
US6766960B2 (en) * 2001-10-17 2004-07-27 Kilopass Technologies, Inc. Smart card having memory using a breakdown phenomena in an ultra-thin dielectric
US6700151B2 (en) * 2001-10-17 2004-03-02 Kilopass Technologies, Inc. Reprogrammable non-volatile memory using a breakdown phenomena in an ultra-thin dielectric
US6624485B2 (en) 2001-11-05 2003-09-23 Matrix Semiconductor, Inc. Three-dimensional, mask-programmed read only memory
US6853049B2 (en) * 2002-03-13 2005-02-08 Matrix Semiconductor, Inc. Silicide-silicon oxide-semiconductor antifuse device and method of making
US6992925B2 (en) * 2002-04-26 2006-01-31 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having counter-doped poly and buried diffusion wordline
US6898116B2 (en) * 2002-04-26 2005-05-24 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor having a buried N+ connection
US6777757B2 (en) * 2002-04-26 2004-08-17 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor
US6940751B2 (en) * 2002-04-26 2005-09-06 Kilopass Technologies, Inc. High density semiconductor memory cell and memory array using a single transistor and having variable gate oxide breakdown
US6737675B2 (en) 2002-06-27 2004-05-18 Matrix Semiconductor, Inc. High density 3D rail stack arrays
US6650143B1 (en) 2002-07-08 2003-11-18 Kilopass Technologies, Inc. Field programmable gate array based upon transistor gate oxide breakdown
US7031209B2 (en) * 2002-09-26 2006-04-18 Kilopass Technology, Inc. Methods and circuits for testing programmability of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US7042772B2 (en) * 2002-09-26 2006-05-09 Kilopass Technology, Inc. Methods and circuits for programming of a semiconductor memory cell and memory array using a breakdown phenomenon in an ultra-thin dielectric
US20060249753A1 (en) * 2005-05-09 2006-11-09 Matrix Semiconductor, Inc. High-density nonvolatile memory array fabricated at low temperature comprising semiconductor diodes
US6791891B1 (en) 2003-04-02 2004-09-14 Kilopass Technologies, Inc. Method of testing the thin oxide of a semiconductor memory cell that uses breakdown voltage
US6924664B2 (en) * 2003-08-15 2005-08-02 Kilopass Technologies, Inc. Field programmable gate array
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US6972986B2 (en) * 2004-02-03 2005-12-06 Kilopass Technologies, Inc. Combination field programmable gate array allowing dynamic reprogrammability and non-votatile programmability based upon transistor gate oxide breakdown
US7064973B2 (en) * 2004-02-03 2006-06-20 Klp International, Ltd. Combination field programmable gate array allowing dynamic reprogrammability
US20050218929A1 (en) * 2004-04-02 2005-10-06 Man Wang Field programmable gate array logic cell and its derivatives
US8767433B2 (en) 2004-05-06 2014-07-01 Sidense Corp. Methods for testing unprogrammed OTP memory
US7755162B2 (en) * 2004-05-06 2010-07-13 Sidense Corp. Anti-fuse memory cell
US8735297B2 (en) 2004-05-06 2014-05-27 Sidense Corporation Reverse optical proximity correction method
US9123572B2 (en) 2004-05-06 2015-09-01 Sidense Corporation Anti-fuse memory cell
KR101144218B1 (ko) * 2004-05-06 2012-05-10 싸이던스 코포레이션 분리 채널 안티퓨즈 어레이 구조
US7511982B2 (en) * 2004-05-06 2009-03-31 Sidense Corp. High speed OTP sensing scheme
US7164290B2 (en) * 2004-06-10 2007-01-16 Klp International, Ltd. Field programmable gate array logic unit and its cluster
US20050275427A1 (en) * 2004-06-10 2005-12-15 Man Wang Field programmable gate array logic unit and its cluster
US7135886B2 (en) * 2004-09-20 2006-11-14 Klp International, Ltd. Field programmable gate arrays using both volatile and nonvolatile memory cell properties and their control
US7193436B2 (en) * 2005-04-18 2007-03-20 Klp International Ltd. Fast processing path using field programmable gate array logic units
US20090272958A1 (en) * 2008-05-02 2009-11-05 Klaus-Dieter Ufert Resistive Memory
US8049299B2 (en) * 2009-02-25 2011-11-01 Freescale Semiconductor, Inc. Antifuses with curved breakdown regions
US8221635B2 (en) * 2009-03-03 2012-07-17 Raytheon Company Process for multiple platings and fine etch accuracy on the same printed wiring board
US20100283053A1 (en) * 2009-05-11 2010-11-11 Sandisk 3D Llc Nonvolatile memory array comprising silicon-based diodes fabricated at low temperature
US9761595B2 (en) 2013-02-21 2017-09-12 Infineon Technologies Ag One-time programming device and a semiconductor device
US9627395B2 (en) 2015-02-11 2017-04-18 Sandisk Technologies Llc Enhanced channel mobility three-dimensional memory structure and method of making thereof
US9478495B1 (en) 2015-10-26 2016-10-25 Sandisk Technologies Llc Three dimensional memory device containing aluminum source contact via structure and method of making thereof
US10539475B2 (en) * 2016-11-17 2020-01-21 Sensor Holdings Limited Stretch sensor with an improved flexible interconnect
US11074985B1 (en) 2020-02-25 2021-07-27 HeFeChip Corporation Limited One-time programmable memory device and method for operating the same
US11152381B1 (en) 2020-04-13 2021-10-19 HeFeChip Corporation Limited MOS transistor having lower gate-to-source/drain breakdown voltage and one-time programmable memory device using the same
US11114140B1 (en) 2020-04-23 2021-09-07 HeFeChip Corporation Limited One time programmable (OTP) bits for physically unclonable functions
US11437082B2 (en) 2020-05-17 2022-09-06 HeFeChip Corporation Limited Physically unclonable function circuit having lower gate-to-source/drain breakdown voltage

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2872565A (en) * 1955-04-28 1959-02-03 Honeywell Regulator Co Welding method
US3390012A (en) * 1964-05-14 1968-06-25 Texas Instruments Inc Method of making dielectric bodies having conducting portions
US3312871A (en) * 1964-12-23 1967-04-04 Ibm Interconnection arrangement for integrated circuits
US3485934A (en) * 1968-10-31 1969-12-23 Xerox Corp Circuit board

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2217538A1 (de) * 1971-04-23 1972-10-26 N.V. Philips Gloeilampenfabrieken, Eindhoven (Niederlande) Verfahren zum Anbringen von Zwischenverbindungen in einer Halbleiteranordnung
DE3128562A1 (de) * 1981-07-18 1983-01-27 Pierburg Gmbh & Co Kg, 4040 Neuss Schwimmer einer schwimmerkammer

Also Published As

Publication number Publication date
NL6916402A (de) 1970-05-06
US3634929A (en) 1972-01-18

Similar Documents

Publication Publication Date Title
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE3141967C2 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE68926261T2 (de) Symmetrische sperrende Hochdurchbruchspannungshalbleiteranordnung und Verfahren zur Herstellung
DE3927033C2 (de) Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung
DE3145231A1 (de) Halbleiteranordnung fuer hohe spannungen
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE2300847A1 (de) Schmelzbare verbindung fuer integrierte schaltungen
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE2063579A1 (de) Halbleitereinnchtung
DE19653615A1 (de) Leistungshalbleiterbauteil mit überlappender Feldplattenstruktur und Verfahren zu dessen Herstellung
DE2754397A1 (de) Verfahren zur herstellung eines schottky-sperrschicht-kontaktes
DE3116356A1 (de) "programmierbare halbleiteranordnung und verfahren zu deren herstellung"
DE2226613A1 (de) Halbleiterbauelement
DE2133184A1 (de) Verfahren zum Herstellen von Halbleiterbauteilen
DE2922016A1 (de) Vlsi-schaltungen
DE2453279C3 (de) Halbleiteranordnung
DE2523221A1 (de) Aufbau einer planaren integrierten schaltung und verfahren zu deren herstellung
DE2649935A1 (de) Referenzdiode
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE4425360A1 (de) Ladungsgekoppelte Einrichtung und Verfahren zu deren Herstellung
DE3148323A1 (de) Halbleiterschaltung
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE69518047T2 (de) Programmierbares Element in Anordnungen mit metallischen Barriere-Schichten und Verfahren