DE3927033C2 - Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung - Google Patents

Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung

Info

Publication number
DE3927033C2
DE3927033C2 DE3927033A DE3927033A DE3927033C2 DE 3927033 C2 DE3927033 C2 DE 3927033C2 DE 3927033 A DE3927033 A DE 3927033A DE 3927033 A DE3927033 A DE 3927033A DE 3927033 C2 DE3927033 C2 DE 3927033C2
Authority
DE
Germany
Prior art keywords
amorphous silicon
insulating film
silicon
electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3927033A
Other languages
English (en)
Other versions
DE3927033A1 (de
Inventor
Yasunori Nakazaki
Kazuki Hirakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP1124486A external-priority patent/JPH02153552A/ja
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of DE3927033A1 publication Critical patent/DE3927033A1/de
Application granted granted Critical
Publication of DE3927033C2 publication Critical patent/DE3927033C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5252—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising anti-fuses, i.e. connections having their state changed from non-conductive to conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8615—Hi-lo semiconductor devices, e.g. memory devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung betrifft ein Halbleiterbauelement und Verfahren zu seiner Herstellung, wobei das Halbleiterbauelement hauptsächlich als eine "Antisicherung" dient, die dadurch Daten speichert, daß sie aufgrund eines Stromflusses bei angelegter Spannung von einem Zustand hohen Widerstands zu einem Zustand geringen Widerstands wechselt.
Wenn bei einer solchen Antisicherung eine Spannung an Elektroden angelegt wird und ein Strom fließt, dann bewirkt der Strom den Übergang von einem nichtleitenden Zustand zu einem leitenden Zustand. Eine Antisicherung ist demnach ein Halbleiterbauelement, dessen Charakteristik und Funktion dem einer Sicherung entgegengesetzt ist, bei welcher üblicherweise von einem leitenden Zustand zu einem nichtleitenden Zustand gewechselt wird, beispielsweise um in einer Polysiliciumverdrahtung eine Unterbrechung herbeizuführen.
Chalcogenide und amorphes Silicium sind als Material für Antisicherungen bekannt, und Beispiele ihrer praktischen Anwendung ergeben sich aus den folgenden Dokumenten.
Bei der JP 32944/1972 B bewirkt die einem Halbleiterbauelement aus amorphem Silicium mit hohem Widerstand durch Bestrahlung mit einem Elektronenstrahl, einem Laserstrahl oder ähnlichem zugeführte Energie, daß der stabile Zustand hohen Widerstands des Halbleiters zu einem stabilen Zustand niedrigen Widerstands wechselt.
Bei einem in der JP 4038/1982 B offenbarten PROM, das aus Polysilicium mit hohem Widerstand aufgebaut ist, wird durch Anlegen eines elektrischen Feldes der Widerstandswert irreversibel geändert.
Ein aus der JP 88739/1979 A bekanntes EEPROM aus einem Chalcogenid auf der Basis von Tellur hat einen hohen elektrischen Widerstand in einem amorphen Zustand und einen niedrigen elektrischen Widerstand in einem kristallisierten Zustand.
Die Antisicherung wird für einfache Verdrahtungsverbindungsschalter bei einem IC, einem PLA (programmable logic array) und einer redundanten Speicherschaltung sowie bei einem PROM eingesetzt, bzw. sein Einsatz wird erwogen.
Fig. 2 ist eine schematische Teilquerschnittsansicht eines Halbleiterbauelements, das als eine solche Antisicherung verwendet wird und dem Halbleiterbauelement der Erfindung sehr ähnlich ist.
In Fig. 2 zeichnet 201 ein Halbleitersubstrat, 202 eine an der Oberfläche des Halbleitersubstrats 201 ausgebildete Störstellendiffusionszone, 203 und 203a Zwischenschichtisolierfilme, 204 eine Verdrahtungselektrode, 205 amorphes Silicium und 206 eine auf dem amorphen Silicium 205 ausgebildete obere Elektrode. Es sei angemerkt, daß das amorphe Silicium 205 ein Element mit hohem Widerstand darstellt.
Die obere Elektrode 206 besteht aus einem leitenden Element und wird gleichzeitig mit der Verdrahtungselektrode 204 ausgebildet.
Bei dieser Anordnung werden die Verdrahtungselektrode 204 und das amorphe Silicium 205 im wesentlichen im Kontakt mit den beiden entgegengesetzten Seiten der Diffusionszone 202 aufgebracht, und das amorphe Silicium 205 befindet sich zwischen der oberen Elektrode 206 und einer unteren Elektrode, die von der Diffusionszone gebildet wird. Das amorphe Silicium mit hohem Widerstand stellt dabei den eigentlichen Teil der Antisicherung dar. Wenn eine Spannung zwischen die obere Elektrode 206 und die Verdrahtungselektrode 204, die mit der unteren Elektrode (202) in Verbindung steht, angelegt wird, um einen Stromfluß hervorzurufen, dann tritt im Bereich des amorphen Siliciums 205 zwischen den beiden Elektroden ein irreversibler Übergang vom Zustand hohen Widerstands zu einem Zustand niedrigen Widerstands auf. Man kann also unter Ausnutzung der Tatsache, daß der Abschnitt im Bereich des amorphen Siliciums 205 von einem nichtleitenden Zustand zu einem leitenden Zustand wechselt, ein Speicherelement aufbauen.
Das in oben beschriebener Weise aufgebaute herkömmliche Halbleiterbauelement hat im Hinblick auf die Leistungsfähigkeit vor dem Übergang vorzugsweise möglichst hohen Widerstandswert Roff und nach dem Übergang einen möglichst niedrigen Widerstandswert Ron. Während amorphes Silicium deshalb nicht günstig ist, weil sein Widerstandswert vor dem Übergang Roff ein wenig geringer als der eines aus einem Oxidfilm bestehenden Isolierfilms ist, ist es zuverlässiger als ein Element, das vom Durchbruch eines Isolierfilms Gebrauch macht. Es hat also Vor- und Nachteile. Das herkömmliche Element ist außerdem deshalb nicht günstig ausgebildet, weil der Widerstandswert Roff im Zustand vor dem Übergang relativ gering wird, wenn als Akzeptorionen, Donatorionen oder ähnliches zur Verringerung des Widerstandswerts nach dem Übergang Ron dem amorphen Silicium zugegeben werden.
Ein Halbleiterbauelement gemäß dem Oberbegriff des Patentanspruchs 1 ist in Form eines PROMs aus der US 4,569,121 bekannt. Das PROM enthält eine durch Bitleitungen und Wortleitungen definierte Diodenmatrix, bei der an jeder Kreuzungsstelle zwischen einer Bitleitung und einer Wortleitung eine Reihenschaltung aus einer Diode und einer Antisicherung zwischen die beiden Leitungen geschaltet ist. Die Antisicherung ist eine Schicht aus amorphem Silicium, die zwischen einer Elektrode und, unter Zwischenlage einer Metallsilizid-Schicht, der Diode angeordnet ist.
Aufgabe der Erfindung ist es, unter Vermeidung der vorgenannten Nachteile ein Halbleiterbauelement mit amorphem Silicium zu schaffen, dessen Widerstandswert Roff so groß wie der Widerstand eines Isoliermaterials ist, und bei dem der Widerstandswert Ron durch Zusatz von Störstellenionen erniedrigt ist, sowie ein Verfahren zur Herstellung dieses Halbleiterbauelements zu schaffen, durch das andere Halbleiterbauelemente auf demselben Substrat nicht beeinträchtigt werden.
Diese Aufgabe wird durch ein Halbleiterbauelement gemäß Patentanspruch 1 und ein Verfahren gemäß den Patentansprüchen 5 und 6 gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Das eine Antisicherung bildende Halbleiterbauelement weist einen Vierschichtaufbau mit einer unteren Elektrode, einem Siliciumisolierfilm, amorphem Silicium und einer oberen Elektrode auf. In einem von zwei Fällen sind der Siliciumisolierfilm, das amorphe Silicium und die obere Elektrode nacheinander ausgehend von einer Störstellendiffusionsschicht oder polykristallinem Silicium einer unteren Elektrode ausgebildet. In dem anderen Fall folgen auf die untere Elektrode nacheinander das amorphe Silicium, der Siliciumisolierfilm und die obere Elektrode. Das für beide Fälle verwendete amorphe Silicium kann ein Störstellenelement der Gruppe III wie B, Al, Ga oder der Gruppe V, wie P, As, Sb enthalten.
Durch den Siliciumisolierfilm, der einen hohen spezifischen Widerstand aufweist, als eine der vier Schichten des Halbleiterbauelements wird ein hoher Widerstandswert Roff erzielt, andererseits aber aufgrund der Eigenschaft des amorphen Siliciums die Zuverlässigkeit der Antisicherung gewährleistet. Der Siliciumisolierfilm wird sehr dünn gemacht, um einerseits den hohen Widerstandswert Roff zu gewährleisten, andererseits aber den Widerstandswert Ron möglichst nicht zu beeinträchtigen, da der dünne Isolierfilm leicht durch eine entsprechend vorgegebene Spannung durchbrochen und sein Widerstand leicht gesenkt werden kann.
Wenn ein Dotierstoff der genannten Art durch Ionenimplantation mit 1015 cm-3 in die Zone des amorphen Siliciums des Vierschichtaufbaus implantiert wird und bei Anlegen einer Spannung (Schreibspannung) durch den dann fließenden Strom Joul'sche Wärme entsteht und einen Teil des amorphen Siliciums schmilzt und anschließend wieder abkühlt, kann ein Wechsel zu einer polykristallinen oder ähnlichen Struktur auftreten. Dabei wird der Dotierstoff in diese der polykristallinen Struktur ähnlicher Struktur aufgenommen (was im akademischen und Patentbereich als Faden bezeichnet wird) und aktiviert, wodurch der Widerstandswert Ron gesenkt wird.
Ausführungsbeispiele der Erfindung werden nachfolgend anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Teilquerschnittsansicht einer Ausführungsform des Halbleiterbauelements gemäß der Erfindung,
Fig. 2 eine Teilquerschnittsansicht als Beispiel eines bekannten Halbleiterbauelements,
Fig. 3 eine Teilquerschnittsansicht einer anderen Ausführungsform des Halbleiterbauelements gemäß der Erfindung und
Fig. 4 eine Teilquerschnittsansicht noch einer anderen Ausführungsform des Halbleiter­ bauelements gemäß der Erfindung.
Ausführungsform 1
Fig. 1 zeigt eine Querschnittsansicht einer Ausführungsform eines Halbleiterbauelements gemäß der Erfindung, wobei 101 ein Halbleitersubstrat, beispielsweise aus einkristallinem Silicium bezeichnet. 102 ist eine n+-leitende oder p+-leitende Störstellen-Diffusionszone (untere Elektrode), 103 und 103a Zwischenschichtisolierfilme, 104 eine Verdrahtungselektrode etwa aus Aluminium, 105 amorphes Silicium, 106 eine obere Elektrode, etwa aus Aluminium, 107 ein Siliciumisolierfilm aus SiO2 oder Si3N4 und 108 ein Kontaktloch. Eine Elektrodenanordnung in einem Vierschichtaufbau, die als Hauptteil einer Antisicherung dient, setzt sich aus der oberen Elektrode 106, dem amorphen Silicium 105, dem Siliciumisolierfilm 106 und der unteren Elektrode 102 zusammen. Diese Anordnung unterscheidet sich von dem in Fig. 2 gezeigten Stand der Technik durch den Siliciumisolierfilm 107, der sich zwischen der unteren Elektrode (102) und dem amorphen Silicium 105 befindet.
Wenn bei dieser Anordnung das amorphe Silicium aufgebracht wird, befindet sich der Siliciumisolierfilm auf der Oberfläche des Siliciumsubstrats, dort wo das amorphe Silicium mit dem Substrat in Berührung kommt. Deshalb kann das amorphe Silicium gleichförmig ausgebildet werden, da der Kristallzustand dieses Isolierfilms ein amorpher ist. Die Folge davon ist eine Verbesserung der Stabilität und der Reproduzierbarkeit im Hinblick auf die Schreibspannung (Programmierspannung) und den Strom. Dies ist eine deutliche Verbesserung im Vergleich zu dem Fall, wo, wie in Fig. 2, das amorphe Silicium direkt auf dem Substrat ausgebildet wird. Dabei kann es abhängig vom Siliciumkristall zu Abnormitäten und einer ungleichförmigen Ausbildung des amorphen Siliciums kommen.
Anzumerken ist, daß das amorphe Silicium 105 mit einem Störstellenelement der Gruppe III wie B, Al, Ga oder der Gruppe V wie P, As, Sb dotiert werden kann, das denselben Leitungstyp wie die Diffusionszone 102 aufweist. Dadurch kann, wie oben beschrieben, der Widerstandswert Ron verglichen mit dem Fall ohne Dotierung verringert werden.
Ausführungsform 2
Fig. 3 ist eine Teilschnittansicht einer anderen Ausführungsform des Halbleiterbauelements gemäß der Erfindung. In Fig. 3 werden zur Bezeichnung gleicher Teile dieselben Bezugszahlen wie in Fig. 1 verwendet, und im folgenden wird nur auf die Unterschiede dieser zweiten Ausführungsform gegenüber der ersten eingegangen. Bei der zweiten Ausführungsform von Fig. 3 befindet sich der Siliciumisolierfilm 107 zwischen dem amorphen Silicium 105 und der oberen Elektrode 106. Die Ausführungen zur Dotierung des amorphen Siliciums 105 bei der ersten Ausführungsform gelten gleichermaßen auch für die zweite Ausführungsform.
Selbst wenn, bei dem Aufbau gemäß Fig. 3, ein Nadelloch in einem Sperrschichtmetall wie TiN oder ähnlichem, das unter der Elektrode 106 verwendet wird, auftritt und Aluminium beispielsweise eindringt, dann tritt zwischen dem Aluminium und dem Siliciumisolierfilm 107 keine wesentliche Reaktion auf, so daß Probleme wie eine geringe Ausbeute verhindert werden. Da amorphes Silicium merklich mit Aluminium reagiert, kann oberhalb von 300°C auch ohne ein solches Sperrschichtmetall eine Reaktion auftreten. Die vorliegende Erfindung beseitigt diese Probleme des Standes der Technik, das heißt einen Kurzschluß, der sich bei der Herstellung des Halbleiterbauelements ergibt. Wenn beim Stand der Technik ein Sperrschichtmetall eingesetzt wird und ein Nadelloch oder ähnliches auftritt, führt dies zu einer Verringerung der Produktionausbeute.
Beispiel 3
Fig. 4 ist eine Teilquerschnittsansicht einer dritten Ausführungsform des Halbleiterbauelements gemäß der Erfindung. Wieder sind gleiche Teile mit denselben Bezugszahlen wie in den Fig. 1 und 3 bezeichnet und beschränkt sich die folgende Erläuterung auf die Unterschiede. Bei dieser dritten Ausführungsform besteht die untere Elektrode aus einer polykristallinen Siliciumschicht 102. Auf dieser befindet sich als Siliciumisolierschicht 107 Siliciumoxid. Darauf folgt das amorphe Silicium 105 und auf diesem die obere Elektrode 106. Auch die dritte Ausführungsform weist deshalb einen Vierschichtaufbau auf. Zur Programmierung wird an die Elektroden 104 und 106 eine Spannung angelegt, die zur Entwicklung Joul'scher Wärme führt. Bei dieser Ausführungsform wird polykristallines Silicium für die untere Elektrode verwendet, das von Siliciumoxid umgeben ist, wodurch die Wärmeableitung verringert wird und der Temperaturanstieg aufgrund der Joul'schen Wärme beschleunigt wird. Daher kann die Programmierung sehr effektiv ausgeführt werden. Der Siliciumoxidfilm 107 kann zwischen dem polykristallinen Silicium 102 und dem amorphen Silicium 105, zwischen dem amorphen Silicium 105 und der oberen Elektrode 106 oder auf beiden Seiten des amorphen Siliciums 105 vorgesehen werden.
Ausführungsform 4
Nachfolgend soll eine Ausführungsform des Verfahrens zur Herstellung des Halbleiterbauelements der ersten Ausführungsform gemäß Fig. 1 beschrieben werden. Dieses Verfahren wird anhand der Folge der Schritte (a) bis (f) beschrieben. Dabei wird von einem Schritt (c2) die Rede sein als einem zusätzlichen Schritt zum Dotieren des amorphen Siliciums. Dieser Schritt entfällt, wenn das Dotieren nicht erforderlich ist.
Schritt (a): Die Diffusionszone 102 wird in dem Siliciumhalbleitersubstrat 101 ausgebildet. Dann wird auf der gesamten Oberfläche der Zwischenschichtisolierfilm 103 aus SiO2 oder Si3N4 ausgebildet und anschließend an vorgegebener Stelle auf der Diffusionszone 102, dort wo das amorphe Silicium abgeschieden werden soll, mittels lithographischer Techniken ein Kontaktloch 108 erzeugt.
Schritt (b): SiO2 wird in einer Dicke von 0,01 µm oder weniger, zum Beispiel 0,001 µm, mittels eines CVD Verfahrens zur Bildung des Siliciumisolierfilms 107 im Boden des Kontaktlochs 108 abgeschieden.
Schritt (c): Das amorphe Silicium 105 wird mit einer Dicke von etwa 1,5 µm mittels eines CVD Verfahrens bei 560°C abgeschieden und in das Kontaktloch 108 eingebettet.
Schritt (c2): Ein Störstellenelement wird in das amorphe Silicium eindotiert. Wird beispielsweise P (ein Element der Gruppe V) als n-leitender Dotierstoff verwendet, dann wird P+ mit 60 keV und 1 × 1015 bis 1 × 1016 cm-3 in das amorphe Silicium 105 ionenimplantiert. Wenn B (ein Element der Gruppe IV) als p-leitender Dotierstoff verwendet wird, wird BF2 + mit 80 keV und 1 × 1015 bis 1 × 1016 cm-3 ionenimplantiert, um auf diese Weise B in das amorphe Silicium 105 zu dotieren.
Schritt (d): Das amorphe Silicium 105 wird fotogeätzt und mittels eines Musterungsprozesses in die Form einer Elektrode gebracht.
Schritt (e): Nach Aufbringen des Zwischenschichtisolierfilms 103a auf der gesamten Oberfläche werden Kontaktlöcher 108a und 109 gebildet, die dem Anschluß von Leitungsdrähten dienen. Das Kontaktloch 108a geht bis zur Oberfläche des amorphen Siliciums 105. Das Kontaktloch 109 reicht bis zur Oberseite der Diffusionszone 102.
Schritt (f): Zuerst wird beispielsweise ein Sperrschichtmetall aus Ti-TiN durch ein Zerstäubungsverfahren aufgebracht und dann Al-Si ebenfalls durch Zerstäuben abgeschieden und die Verdrahtungselektrode 104 und die obere Elektrode 105 durch einen Musterungsprozess geformt.
Der Grundaufbau des Elements, wie er sich aufgrund des voranstehend beschriebenen Verfahrens ergibt, ist in Fig. 1 gezeigt. Es sei angemerkt, das im Schritt (b) der SiO2 Film durch thermische Oxidation in einer Atmosphäre von beispielsweise N2 Gas mit 2% O2 bei 900°C während 30 Minuten bis zu einer Dicke von 0,005 bis 0,01 µm ausgebildet werden kann. Alternativ kann der SiO2 Film bis zu einer Dicke von einigen zehn Ångström in H2SO4 + H2O2 ausgebildet werden und das SiO2 dann bei 900°C wärmebehandelt werden.
Ausführungsform 5
Eine weitere Ausführungsform des Verfahrens zur Herstellung des in Fig. 3 gezeigten Halbleiterbauelements wird nachfolgend beschrieben. Diese Ausführungsform wird in einer Folge von Schritten (A) bis (E) beschrieben. Dabei handelt es sich bei dem Schritt (B2) um einen zusätzlichen Schritt zum Dotieren des amorphen Siliciums, der dem Schritt (c2) entspricht und deshalb nicht im einzelnen dargestellt wird.
Schritt (A): Auf dem Siliciumhalbleitersubstrat 101 wird die Störstellendiffusionszone 102 ausgebildet. Auf der gesamten Oberfläche wird dann der Zwischenschichtisolierfilm 103 aus SiO2 oder Si3N4 ausgebildet. Dann wird an vorgegebener Stelle auf der Diffusionszone 102, wo das amorphe Silicium abgeschieden werden soll, lithographisch ein Kontaktloch 108 erzeugt.
Schritt (B): Das amorphe Silicium bzw. ein amorpher Siliciumfilm 105 wird bis zu einer Dicke von etwa 0,15 µm bei 560°C mittels eines CVD Verfahrens abgeschieden und in das Kontaktloch 108 eingebettet.
Schritt (B2): Wenn ein Dotierstoff der Gruppe III oder V in das amorphe Silicium eindotiert werden soll, erfolgt dies durch Ionenimplantation von P oder B entsprechend dem Schritt (c2) der Ausführungsform 4.
Schritt (C): Das amorphe Silicium bzw. der amorphe Siliciumfilm 105 wird mittels eines Trockenätzverfahrens unter Verwendung von CF4 geätzt, um in eine Elektrodenform gebracht zu werden.
Schritt (D): Nachdem ein Zwischenschichtfilm 103a auf der gesamten Oberfläche aufgebracht wurde, werden Kontaktlöcher 108a und 109 zum Anschluß von Leitungsdrähten gebildet.
Schritt (E): Mittels eines CVD Verfahrens wird ein SiO2 Film mit einer Dicke von etwa 0,01 µm ausgebildet. Dieser Film wird bis auf den Teil auf dem amorphen Silicium 105 mittels einer Fotoätztechnik entfernt, so daß der SiO2 Film 107 zurückbleibt.
Schritt (F): Die Verdrahtungselektrode 104 und die obere Elektrode 106 werden auf gleiche Weise wie im Schritt (f) der Ausführungsform 4 hergestellt und das Verfahren damit abgeschlossen.
Es sei angemerkt, daß das Halbleiterbauelement gemäß der Erfindung nicht nur als Antisicherung verwendbar ist, sondern auch für eine Halbleitervorrichtung, die zu einem PLA oder einem allgemeinen Speicher zusammengesetzt wird. Darüber hinaus kann das Halbleiterbauelement, wie oben beschrieben, direkt als ein PROM-Element und als Verdrahtungsverbindungsschalter anderer Vorrichtungen eingesetzt werden. Wenn das Halbleiterbauelement als Verdrahtungsverbindungsschalter verwendet wird, wird es an einer Stelle eingesetzt, wo eine integrierte Schaltung mit einer Makrozelle, etwa einer Standardzelle für eine besondere Anwendung angeschlossen ist, damit ein Benutzer an seinem Arbeitsplatz eine speziellen Wünschen entsprechende integrierte Schaltung schaffen kann.
Wie beschrieben, wird mit der Erfindung ein Programmierelement geschaffen, das mit dem herkömmlichen amorphen Silicium an einer als Antisicherung benützten Stelle des Halbleiterbauelements versehen ist, über und/oder unter dem ein Isolierfilm ausgebildet ist. Durch den Siliciumisolierfilm wird ein höherer Widerstandswert Roff gewährleistet, während das amorphe Silicium die Zuverlässigkeit garantiert. Die vereinte Wirkung dieser beiden Eigenschaften verbessert die Stabilität und Reproduzierbarkeit im Hinblick auf die zum Programmieren erforderliche Spannung und den Strom. Im Ergebnis kann ein Element geschaffen werden, das sich durch einen höheren Wert von Roff und einen niedrigeren Wert von Ron auszeichnet als herkömmliche Elemente.
Da der Wert von Roff nicht beeinflußt wird, wenn Dotierstoff zur Senkung des Werts von Ron in das amorphe Silicium dotiert wird, können ein hoher Wert von Roff einerseits und ein niedriger Wert von Ron andererseits gleichzeitig realisiert werden. Insbesondere bei der in Fig. 3 gezeigten Ausführungsform kann, da das obere Elektrodenmaterial selbst und ein Sperrschichtmetall als Teil davon nicht mit dem amorphen Silicium reagieren kann, das Herstellungsverfahren vereinfacht werden.
Da, wie beschrieben, die Antisicherung leicht herstellbar ist und leicht bei einem PLA und einer Speichervorrichtung einsetzbar ist, trägt die vorliegende Erfindung zur Kostenreduzierung eines Gesamtsystems bei.
Bei einer Ausführungsform der Erfindung wird polykristallines Silicium ect., das auf der Oberseite eines Halbleitersubstrats ausgebildet wird, anstelle einer Diffusionszone verwendet, wo die untere Elektrode auf dem Halbleitersubstrat hergestellt wird, und ein Oxidfilm ist zwischen dem polykristallinen Silicium und dem amorphen Silicium und/oder zwischen dem amorphen Silicium und der oberen Elektrode vorgesehen. Dies ergibt folgende Wirkungen:
Zusätzlich zu den schon oben genannten Wirkungen kann, wenn ein Oxidfilm als thermischer Oxidfilm hergestellt wird, der thermische Einfluß auf das Halbleitersubstrat verringert werden, was eine Neuverteilung der Störstellen in der Diffusionszone eines Substrats verhindert. Auf diese Weise kann eine sehr zuverlässige Halbleitervorrichtung geschaffen werden.
Polykristallines Silicium, das sich anstelle einer Dotierungszone auf einem Isolierfilm auf dem Substrat befindet, führt zu folgenden Wirkungen:
  • 1. Da die Oxidationsgeschwindigkeit von polykristallinem Silicium schneller als die von einkristallinem Silicium ist, kann die Behandlung bei niedriger Temperatur und in kurzer Zeit abgeschlossen werden. Dadurch ist der Einfluß auf Transistoreigenschaften, wie Transkonduktanz, Leckströme und Schwellenspannung, gering.
  • 2. Der auf polykristallinem Silicium erzeugte Oxidfilm hat eine niedrigere Spannungsdurchbruchsfestigkeit verglichen mit auf einem einkristallinen Silicium erzeugten Oxidfilm. Daher kann man mit einer relativ niedrigen Programmierspannung auskommen.
  • 3. Der auf polykristallinem Silicium erzeugte Oxidfilm hat schlechtere kristalline Eigenschaften im Vergleich zu einem auf einkristallinem Silicium erzeugten Oxidfilm und eignet sich daher zur Bedeckung eines amorphen Siliciumfilms. Wenn die Kristalleigenschaften gut sind, besteht die Möglichkeit, daß das amorphe Silicium an der Grenzfläche zum Oxidfilm polykristalline Struktur annimmt.

Claims (6)

1. Halbleiterbauelement mit einer Elektrodenanordnung auf der Oberfläche eines Halbleitersubstrats (101), bei dem durch Anlegen einer Spannung an zwei Elektroden (102, 106) der Elektrodenanordnung ein Übergang von einem Zustand hohen Widerstands zu einem Zustand niedrigen Widerstands zwischen den beiden Elektroden auftritt, und die Elektrodenanordnung einen Bereich aus amorphem Silicium (105) umfaßt, dadurch gekennzeichnet, daß die Elektrodenanordnung einen Vierschichtaufbau mit einer oberen Elektrode (106), dem Bereich aus amorphem Silicium (105), einem Siliciumisolierfilm (107) und einer unteren Elektrode (102) aufweist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die eine (102) der Elektroden aus einer Dotierstoffdiffusionszone an der Oberfläche des Halbleitersubstrats (101) besteht.
3. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß eine (102) der Elektroden (102, 106) aus polykristallinem Silicium besteht.
4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das amorphe Silicium ein Dotierstoffelement der Gruppe III oder V enthält.
5. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, gekennzeichnet durch die Schritte:
Ausbilden eines Zwischenschichtisolierfilms (103) auf einem Halbleitersubstrat (101), auf dem eine untere Elektrode (102) ausgebildet ist,
Erzeugen eines Kontaktlochs (108) in dem Zwischenschichtisolierfilm (103),
Ausbilden eines Siliciumisolierfilms (107) auf dem Boden des Kontaktlochs mittels eines CVD Verfahrens, durch thermische Oxidation oder eine Behandlung mit H2SO4 + H2O2, Abscheiden von amorphen Silicium auf der gesamten Oberfläche und Ausbilden eines Musters der amorphen Siliciumschicht auf dem Siliciumisolierfilm durch Fotoätzen,
Ausbilden eines Zwischenschichtisolierfilms (103a) und Ausbilden von Kontaktlöchern auf dem amorphen Silicium und für einen Leitungsdraht (104) zu der unteren Elektrode (102),
Dampfphasenabscheiden eines Elektrodenmaterials auf der gesamten Oberfläche und Ausbilden einer oberen Elektrode (106) und eines Leitungsdrahts (104) der Elektrodenanordnung auf dem amorphen Silicium (105) durch einen Mustergebungsprozeß.
6. Verfahren zur Herstellung eines Halbleiterbauelements nach Anspruch 1, gekennzeichnet durch die Schritte:
Ausbilden eines Zwischenschichtisolierfilms (103) auf einem Halbleitersubstrat (101), auf dem eine Dotierstoffdiffusionszone (102) als untere Elektrode ausgebildet ist,
Herstellen eines Kontaktlochs in dem Zwischenschichtisolierfilm (103),
Abscheiden von amorphem Silicium bis zum Boden des Kontaktlochs und Musterung der amorphen Siliciumschicht mittels Fotoätzens,
Ausbilden eines Siliciumisolierfilms (107) mittels eines CVD Verfahrens und dann Ausbilden eines Siliciumisolierfilm nur auf der amorphen Siliciumschicht (105), und
Ausbilden eines Zwischenschichtisolierfilms und dann zweier Kontaktlöcher für Leitungsdrähte zu den Elektroden in diesem.
DE3927033A 1988-08-23 1989-08-16 Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung Expired - Fee Related DE3927033C2 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP20903488 1988-08-23
JP1124486A JPH02153552A (ja) 1988-08-23 1989-05-19 半導体素子及びその製造方法
JP18538789A JPH0756884B2 (ja) 1988-08-23 1989-07-18 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
DE3927033A1 DE3927033A1 (de) 1990-03-01
DE3927033C2 true DE3927033C2 (de) 2000-12-21

Family

ID=27314937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3927033A Expired - Fee Related DE3927033C2 (de) 1988-08-23 1989-08-16 Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung

Country Status (1)

Country Link
DE (1) DE3927033C2 (de)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477165A (en) * 1986-09-19 1995-12-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5451887A (en) * 1986-09-19 1995-09-19 Actel Corporation Programmable logic module and architecture for field programmable gate array device
US5070384A (en) * 1990-04-12 1991-12-03 Actel Corporation Electrically programmable antifuse element incorporating a dielectric and amorphous silicon interlayer
US5272101A (en) * 1990-04-12 1993-12-21 Actel Corporation Electrically programmable antifuse and fabrication processes
US5614756A (en) 1990-04-12 1997-03-25 Actel Corporation Metal-to-metal antifuse with conductive
US5866937A (en) * 1990-04-12 1999-02-02 Actel Corporation Double half via antifuse
US5404029A (en) * 1990-04-12 1995-04-04 Actel Corporation Electrically programmable antifuse element
US5543656A (en) * 1990-04-12 1996-08-06 Actel Corporation Metal to metal antifuse
US5181096A (en) * 1990-04-12 1993-01-19 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayer
US5780323A (en) 1990-04-12 1998-07-14 Actel Corporation Fabrication method for metal-to-metal antifuses incorporating a tungsten via plug
US5552627A (en) * 1990-04-12 1996-09-03 Actel Corporation Electrically programmable antifuse incorporating dielectric and amorphous silicon interlayers
US5298784A (en) * 1992-03-27 1994-03-29 International Business Machines Corporation Electrically programmable antifuse using metal penetration of a junction
EP0656151A1 (de) * 1992-08-21 1995-06-07 Xilinx, Inc. Antisicherung und verfahren zu ihrer bildung
US5581111A (en) * 1993-07-07 1996-12-03 Actel Corporation Dielectric-polysilicon-dielectric antifuse for field programmable logic applications
US5369054A (en) 1993-07-07 1994-11-29 Actel Corporation Circuits for ESD protection of metal-to-metal antifuses during processing
US5427979A (en) * 1993-10-18 1995-06-27 Vlsi Technology, Inc. Method for making multi-level antifuse structure
US5633189A (en) * 1994-08-01 1997-05-27 Actel Corporation Method of making metal to metal antifuse
US5986322A (en) * 1995-06-06 1999-11-16 Mccollum; John L. Reduced leakage antifuse structure
US5793094A (en) * 1995-12-28 1998-08-11 Vlsi Technology, Inc. Methods for fabricating anti-fuse structures
US5744980A (en) * 1996-02-16 1998-04-28 Actel Corporation Flexible, high-performance static RAM architecture for field-programmable gate arrays
US5726484A (en) * 1996-03-06 1998-03-10 Xilinx, Inc. Multilayer amorphous silicon antifuse
US5723358A (en) * 1996-04-29 1998-03-03 Vlsi Technology, Inc. Method of manufacturing amorphous silicon antifuse structures
US5753540A (en) * 1996-08-20 1998-05-19 Vlsi Technology, Inc. Apparatus and method for programming antifuse structures
US5764563A (en) * 1996-09-30 1998-06-09 Vlsi Technology, Inc. Thin film load structure
US5909049A (en) 1997-02-11 1999-06-01 Actel Corporation Antifuse programmed PROM cell
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
KR100481865B1 (ko) * 2002-11-01 2005-04-11 삼성전자주식회사 상변환 기억소자 및 그 제조방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5488739A (en) * 1977-10-31 1979-07-14 Burroughs Corp Electrically rewritable memory device
JPS574038B2 (de) * 1975-12-03 1982-01-23
US4569121A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS574038B2 (de) * 1975-12-03 1982-01-23
JPS5488739A (en) * 1977-10-31 1979-07-14 Burroughs Corp Electrically rewritable memory device
US4569121A (en) * 1983-03-07 1986-02-11 Signetics Corporation Method of fabricating a programmable read-only memory cell incorporating an antifuse utilizing deposition of amorphous semiconductor layer

Also Published As

Publication number Publication date
DE3927033A1 (de) 1990-03-01

Similar Documents

Publication Publication Date Title
DE3927033C2 (de) Halbleiterbauelement mit Antifuse-Elektrodenanordnung und Verfahren zu seiner Herstellung
DE3141967C2 (de)
DE3046721C2 (de) Programmierbare Speicherzelle und Verfahren zu ihrer Herstellung
DE2841467C2 (de) Programmierbarer Festwertspeicher
DE2300847C3 (de) Halbleiterfestwertspeicher
DE3127826C2 (de) Halbleiterspeicher
DE3036869C2 (de) Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
DE1903961C3 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE2536809C2 (de) Verfahren und Vorrichtung zum Rückstellen stromfadenbildender Speicherzellen
DE19731495C2 (de) Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
DE2017642C3 (de) Programmierbarer Festwertspeicher
DE2443178C2 (de) Speichervorrichtung mit einer Halbleiterschicht
DE10339070B4 (de) Herstellungsverfahren für einen Lateralen Phasenwechsel-Speicher
DE69724478T2 (de) Verfahren zur Herstellung eines kleinflächigen Kontakts zwischen Elektroden
EP0987764B1 (de) Elektrisch programmierbare, nichtflüchtige Speicherzellenanordnung
DE1955221A1 (de) Integrierte Halbleiter-Schaltkreise
DE3116356A1 (de) "programmierbare halbleiteranordnung und verfahren zu deren herstellung"
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2653724A1 (de) Halbleiter-schaltelement mit irreversiblem verhalten und halbleiterspeicher unter verwendung des halbleiter-schaltelements
DE2215264A1 (de) Schaltbares bistabiles Widerstandsbauelement
DE2754397A1 (de) Verfahren zur herstellung eines schottky-sperrschicht-kontaktes
DE2063579A1 (de) Halbleitereinnchtung
DE1959438B2 (de) Verfahren zum Herstellen elektrisch leitender Verbindungen zwischen mehreren Schaltungselementen einer auf oder in einem Trägerkörper ausgebildeten integrierten Schaltung
DE3224287C2 (de)
DE3109074C2 (de)

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: HOFFMANN, E., DIPL.-ING., PAT.-ANW., 82166 GRAEFEL

8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee