DE1903961C3 - Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung - Google Patents
Integrierte Halbleiterschaltung und Verfahren zu ihrer HerstellungInfo
- Publication number
- DE1903961C3 DE1903961C3 DE1903961A DE1903961A DE1903961C3 DE 1903961 C3 DE1903961 C3 DE 1903961C3 DE 1903961 A DE1903961 A DE 1903961A DE 1903961 A DE1903961 A DE 1903961A DE 1903961 C3 DE1903961 C3 DE 1903961C3
- Authority
- DE
- Germany
- Prior art keywords
- circuit element
- layer
- silicon
- insulating layer
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 45
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 9
- 230000007704 transition Effects 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 230000005669 field effect Effects 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 239000000463 material Substances 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 10
- 235000012239 silicon dioxide Nutrition 0.000 description 10
- 238000000151 deposition Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 229910000077 silane Inorganic materials 0.000 description 4
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 229910052756 noble gas Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- ILAHWRKJUDSMFH-UHFFFAOYSA-N boron tribromide Chemical compound BrB(Br)Br ILAHWRKJUDSMFH-UHFFFAOYSA-N 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000599 Cr alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- 241000589614 Pseudomonas stutzeri Species 0.000 description 1
- XSTXAVWGXDQKEL-UHFFFAOYSA-N Trichloroethylene Chemical group ClC=C(Cl)Cl XSTXAVWGXDQKEL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- VMPVEPPRYRXYNP-UHFFFAOYSA-I antimony(5+);pentachloride Chemical compound Cl[Sb](Cl)(Cl)(Cl)Cl VMPVEPPRYRXYNP-UHFFFAOYSA-I 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/055—Fuse
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/122—Polycrystalline
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/123—Polycrystalline diffuse anneal
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/124—Polycrystalline emitter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/136—Resistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49082—Resistor making
- Y10T29/49099—Coating resistive material on a base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine integrierte Halbleiterschaltung mit einem Träger aus monokristallinem
Silizium, einem in einem Oberflächenbereich des Trägers gebildeten Schaltungselement, einer
diesen Oberflächenbereich bedeckenden Isolierschicht, die wenigstens eine öffnung über einem ausgewählten
Bereich des Schaltungselements aufweist,
einem in einer zweiten Ebene über der Isolierschicht gebildeten weiteren Schaltungselement und einer
elektrischen Anschlußverbindung, die durch die öffnung
der Isolierschicht hindurch den ausgewählten Bereich des in dem Träger gebildeten Schaltungselements
mit dem in der zweiten Ebene liegenden Schaltungselement verbindet. Ferner bezieht sie sich auf
ein Vertanen zur Herstellung einer solchen integrierten Halbleiterschaltung.
Eine integrierte Schaltungsanordnung der eingangs angegebenen Art ist bereits im SCP and SOLID
STATETECHNOLOGY, Mai 1966, S. 43 bis 47 bekannt. Bei dieser bekannten Halbleiterschaltung ist
in einem Träger aus Silizium ein Transistor gebildet,
und über dem Träger ist dann eine Siliziumdioxidschicht aufgebracht. Als Zugang zu den Transistorzonen
sind in der Siliziumdioxidschicht öffnungen gebildet, in die anschließend während eines Aufdampfvorgangs
Aluminium eindringt und die Kontaktverbindung mit den Zonen des Transistors herstellt. Das
aufgedampfte Aluminium wird auch zur Herstellung von Verbindungen zu Widerständen und Kondensatoren
benutzt, die auf der Siliziumdioxidschicht unter Verwendung einer Legierung aus Nickel und Chrom
hergestellt werden. Auf Grund der Verwendung einer Metallegierung zur Herstellung der in der zweiten
Ebene liegenden Schaltungselemente sind die Auswahlmöglichkeiten hinsichtlich der Art der in der
zweiten Ebene herstellbaren Schaltungselemente sehr begrenzt; auch die Bereiche der erzielbaren Parameter
dieser Schaltungselemente sind nicht sehr groß.
Es ist auch bereits ein Verfahren bekannt (FR-PS 1464157), mit dessen Hilfe in einer Siliziumdioxidschicht
ein ohmscher Widerstand gebildet werden kann. Dabei wird auf einem Träger eine Siliziumdioxidschicht
gebildet, über der dann eine Aluminiumschicht aufgebracht wird. Durch Temperaturerhöhung
wird eine Reaktion zwischen dem Aluminium und dem Siliziumdioxid herbeigeführt, damit aus der Siliziumdioxidschicht
unter der Aluminiumschicht ein Leiter mit einem bestimmten spezifischen Widerstand
entsteht. In dem bei diesem bekannten Vei fahren angewendeten Träger befindet sich jedoch kein Schaltungselement-,
es ist nur eine Ebene von Schaltungselementen vorhanden, die praktisch die Ebene der
Siliziumdioxidschicht ist.
Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Halbleiterschaltung der eingangs angegebenen
Art so auszugestalten, daß in der zweiten Ebene beliebige Arten von Schaltungselementen mit großen
Parameterbereichen gebildet werden können. Ferner soll ein einfach ausführbares Verfahren zur Herstellung
einer solchen Halbleiterschaltung geschaffen werden.
Nach der Erfindung wird diese Aufgabe dadurch gelöst, daß mindestens eine Schicht des in der zweiten
Ebene liegenden Schaltungselements und die mit dieser Schicht einstückig ausgebildete Anschlußverbindung
aus Silizium bestehen, wobei das Silizium der Schicht des in der zweiten Ebene liegenden Schal=
tungselements polykristallin ist und eine gleichmäßig verteilte Korngröße mit einem effektiven mittleren
Durchmesser von weniger als 0,25 μπι aufweist.
Bei der erfindungsgemäßen Halbleiterschaltung bestehen sowohl das Über der Isolierschicht gebildete
Schaltungselement als auch die Anschlußverbindungen zwischen diesem Schaltungselement und den im
Trägermaterial gebildeten Schaltungselement aus Si-
lizium. Durch Einhalten der oben angegebenen mittleren Konvgröße bei der Bildung der Siliziumschicht
in der zweiten Ebene ergibt sich eine glatte Oberfläche, so daß vor der eigentlichen Bildung des Schaltungselements
in dei zweiten Ebene keine besondere Bearbeitung der Siliziumoberfläche erforderlich ist.
Außerdem ermöglicht die Verwendung des Materials Silizium für die Schicht der zweiten Ebene die Herstellung
sowohl passiver als auch aktiver Schaltungselemente. Wenn beispielsweise das Schaltungselement
in der zweiten Ebene ein Widerstand ist, dann lassen sich auf Grund der Verwendung von Silizium
Widerstandswerte in der Größenordnung von 100 000 Ohm/Quadrat erreichen. Die Verwendung polykristallinen
Siliziums mit einer Korngröße von weniger als 0,25 um ist zwar bereits aus einem Halbleiterherstellungsverfahren
bekannt (GB-PS 1073555), doch werden bei diesem Verfahren keine Halbleiterschaltungen
mil Bauelementen in zwei Ebenen erzeugt.
Vorteilhafte Weiterbildungen de.·, jrfindungsgemäßen
Halbleiterschaltung sind in den Unteransprüchen 2 bis 9 gekennzeichnet. Die im Unteranspruch 6
gekennzeichnete Weiterbildung geht bereits aus einem älteren Vorschlag (DE-OS 1901819) hervor,
wonach bereits PN-Übergänge in polykristallinem Halbleitermaterial gebildet wurden.
Das erfindungsgemäße Verfahren, bei dem in einem Oberflächenbereich eines Halbleiterträgers aus
monokristallinem Silizium ein Schaltungselement gebildetwird, über diesem Oberflächenbereich eine Isolierschicht
aufgebracht wird, in die Isolierschicht eine öffnung zum Freilegen eines ausgewählten Bereichs
des Schaltungselements angebracht und ein weiteres Schaltungselement in einer zweiten Ebene gebildet
wird, das durch die öffnung in der Isolierschicht mit dem im Halbleiterträger liegenden Schaltungselement
in elektrischer Verbindung steht, ist dadurch gekenn^ zeichnet, daß über der Isolierschicht bei einer Temperatur
von weniger als 900° C und bei einer Wachstumsgeschwindigkeit von weniger als 1 μηι/Γηίη eine
Sc'iiicht aus polykristallinem Silizium mit einer gleichmäßig
verteilten Korngröße von weniger als 0,25 μπι
und mit einer im wesentlichen glatten Oberfläche aufgebracht wird, und daß die Schicht aus polykristallinem
Silizium zumindest als Teil des weiteren Schaltungselements verwendet wird.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen 11 bis
13 gekennzeichnet.
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Es zeigt
Fig. 1 einen Schnitt durch eine integrierte Halbleiterschaltung,
Fig. 2 eine Draufsicht auf die Halbleiterschaltung von Fig. 1,
Fig. 3 einen Schnitt durch eine weitere Ausführungsform, bei der im Siliziummaterial der zweiten
Ebene ein Kondensator gebildet ist,
Fig. 4 einen Schnitt durch eine entsprechende Ausführungsform, bei der Kondensatorbeläge in aufeinanderfolgenden
Schichten aus polykristallinem Silizium gebildet sind,
Fig. 5 einen Schnitt durch eine weitere Ausführungsform, bei der in der polykristallinen Siliziumschicht
ein PN-Übergang gebildet ist, und
Fig. 6 einen Schnitt durch eine weitere Ausführungsform, bei der in der Schicht aus polykristallinem
Silizium ein PN-Übergang als Gate-Elektrode eines
Feldeffekttransistors gebildet ist.
In Fig. 1 ist eine integrierte Halbleiterschaltung dargestellt, bei der in einem Träger 11 aus monokristallinem
Silizium ein Schaltungselement 12 gebildet ist. Das Schaltungselement 12 kann irgendein Schaltungselement
sein, das herkömmlicherweise in einem monokristallinen Halbleitermaterial aufgebaut wird.
Bei der in Fig. 1 dargestellten Ausführungsform ist das Schaltungselement ein Transistor.
Der Träger 11 und das Schaltungselement 12 werden mit einer Isolierschicht 14 überzogen, die z. B.
bei einer niederen Temperatur mit Hilfe einer Hf-Kathodenzerstäubung aufgebracht wird. Als hierfür besonders
geeignetes Verfahren wurde das Niederschlagen von Silan bei einer Temperatur zwischen 300 bis
500° C ermittelt. Für dieses Aufdampfen kann Siliziumnitrid bei der Anwesenheit von Ammoniak in einem
Edelgas wie z. B. Helium, Neon oder Argon verwendet werden. Durch das Niederschlagen bei der
Anwesenheit von Sauerstoff in einer Edelgasatmosphäre kann auch Siliziumoxyd als Isolierschicht 14
aufgebracht werden. Mit Hilfe eines photolitographischen Maskier- und Ätzverfahrens kann eine Öffnung
16 in der Isolierschicht 14 geschaffen werden. Dabei wird ein lichtundurchlässiges Deckmaterial über der
Oxydmaske angebracht und entsprechend belichtet. Mit einer geeigneten Entwicklerlösung wie z. B.
Trichlorethylen werden die belichteten Teile gefestigt und die nicht belichteten Teile der Deckschicht entfernt,
so daß öffnungen entstehen. Durch diese öffnungen werden in die Isolierschicht 14 öffnungen 16
mit Hilfe einer Ätzflüssigkeit wie z. B. Chlorwasserstoffsäure eingeätzt. Die noch vorhandenen Teile der
lichtundurchlässigen Deckschicht werden z. B. mechanisch oder mit Hilfe eines geeigneten Lösungsmittels
wie Dichlormethan entfernt.
Die Halbleiterscheibe wird anschließend gereinigt und auf einer aus Kohlenstoff oder Molybdän bestehenden
Halterung in einem temperaturgeregelten Uten angeordnet. Danach wird zusammen mit einem
Trägergas Silan (SiH4) in den Ofen eingeführt und daraus polykristallines Silizium niedergeschlagen.
Es wurde festgestellt, daß bei einer Temperatur von weniger als 900° C und einer Geschwindigkeit für das
Niederschlagen von weniger als 1 um/min ein extrem feinkörniges polykristallines Silizium entsteht, das ungewöhnlich
gute Eigenschaften zeigt, die denjenigen des monokristallinen Siliziums sehr ähnlich sind. Die
polykristalline Siliziumschicht besitzt eine spiegelartige Oberfläche, auf der keine Körnigkeit wahrnehmbar
ist. Mit Hilfe einer elektronenmikroskopischen Untersuchung läßt sich feststellen, daß der Hauptdurchmesser
der Korngröße kleiner ist als 0,25 μπι. In der Regel liegt die Korngröße bei 0,1 μηι, bezogen
auf den Hauptdurchmesser. Es wurden sogar Schichten aus polykristallinem Silizium hergestellt, deren
Korngröße bezüglich des Hauptdurchmessers bei einigen Tausendstel eines μπι lag.
Besonders gute Ergebnisse wurden beim Niederschlagen von Silan bei einer Temperatur von ungefähr
750° C bis ungefähr 900° C für das Herstellen des polykristallinen Siliziums erzielt.
Das in der Öffnung 16 abgelagerte Silizium kann sowohl monokristallines oder polykristallines Silizium
sein. Auf jeden Fall entsteht polykristallines Silizium, wenn es beim Niederschlagen über die öffnung 16
hinauswächst. Das Aufbringen des polykristallinen Siliziums wird so lange fortgesetzt, bis die gewünschte
Materialdicke erreicht ist.
Nachdem das polykristalline Silizium auf der Isolierschicht 14 angebracht ist, wird mit Hilfe des herkömmlichen
photolithographischen Maskienings- und Atzverfahrens das polykristalline Material in bestimmten
Bereichen wieder entfernt. In Fig. 1 wurde durch entsprechendes Entfernen des polykristallinen
Siliziums ein Widerstand 20 gebildet. Der Verlauf des Widerstands ist in Fig. 2 dargestellt, die eine Drauf sieht
auf die Halbleiterschaltung von Fig. 1 zeigt. Der Widerstand 20 erstreckt sich entsprechend der Darstellung
vom Emitter 22 des Schaltungselements 12 bis zu den Kontaktflächen 24.
Der Kollektor des Transistors wird mit einen anderen,
nicht dargestellten Teil der Schaltung über die Leitung 26 verbunden. In gleicher Weise wird auch
die Basis des Transistors mit einem anderen nicht dargestellten Teil der Schaltung durch die Leitung 28 verbunden.
Die Leitungen 26 und 28 werden durch eine auf das Niederschlagen des kristallinen Siliziums folgende
Metallisierung in einer ersten Ebene gebildet. Die elektrische Verbindung von den Leitungen 26 und
28 mit den entsprechenden Bereichen des Transistors erfolgt durch öffnungen in der Isolierschicht 14. Diese
öffnunpen werden mit Hilfe der herkömmlichen Fotoätztechnik
hergestellt. Für die Leitungen 26 und 28 werden normalerweise Metalleitungen aus Gold oder
Aluminium verwendet.
Wenn eine sehr komplizierte Leitungsführung über der Isolierschicht 14 benötigt wird, kann ein mit hohem
Schmelzpunkt schmelzendes Metall wie Molybdän, Tantal oder Wolfram als Leitermaterial über der
ersten Isolierschicht angebracht und durch eine zweite Isolierschicht abgedeckt werden, bevor darauf das polykristalline
Silizium angebracht wird.
In jedem Fall wird das gewünschte elektrische Leitungsmuster
in der ersten Metallschicht mit Hilfe der Fotoätztechnik hergestellt, bei der in bestimmten Bereichen
die Metallschicht weggeätzt wird, so daß nur
bd i
gg
Leitungsverbindung::" zu izr. srt
bh blib
g g
sprechenden Bereichen bestehen bleiben.
Unabhängig von der Reihenfolge, in welcher die Leitungen in den Schaltungselementen aus polykristallinem
Material hergestellt werden, zeigte sich, daß die ohmschen Kontaktanschlüsse direkt durch das
Anbringen von Metalleitern an dem polykristallinen Silizium geschaffen werden können, ohne daß ein
Eindiffundieren einer Dotierungssubstanz in den Kontaktbereich notwendig ist. Die Leitung 3U kann
ζ. B. direkt mit der Kontaktfläche 24 des Widerstandes 20 verbunden werden. Diese Eigenschaft, daß
Metalleitungen direkt mit dem polykristallinen Silizium verbunden werden können, erleichtert das Herstellen
von Leitungsverbindungen in einem vielschichtigen Aufbau.
Normalerweise kann der Widerstandswert des aufgebrachten polykristallinen Siliziums durch die Dicke
und Breite des Halbleitermaterials festgelegt werden, welches nach dem Wegätzen der übrigen Teile zurückbleibt.
Zusätzlich kann jedoch auch der Widerstandswert durch das Zusetzen einer Dotierungssubstanz
zu dem polykristallinen Halbleitermaterial geändert werden. Wenn der Widerstandswert des polykristallinen
Siliziums z. B. verkleinert werden soll, kann Gallium, Phosphor oder Bor als Dotierungseubstanz
verwendet werden. Die Dotierung kann leicht durchgeführt werden. Bei dem vorausgehend beschriebenen
Beispiel, bei welchem Silan mit einem
Wasserstoffträgergas zugeführt wird, kann Phosphorsvasserstoff beigesetzt werden, um ein Niederschlagen
von Phosphor gleichzeitig mit dem Silizium und damit eine Verringerung des Widerstandswertes zu bewirken.
In ? ig. 3 ist eine weitere Ausführungsform einer Halbleiterschaltung dargestellt, bei weicher über der
Isolierschicht 14 eine polykristalline Siliziumschicht 40 aU ein Belag eines Kondensators gebildet ist. Wie
beim Widerstand 2t) gemäß 1 ig. ! kann die polykristallinc
Siliziumsehicht 4(( cine Dotienmgssubstan/ LMithalten. Die Kon/entralion tier Dotiei ungssubstan/
ändert die Kapazität des endgültigen Kondensaloriiufbaus.
Als /weiter Belag des Kondensators findet eine Metallschicht 42 Verwendung, die auf tier Oberfläche
L'iiici iiher der p'.!!ykris!;i!!i!Vjn Siü/i'.ünschi'.'!1.' 4'* :mgeordneten
Schicht 44 aus dielektrischem Material angebracht wird. Die Anschlußleitung 46 bestellt der
Linfachhcil halber aus einer von außen her zugeführien
und an der Metallschicht befestigten Leitung. Selbstverständlich kann iler Kondensatorbelag 42
auch mit einem anderen Schaltungselement über eine auf der dielektrischen Schicht 44 geführten Leitung
verbunden sein. Die dielektrische Schicht 44 kann aus
Si'i/iunioxyd oder Siliciumnitrid bestehen. Die übrigen
Schaltungselemente und Leitungen 26 und 28 gemäß Tig. 3 sind aus Metallen mit hohen Schmel/-pun..ten
hergestellt, die /wischen isolierenden Schichten gemäß Fig. 1 und 2 ausgebildet sind.
Line weitere Ausführungsform der Halbleiterschaltung
ist in Fig. 4 dargestellt, bei der eine Vielzahl von Schichten 40 und 48 abwechselnd mit einer Vielzahl
von Schichten 50 und 52 aus polykristallinem Silizium übereinander gestapelt sind, um eine Kondensatoreinheit
mit größerer Kapazität pro Flächeneinheit in einem vielschichtigen Aufbau zu schaffen.
Wechselweise aufeinanderfolgende Platten sind hierfür miteinander verbunden. Dazu werden die Schichten
40 und 48 durch eine Öffnung durch ein Leiterclement 54 aus polykristallinem Silizium miteinander
verbunden, das gegen die Kondensatorbeläge 50 und 52 isoliert ist. In gleicher Weise sind die Schichten
50 und 52 über eine Öffnung durch ein metallisches Leiterelement 56 verbunden, das durch die Öffnung
auf die Platte 50 und die Platte 52 niedergeschlagen wird, wobei jedoch dieses metallische Leiterelement
gegen die Schichten 40 und 48 isoliert ist. Das Lciterelcment 46 ist als ausgedehnter Flächenkontakt dargestellt,
der elektrisch mit einem anderen nicht dargestellten Schaltungselement verbunden sein kann, oder
aber auch elektrisch freiliegt. Der übrige Teil der Anordnung gemäß Fig. 4 ist in derselben Weise wie bereits
anhand von Fig. 1 beschrieben aufgebaut.
In Fig. 5 ist eine weitere Ausführungsform einer Halbleiterschaltung dargestellt, bei der die Kapazität
der polykristallinen, in der zweiten Ebene angeordneten Siliziumschicht 40 durch einen darin ausgebildeten
Bereich 60 verbessert wird, der eine P- oder N-Leitung entsprechend dem verwendeten Dotierungsmaterial
besitzt. Normalerweise wird der Bereich 60 derart dotiert, daß eine gegenüber der Schicht 40
entgegengesetzte Leitfähigkeit erhalten wird. Auf diese Weise bildet sich ein Übergang aus, und es entsteht
ein Kondensator mit einem verbesserten Gütefaktor Q. Da das gemäß der obigen Erläuterungen
ausgebildete polykristalline Silizium sehr feinkörnig ist, besteht die Möglichkeit, eine P- oder N-Leitung
durch die Verwendung entsprechender Dotierungssubstanzen, d. h. entsprechender Akzeptor-Störstellcn
oder Donator-Störstellen zu schaffen. Für eine P-Leitung
werden z. B. als Dotierungssubstanz Bor oder
■ Gallium verwendet, wogegen für eine N-Leitung als
Dotierungssubstanz Phosphor, Arsen oder Antimon Verwendung finden. Obwohl das gleichzeitige Niederschlagen
der Dotierungssubstanz mit dem Silizium in Verbindung mit der Herstellung eines Widerstands
mit unterschiedlichem Widerstandswert beschrieben wurde, wird dieses Verfahren in der Regel nur für
die Erzeugung einer N-Leitung verwendet. Insbesondere wird als chemische Substanz Phosphin, Arsin
oiler Antimonpcntachlorid mit Hilfe eines Wasscrstoffträgergases
eingefühlt und thermisch aufbereitet, um das Niederschlagen der die N-Leitung bewirkeniIimi
Dnniilor-Störstellen zu bewirken. Das gleiche
Verfahren ka-m auch für die Herstellung einer P-Lcitung
verwendet werden, wenn Diboran oder Galliumtriehlorid mit einem Wasserstoffträgergas vereinigt
und thermisch zersetzt wird, um das gleichzeitige Niederschlagen der Akzeptor-Störstellcn mit dem viclkristallincn
Halbleiter zu bewirken. In der Regel wird jedoch der Hereich mil P-Leitungdureheine Diffusion
hergestellt. Hei einer solchen Diffusion wird zunächst eine Verbindung wie z. B. Bortribromid in einem
Edelgas, z. B. Stickstoff, mit einem kleinen Anteil von
Sauerstoff thermisch in einer temperaturgeregelten Umgebung zersetzt, um das Niederschlagen einer
Borglasur zu bewirken. Sodann wird aus der Borglasur Bor in den vielkristallinen Halbleiter eindiffundiert
und die N-Leitung an allen freiliegenden Stellen des polykristallinen Siliziums in eine P-I.eilung umgewandelt.
In Fig. 5 ist die dielektrische Schicht 44 über der polykristallinen Siliziumschicht 40 und deren entgegengesetzt
dotierten Bereich 60 angeordnet. Auf der dielektrischen Schicht 44 ist der zweite Belag 62 des
Kondensators in Form einer Metallschicht angeord
: net. Auf diese Weise erhält man einen Kondensator mit einem verbesserten Guieiakior Q und eiiici cihöhten
Kapazität pro Flächeneinheit. Die Leitungen 46 und 61 sind der Einfachheit halber als Kontaktanschlüsse
dargestellt.
:■, Fig. 6 zeigt eine weitere Ausführungsform einer
Halbleiterschaltung, bei der die polykristalline Siliziumschicht
40 mit einem PN-Übergang 66 versehen wird, indem wahlweise Akzeptor- oder Donator-Störstellen,
wie bereits beschrieben, eingeführt wer-
■.': tien. In den Öffnungen 69 und 71 in der Isolierschicht
14 ist ein Halbleitermaterial 68, 70 vorgesehen, das ais Quelle und Senke für einen Feldeffekttransistor
oder in einem anderen Fall als Basisanschlüsse für einen PN-FIächentransistor Verwendung findet. Über
-,-, dem polykristallinen Silizium ist eine Isolierschicht 72 vorgesehen, in der eine Öffnung 73 eingeätzt ist.
Durch diese Öffnung in der Isolierschicht 72 stellt ein durch Aufdampfen aufgebrachter metallischer Leiter
74 einen ohmschen Kontakt mit dem Bereich 78 in-
hn nerhalb des Übergangs 66 her. Der Leiter 74 steht
steht mit weiteren nicht dargestellten Schaltungsteilen in Verbindung und spannt den Übergang 66 in
Sperrichtung vor; er stellt somit die Gate-Elektrode des Feldeffekttransistors dar, mit der der Kanal zwi-
hi sehen der Quelle 68 und der Senke 70 und somit der
Strom zwischen diesen beiden gesteuert werden kann. Der Leiter 74 kann jedoch auch als Emitter eines
PN-Flächentransistors Verwendung finden, um den
Übergang 66 abwechselnd in Durchlaßrichtung und Sperrichtung vorzuspannen, wodurch das Ein- und
Ausschalten des zwischen den Basisanschlüssen 68 und 70 fließenden Stroms für den gewünschten Anwendungsfall bewirkt wird.
In dem polykristallinen Silizium können weitere Schaltungselemente gebildet werden, ohne daß überschüssiges Halbleitermaterial niedergeschlagen und
anschließend die Halbleiterscheibe gclh'ppt, poliert
oder gereinigt werden muß. Das feinkörnige polykristalline
Halbleitermaterial besitzt nicht nur eine Korngröße mit einem I lauptdurchmesser von weniger
als 0,5 (im, sondern enthält auch keine Korngröße, die über V2 μπι hinausgeht. Diese begrenzte maximale
Größe wird im Hinblick auf die erzielten Vorteile als sehr bedeutend angesehen. Unter Verwendung des
beschriebenen Verfahrens können eine zwei ie und nachfolgend weitere Schichten eines feinkörnigen polykristallinen
Siliziums geschaffen werden, indem
10
Temperaturen von etwa 800 bis 885" C bei einer Wachstumsgeschwindigkeit von 0,25 bis 0,75 fim/min
verwendet werden, wobei Widerstandswerte von 1000, 5000, 10000 und 100000 Ohm/Quadrat erzielbar
sind. Es läßt sich eine polykristalline Siliziumschicht mit 10"J mm Dicke über einer Isolier-Schicht
mit 0,2- 10"'mm bis 4· 10"' mm Dicke bei Siliziumdioxyd
herstellen. Dabei können Übergänge in dem polykristallinen Silizium ausgebildet werden.
Das Verfahren gemäß der obigen Ausführungen kann zum (.lichteren Aufbau von Halbleiterelementen
pro Oherflächeneinheit verwendet werden. Wenn
überdies Widerstünde aus polykristallinem Silizium in tier zweiten F:.bene anstelle der ersten, aus einem monokristallinen
Silizium bestehenden Lbene angeordnet werden, besitz! die Halbleiterschaltung eine grö-
insbesondere gegen das Auslösen cinei Fehlfunklion
bei einer hohen Strahlendosis.
Hierzu -1' HIaIl Zeiehnuimen
Claims (13)
1. Integrierte Halbleiterschaltung mit einem Träger aus monokristallinem Silizium, einem in
einem Oberflächenbereich des Trägers gebildeten Schaltungselement, einer diesen Oberflächenbereich
bedeckenden Isolierschicht, die wenigstens eine öffnung über einem ausgewählten Bereich
des Schaltungselements aufweist, einem in einer zweiten Ebene über der Isolierschicht gebildeten
weiteren Schaltungselement und einer elektrischen Anschlußverbindung, die durch die öffnung
der Isolierschicht hindurch den ausgewählten Bereich des in dem Träger gebildeten Schaltungselements
mit dem in der zweiten Ebene liegenden Schaltungselement verbindet, dadurch gekennzeichne
t, daß mindestens eine Schicht (20; 40; 40,48, SO, 52) des in der zweiten Ebene liegenden
Schaltungselements und die mit dieser Schicht einstückig ausgebildete Anschlußverbindung
(18) aus Silizium bestehen, wobei das Silizium der Schicht (20; 40) des in der zweiten Ebene
liegenden Schaltungselements polykristallin ist und eine gleichmäßig verteilte Korngröße mit einem
effektiven mittleren Durchmesser von weniger als 0,25 μτη aufweist.
2. Integrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß das in der
zweiten Ebene liegende Schaltungselement ein passives Schaltungselement ist.
3. Integrierte Hafoleiteru-haltung nach Anspruch
2, dadurch gekennzeichnet, daß das passive Schaltungselement ein ohmsd er Widerstand ist,
bei dem die Schicht (20) aus polykristallinem Silizium an beiden Enden jeweils mit einem ohmschen
Kontaktanschluß versehen ist.
4. Integrierte Halbleiterschaltung nach Anspruch 2, dadurch gekennzeichnet, daß das passive
Schaltungselement ein Kondensator ist, bei dem der eine leitende Belag aus der Schicht (40) aus
polykristallinem Silizium gebildet ist und der eine diese Schicht (40) bedeckende Schicht (44) aus
dielektrischem Material sowie einen über der Schicht aus dielektrischem Material liegenden
zweiten leitenden Belag (42) aufweist.
5. Integrierte Halbleiterschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der Kondensator
mehr als eine Schicht aus dielektrischem Material und mehr als eine Schicht (40, 48, 50,
52) aus polykristallinem Silizium zur Bildung mehrerer Kondensatorbeläge aufweist, wobei die
Schichten aus dielektrischem Material und aus polykristallinem Silizium abwechselnd übereinander
gestapelt sind, und daß elektrische Leiterelemente (54, 56) abwechselnde Schichten (40, 48; 50, 52)
aus polykristallinem Silizium zur Erzielung der gewünschten Kapazität miteinander verbinden.
6. Integrierte Halbleiterschaltung nach Anspruch I, dadurch gekennzeichnet, daß die Schicht
(40) aus polykristallinem Silizium Zonen des entgegengesetzten Leitungstyps (40; 60; 70, 78) mit
einem dazwischenliegenden PN-Übergang enthält.
7. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß das in der
zweiten Ebene liegende Schaltungselement ein Kondensator (40, 44, 62) ist, bei dem der PN-
IU Übergang zur Verbesserung des Gütefaktors Q
dient.
8. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß das in der
zweiten Ebene liegende Schaltungselement ein Feldeffekttransistor ist.
9. Integrierte Halbleiterschaltung nach Anspruch 6, dadurch gekennzeichnet, daß da^ in der
zweiten Ebene liegende Schaltungselement ein Doppelbasis-Transistor ist.
10. Verfahren zur Herstellung einer integrierten Halbleiterschaltung nach einem der vorhergehenden
Ansprüche, bei dem in einem Oberflächenbereich eines Halbleiterträgers aus monokristallinem
Silizium ein Schaltungselement gebildet wird, über diesem Oberflächenbereich eine Isolierschicht
aufgebracht wird, in der Isolierschicht eine öffnung zum Freilegen eines ausgewählten
Bereichs des Schaltungselements angebracht und ein weiteres Schaltungselement in einer zweiten
Ebene gebildet wird, das durch die öffnung in der Isolierschicht mit dem im Halbleiterträger liegenden
Schaltungselement in elektrischer Verbindung steht, dadurch gekennzeichnet, daß über der Isolierschicht
bei einer Temperatur von weniger als 900° C und bei einer Wachstumsgeschwindigkeit
von weniger als 1 μηι/Γηΐη eine Schicht aus polykristallinem
Silizium mit einer gleichmäßig verteilten Korngröße von weniger als 0,25 μΐη und
mit einer im wesentlichen glatten Oberfläche aufgebracht wird und daß die Schicht aus polykristallinem
Silizium zumindest als Teil des weiteren Schaltungselements verwendet wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet,
daß die elektrische Verbindung zwischen dem Schaltungselement in der zweiten Ebene und dem Schaltungselement in dem Oberflächenbereich
des Halbleiterirägers durch Einbringen von monokristaliinem Silizium in die öffnung
in der Isolierschicht gebildet wird, wobei das die elektrische Verbindung bildende monokristalline
Silizium einstückig mit der über der Isolierschicht aufgebrachten Schicht aus polykristallinem
Sili/ium verbunden ist.
12. Verfahren nach Anspruch 10 oder 11, dadurch
gekennzeichnet, daß mit der Schicht aus polykristallinen! Silizium des in der zweiten Ebene
liegenden Schaltungselemente ein Metalleiter zur Erzielung eines ohmschen Kontaktanschlusses direkt
verbunden wird.
13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß in der Schicht aus polykristallinen!
Silizium Zonen unterschiedlichen Leitungstyps zur Bildung eines in dem Schaltungselement
der zweiten Ebene verwendeten PN-Ubergangs erzeugt werden.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US70146068A | 1968-01-29 | 1968-01-29 | |
US81337969A | 1969-02-27 | 1969-02-27 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE1903961A1 DE1903961A1 (de) | 1969-07-31 |
DE1903961B2 DE1903961B2 (de) | 1979-10-25 |
DE1903961C3 true DE1903961C3 (de) | 1980-07-17 |
Family
ID=27106790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE1903961A Expired DE1903961C3 (de) | 1968-01-29 | 1969-01-28 | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung |
Country Status (5)
Country | Link |
---|---|
US (2) | US3519901A (de) |
DE (1) | DE1903961C3 (de) |
FR (1) | FR1597169A (de) |
GB (1) | GB1238688A (de) |
NL (1) | NL161620C (de) |
Families Citing this family (99)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3894893A (en) * | 1968-03-30 | 1975-07-15 | Kyodo Denshi Gijyutsu Kk | Method for the production of monocrystal-polycrystal semiconductor devices |
US3675090A (en) * | 1968-11-04 | 1972-07-04 | Energy Conversion Devices Inc | Film deposited semiconductor devices |
US3825997A (en) * | 1969-10-02 | 1974-07-30 | Sony Corp | Method for making semiconductor device |
US4416049A (en) * | 1970-05-30 | 1983-11-22 | Texas Instruments Incorporated | Semiconductor integrated circuit with vertical implanted polycrystalline silicon resistor |
US3673471A (en) * | 1970-10-08 | 1972-06-27 | Fairchild Camera Instr Co | Doped semiconductor electrodes for mos type devices |
US3667008A (en) * | 1970-10-29 | 1972-05-30 | Rca Corp | Semiconductor device employing two-metal contact and polycrystalline isolation means |
US3699646A (en) * | 1970-12-28 | 1972-10-24 | Intel Corp | Integrated circuit structure and method for making integrated circuit structure |
JPS5347669B1 (de) * | 1971-01-14 | 1978-12-22 | ||
US3921282A (en) * | 1971-02-16 | 1975-11-25 | Texas Instruments Inc | Insulated gate field effect transistor circuits and their method of fabrication |
US3832769A (en) * | 1971-05-26 | 1974-09-03 | Minnesota Mining & Mfg | Circuitry and method |
NL161306C (nl) * | 1971-05-28 | 1980-01-15 | Fujitsu Ltd | Werkwijze voor de vervaardiging van veldeffecttransis- toren met geisoleerde stuurelektrode. |
JPS555704B1 (de) * | 1971-06-15 | 1980-02-08 | ||
JPS5443356B2 (de) * | 1971-06-16 | 1979-12-19 | ||
US4396933A (en) * | 1971-06-18 | 1983-08-02 | International Business Machines Corporation | Dielectrically isolated semiconductor devices |
JPS4835778A (de) * | 1971-09-09 | 1973-05-26 | ||
US3791024A (en) * | 1971-10-21 | 1974-02-12 | Rca Corp | Fabrication of monolithic integrated circuits |
BE794202A (fr) * | 1972-01-19 | 1973-05-16 | Intel Corp | Liaison fusible pour circuit integre sur substrat semi-conducteur pour memoires |
JPS5513137B2 (de) * | 1972-02-10 | 1980-04-07 | ||
US3988824A (en) * | 1972-05-22 | 1976-11-02 | Hewlett-Packard Company | Method for manufacturing thin film circuits |
US3864817A (en) * | 1972-06-26 | 1975-02-11 | Sprague Electric Co | Method of making capacitor and resistor for monolithic integrated circuits |
US3897282A (en) * | 1972-10-17 | 1975-07-29 | Northern Electric Co | Method of forming silicon gate device structures with two or more gate levels |
US3860836A (en) * | 1972-12-01 | 1975-01-14 | Honeywell Inc | Stabilization of emitter followers |
US3841926A (en) * | 1973-01-02 | 1974-10-15 | Ibm | Integrated circuit fabrication process |
US3900345A (en) * | 1973-08-02 | 1975-08-19 | Motorola Inc | Thin low temperature epi regions by conversion of an amorphous layer |
US3904450A (en) * | 1974-04-26 | 1975-09-09 | Bell Telephone Labor Inc | Method of fabricating injection logic integrated circuits using oxide isolation |
US3978515A (en) * | 1974-04-26 | 1976-08-31 | Bell Telephone Laboratories, Incorporated | Integrated injection logic using oxide isolation |
JPS5543624B2 (de) * | 1975-01-29 | 1980-11-07 | ||
JPS5543625B2 (de) * | 1975-01-29 | 1980-11-07 | ||
JPS5132957B1 (de) * | 1975-04-30 | 1976-09-16 | ||
JPS51128268A (en) * | 1975-04-30 | 1976-11-09 | Sony Corp | Semiconductor unit |
US4016016A (en) * | 1975-05-22 | 1977-04-05 | Rca Corporation | Method of simultaneously forming a polycrystalline silicon gate and a single crystal extension of said gate in silicon on sapphire MOS devices |
US4028694A (en) * | 1975-06-10 | 1977-06-07 | International Business Machines Corporation | A/D and D/A converter using C-2C ladder network |
JPS5215262A (en) * | 1975-07-28 | 1977-02-04 | Nippon Telegr & Teleph Corp <Ntt> | Semiconductor device and its manufacturing method |
US4317844A (en) * | 1975-07-28 | 1982-03-02 | Rca Corporation | Semiconductor device having a body of amorphous silicon and method of making the same |
JPS5950113B2 (ja) * | 1975-11-05 | 1984-12-06 | 株式会社東芝 | 半導体装置 |
JPS5268376A (en) * | 1975-12-05 | 1977-06-07 | Nec Corp | Semiconductor device |
US4013489A (en) * | 1976-02-10 | 1977-03-22 | Intel Corporation | Process for forming a low resistance interconnect in MOS N-channel silicon gate integrated circuit |
US4173819A (en) * | 1976-02-13 | 1979-11-13 | Tokyo Shibaura Electric Co., Ltd. | Method of manufacturing a dynamic random access memory using MOS FETS |
US4004954A (en) * | 1976-02-25 | 1977-01-25 | Rca Corporation | Method of selective growth of microcrystalline silicon |
FR2404922A1 (fr) * | 1977-09-30 | 1979-04-27 | Radiotechnique Compelec | Dispositif semi-conducteur formant cellule de memoire morte programmable |
JPS5214592B1 (de) * | 1976-08-17 | 1977-04-22 | ||
US4208781A (en) * | 1976-09-27 | 1980-06-24 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in polycrystalline silicon layer |
US4167804A (en) * | 1976-12-13 | 1979-09-18 | General Motors Corporation | Integrated circuit process compatible surge protection resistor |
US4133000A (en) * | 1976-12-13 | 1979-01-02 | General Motors Corporation | Integrated circuit process compatible surge protection resistor |
JPS5233473B1 (de) * | 1976-12-20 | 1977-08-29 | ||
US4187602A (en) * | 1976-12-27 | 1980-02-12 | Texas Instruments Incorporated | Static memory cell using field implanted resistance |
JPS583380B2 (ja) * | 1977-03-04 | 1983-01-21 | 株式会社日立製作所 | 半導体装置とその製造方法 |
JPS53108776A (en) * | 1977-03-04 | 1978-09-21 | Nec Corp | Semiconductor device |
US4234889A (en) * | 1977-05-31 | 1980-11-18 | Texas Instruments Incorporated | Metal-to-moat contacts in N-channel silicon gate integrated circuits using discrete second-level polycrystalline silicon |
US4209716A (en) * | 1977-05-31 | 1980-06-24 | Texas Instruments Incorporated | Semiconductor integrated circuit with implanted resistor element in second-level polycrystalline silicon layer |
JPS5828744B2 (ja) * | 1977-05-31 | 1983-06-17 | テキサス インスツルメンツ インコ−ポレイテツド | シリコンゲ−ト型集積回路デバイスおよびその製造方法 |
US4240097A (en) * | 1977-05-31 | 1980-12-16 | Texas Instruments Incorporated | Field-effect transistor structure in multilevel polycrystalline silicon |
JPS5423386A (en) * | 1977-07-22 | 1979-02-21 | Hitachi Ltd | Manufacture of semiconductor device |
JPS5910581B2 (ja) * | 1977-12-01 | 1984-03-09 | 富士通株式会社 | 半導体装置の製造方法 |
NL190710C (nl) * | 1978-02-10 | 1994-07-01 | Nec Corp | Geintegreerde halfgeleiderketen. |
US4214917A (en) * | 1978-02-10 | 1980-07-29 | Emm Semi | Process of forming a semiconductor memory cell with continuous polysilicon run circuit elements |
US4178674A (en) * | 1978-03-27 | 1979-12-18 | Intel Corporation | Process for forming a contact region between layers of polysilicon with an integral polysilicon resistor |
US4348804A (en) * | 1978-07-12 | 1982-09-14 | Vlsi Technology Research Association | Method of fabricating an integrated circuit device utilizing electron beam irradiation and selective oxidation |
JPS5522881A (en) * | 1978-08-30 | 1980-02-18 | Tdk Corp | Manufacturing method of semiconductor device |
JPS594866B2 (ja) * | 1978-08-30 | 1984-02-01 | ティーディーケイ株式会社 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
JPS5522882A (en) * | 1978-08-30 | 1980-02-18 | Tdk Corp | Semiconductor device |
DE2842319A1 (de) * | 1978-09-28 | 1980-04-17 | Siemens Ag | Monolithisch integrierte schaltung mit hoher spannungsfestigkeit zur koppelung galvanisch getrennter schaltkreise |
US4210950A (en) * | 1978-09-29 | 1980-07-01 | Bell Telephone Laboratories, Incorporated | High-ratio-accuracy capacitor geometries for integrated circuits |
US4249968A (en) * | 1978-12-29 | 1981-02-10 | International Business Machines Corporation | Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers |
US4475964A (en) * | 1979-02-20 | 1984-10-09 | Tokyo Shibaura Denki Kabushiki Kaisha | Method of manufacturing a semiconductor device |
EP0020135A1 (de) * | 1979-05-29 | 1980-12-10 | Massachusetts Institute Of Technology | Dreidimensionale Integration durch graphische Epitaxie |
US4291328A (en) * | 1979-06-15 | 1981-09-22 | Texas Instruments Incorporated | Interlevel insulator for integrated circuit with implanted resistor element in second-level polycrystalline silicon |
JPS561556A (en) * | 1979-06-18 | 1981-01-09 | Hitachi Ltd | Semiconductor device |
US4785341A (en) * | 1979-06-29 | 1988-11-15 | International Business Machines Corporation | Interconnection of opposite conductivity type semiconductor regions |
JPS5640269A (en) * | 1979-09-11 | 1981-04-16 | Toshiba Corp | Preparation of semiconductor device |
JPS5643752A (en) * | 1979-09-17 | 1981-04-22 | Mitsubishi Electric Corp | Mos memory cell |
US4411059A (en) * | 1979-10-18 | 1983-10-25 | Picker Corporation | Method for manufacturing a charge splitting resistive layer for a semiconductor gamma camera |
WO1981002222A1 (en) * | 1980-01-21 | 1981-08-06 | Mostek Corp | Composit gate interconnect structure |
JPS5741826B1 (de) * | 1980-02-08 | 1982-09-04 | ||
US4404658A (en) * | 1980-03-12 | 1983-09-13 | Harris Corporation | Mesa bipolar memory cell and method of fabrication |
US4292730A (en) * | 1980-03-12 | 1981-10-06 | Harris Corporation | Method of fabricating mesa bipolar memory cell utilizing epitaxial deposition, substrate removal and special metallization |
JPS55160456A (en) * | 1980-05-30 | 1980-12-13 | Hitachi Ltd | Semiconductor device |
FR2493045A1 (fr) * | 1980-10-23 | 1982-04-30 | Thomson Csf | Structure de capacite dans un circuit integre a deux niveaux de metallisation et procede de fabrication |
US4358326A (en) * | 1980-11-03 | 1982-11-09 | International Business Machines Corporation | Epitaxially extended polycrystalline structures utilizing a predeposit of amorphous silicon with subsequent annealing |
EP0056186A3 (de) * | 1981-01-08 | 1983-07-20 | Texas Instruments Incorporated | Integrierte Schaltungsanordnung mit Diodenverbindungsebene |
US4455568A (en) * | 1981-08-27 | 1984-06-19 | American Microsystems, Inc. | Insulation process for integrated circuits |
DE3241959A1 (de) * | 1981-11-13 | 1983-05-26 | Canon K.K., Tokyo | Halbleiterbauelement |
JPS5921034A (ja) * | 1982-07-27 | 1984-02-02 | Toshiba Corp | 半導体装置 |
FR2544752B1 (fr) * | 1983-04-25 | 1985-07-05 | Commissariat Energie Atomique | Procede de croissance amorphe d'un corps avec cristallisation sous rayonnement |
US4528582A (en) * | 1983-09-21 | 1985-07-09 | General Electric Company | Interconnection structure for polycrystalline silicon resistor and methods of making same |
US4651409A (en) * | 1984-02-09 | 1987-03-24 | Ncr Corporation | Method of fabricating a high density, low power, merged vertical fuse/bipolar transistor |
NL8400789A (nl) * | 1984-03-13 | 1985-10-01 | Philips Nv | Werkwijze omvattende het gelijktijdig vervaardigen van halfgeleidergebieden met verschillende dotering. |
JPS6163061A (ja) * | 1985-06-14 | 1986-04-01 | Nec Corp | 半導体装置 |
IT1214621B (it) * | 1985-07-04 | 1990-01-18 | Ates Componenti Elettron | Procedimento per realizzare una resistenza di alto valore ohmico e minimo ingombro impiantata in un corpo di semiconduttore, e resistenza ottenuta. |
US4663831A (en) * | 1985-10-08 | 1987-05-12 | Motorola, Inc. | Method of forming transistors with poly-sidewall contacts utilizing deposition of polycrystalline and insulating layers combined with selective etching and oxidation of said layers |
US4906987A (en) * | 1985-10-29 | 1990-03-06 | Ohio Associated Enterprises, Inc. | Printed circuit board system and method |
US4827323A (en) * | 1986-01-07 | 1989-05-02 | Texas Instruments Incorporated | Stacked capacitor |
JPS63136668A (ja) * | 1986-11-28 | 1988-06-08 | Fuji Electric Co Ltd | 半導体装置の製造方法 |
US5293138A (en) * | 1988-04-12 | 1994-03-08 | Electronic Decisions Incorporated | Integrated circuit element, methods of fabrication and utilization |
US5049958A (en) * | 1989-01-27 | 1991-09-17 | Texas Instruments Incorporated | Stacked capacitors for VLSI semiconductor devices |
JP3124473B2 (ja) * | 1994-08-19 | 2001-01-15 | セイコーインスツルメンツ株式会社 | 半導体装置とその製造方法 |
JPH11220040A (ja) * | 1998-02-02 | 1999-08-10 | Mitsubishi Electric Corp | スタティック半導体記憶装置 |
JP3431517B2 (ja) * | 1998-10-13 | 2003-07-28 | 松下電器産業株式会社 | 半導体装置 |
TWI223733B (en) * | 2003-09-25 | 2004-11-11 | Toppoly Optoelectronics Corp | LCD with a multi silicon layer structure |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3366519A (en) * | 1964-01-20 | 1968-01-30 | Texas Instruments Inc | Process for manufacturing multilayer film circuits |
US3323198A (en) * | 1965-01-27 | 1967-06-06 | Texas Instruments Inc | Electrical interconnections |
-
1968
- 1968-01-29 US US701460A patent/US3519901A/en not_active Expired - Lifetime
- 1968-12-03 GB GB1238688D patent/GB1238688A/en not_active Expired
- 1968-12-23 NL NL6818552.A patent/NL161620C/xx not_active IP Right Cessation
- 1968-12-26 FR FR1597169D patent/FR1597169A/fr not_active Expired
-
1969
- 1969-01-28 DE DE1903961A patent/DE1903961C3/de not_active Expired
- 1969-02-27 US US813379*A patent/US3570114A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE1903961A1 (de) | 1969-07-31 |
US3570114A (en) | 1971-03-16 |
GB1238688A (de) | 1971-07-07 |
US3519901A (en) | 1970-07-07 |
NL161620C (nl) | 1980-02-15 |
NL6818552A (de) | 1969-07-31 |
FR1597169A (de) | 1970-06-22 |
DE1903961B2 (de) | 1979-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1903961C3 (de) | Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung | |
DE2640525C2 (de) | Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung | |
DE4010618C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE977615C (de) | Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements | |
DE1640307A1 (de) | Duennschichttechnik zur Herstellung integrierter Schaltungen | |
DE4130555C2 (de) | Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren | |
DE3043289C2 (de) | ||
DE2817258A1 (de) | Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur | |
DE2726003A1 (de) | Verfahren zur herstellung von mis- bauelementen mit versetztem gate | |
DE1302005C2 (de) | Verwendung eines metallischen ueberzugs als grossflaechiger anschluss fuer plenare halbleiterbauelemente | |
DE3122437A1 (de) | Verfahren zum herstellen eines mos-bauelements | |
DE2510757C2 (de) | Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen | |
DE2019655C2 (de) | Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers | |
DE2916426A1 (de) | Halbleiteranordnung | |
EP0005185A1 (de) | Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen | |
EP0012220A1 (de) | Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone | |
DE2033532B2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid | |
DE2123595A1 (de) | Halbleiteranordnung | |
DE3109074C2 (de) | ||
DE2132034A1 (de) | Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern | |
DE2140108A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung derselben | |
DE3112215A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
DE2408402A1 (de) | Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit | |
DE69219194T2 (de) | Josephsoneffekt-Halbleiteranordnung | |
EP0396802A1 (de) | Verfahren zur Herstellung einer integrierten Schaltungsstruktur mit einem lateralen Bipolartransistor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) |