DE3043289C2

DE3043289C2 -

Info

Publication number: DE3043289C2
Application number: DE3043289A
Authority: DE
Inventors: Shunji Otani; Kenichi Osaka Jp Kikuchi
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 1979-11-19
Filing date: 1980-11-17
Publication date: 1993-07-15
Also published as: FR2474761B1; DE3043289A1; FR2474761A1; US4377899A

Description

Die Erfindung betrifft ein Herstellungsverfahren für eine Halbleitereinrichtung, insbesondere einen Schottky-Sperr-Gate-Feldeffekttransistor, bei dem auf einem halbisolierenden Halbleitersubstrat eine elektrisch leitende aktive Schicht gebildet wird, auf die durch Vakuumbedampfung in Flächenbereichen Schichten aus ohmschen Metallen aufgebracht werden, wobei zur Bildung unbedampfter Bereiche zwischen den Flächenbereichen Abdeckmittel aufgebracht werden, die nach der Bedampfung der aktiven Schicht entfernt werden.

Ein Schottky-Sperr-Gate-Feldeffekttransistor, der anschließend hier als ein "MES-FET" bezeichnet wird, benutzt eine Schottky-Sperre als seine Gate-Elektrode, die durch Aufbringen von Metall in Berührung mit einer Halbleiteroberfläche gebildet wird. MES-FET werden in großem Umfang in rauscharmen Verstärkern, Leistungsverstärkern oder Oszillatoren im Bereich von Mikrowellenfrequenzen benutzt.

Die Fig. 1A bis 1D zeigen die Herstellungsschritte, die bei einem herkömmlichen Herstellungsverfahren für einen MES-FET benutzt werden. Wie in Fig. 1A gezeigt ist, wird eine aktive Schicht 2 auf einer halbisolierenden Halbleiterplatte 1 durch ein epiaxiales Wachsen gebildet. Der Bereich der aktiven Schicht 2 wird auf ein gewünschtes Maß durch Mesaätzen begrenzt, wie dieses in Fig. 1B gezeigt ist. Wie in Fig. 1C gezeigt ist, werden eine Source-Elektrode 3 und eine Drain-Elektrode 4 mit einer Au-Ge-Ni-Legierung gebildet, wobei ein gewöhnliches Vakuumaufdampfen und lithographische Techniken benutzt werden, wonach die Platte einer Wärmebehandlung bei etwa 470°C für mehrere Minuten ausgesetzt wird. Dann wird eine Gate-Elektrode 5 in einem Bereich der aktiven Schicht 2 zwischen der Source-Elektrode 3 und der Drain-Elektrode 4 gebildet, wobei normales Vakuumaufdampfen und litho graphische Techniken benutzt werden.

Um die Hochfrequenzempfindlichkeit eines MES-FET zu ver bessern, muß die Gate-Länge l so kurz wie möglich gemacht werden. Das Bauelement muß daher mit einer extrem hohen Genauigkeit hergestellt werden. Bei dem beschriebenen herkömmlichen Herstellungsverfahren werden bei der Bildung des Musters der Gate-Elektrode 5 unter Benutzung eines Fotoresistmaterials, das anschließend einfach als Resist bezeichnet wird, Stufen in der Nähe des Gate- Musters durch die Source-Elektrode 3 und die Drain-Elektro de gebildet. Die Auflösung des Gate-Musters ist daher nicht so gut wie in dem Falle, bei dem die Muster auf einer flache Oberfläche gebildet werden. Es ist daher schwierig, ein Gate-Muster so kurz wie 1 µm mit Hilfe des herkömmlichen Herstellungsverfahrens zu bilden. Da außerdem die Gate-Elektrode mit einer hohen Ausricht genauigkeit in der Größenordnung von ±0,2 µm zwischen der Source-Elektrode 3 und der Drain-Elektrode 4 ge bildet werden muß, die zuvor gebildet wurden, ist es unter Verwendung der bekannten Techniken äußerst schwierig, diese Elektroden mit einer solchen hohen Genauigkeit an zuordnen. Das herkömmliche Herstellungsverfahren erzielt daher nur einen sehr niedrigen Herstellungsausstoß.

Gewöhnlich wird bei der Herstellung von Einrichtungen dieser Art ein Verfahren benutzt, bei dem vor der Bildung der Gate-Elektrode 5 die Source-Elektrode 3 und die Drain-Elektrode 4 einer Legierungsbehandlung ausgesetzt werden, um den Berührungswiderstand zu ihnen zu vermindern. Wenn jedoch die Wärmebehandlung mit einer ausreichend hohen Temperatur für eine lange Zeit ausgeführt wird, tritt eine Metallkohäsion oder ein Zusammenballen bei den Source- und Drain-Elektroden auf, das die Größe der Stufen um diese herum erhöht. Dieses ist einer der Gründe, die die Auflösung des Gate-Fotowiderstands-Musters nachteilig beeinflussen.

Aus der japanischen Patentschrift JP 52-51 876 ist ein Verfahren er eingangs beschriebenen Art bekannt, bei dem auf einem halbisolierenden Ga-As-Substrat zunächst eine aktive Schicht gebildet wird, auf die dann zur Bildung einer Maske für die Source-, Drain- und Gate-Elektrode eine SiO₂-Schicht und darüber eine Photo-Resistschicht aufgebracht werden. Die Maske weist zwei benachbarte, parallel zueinander verlaufende Stege für die seitliche Begrenzung der Gate-Elektrode auf. Auf die maskierte aktive Schicht wird zur Bildung der Gate-Elektrode Nickel als Schottky-Sperrmetall aufgedampft und zur weiteren Maskierung der Gate-Elektrodenbereich zwischen den Stegen anschließend durch eine Photo-Resistschicht abgedeckt. Im Fensterbereich der Source- und Drain-Elektrode werden die aufgedampften Ni-Schichten danach bis zu einer vorbestimmten Dicke durch Ätzen abgetragen und eine Au-Ge-Legierung darüber aufgebracht. Bei der anschließenden Wärmebehandlung bilden sich die Source- und Drain-Elektrode als homogene Au-Ge-Ni-Legierungsschichten. Zuletzt werden die Masken mit den darauf aufgedampften Metallschichten entfernt.

Dieses Herstellungsverfahren hat den Nachteil, daß zur Herstellung der Source- und Drain-Elektrode eine weitere Maskierung vorgenommen werden muß, um zu verhindern, daß sich auf der bereits aufgedampften Gate-Elektrode für die Source- und Drain-Elektrode bestimmtes Material auf der Gate-Elektrode niederschlägt.

Aus der Druckschrift "IEEE-Transactions on Electron Devices, Vo. ED-22, 1975, S. 358-360" ist ein Verfahren zur Herstellung eines MES-FET bekannt, bei dem das ohmsche Elektrodenmetall schräg auf eine aktive Schicht aufgedampft wird. Dort wird in der aktiven Schicht zunächst eine Stufe erzeugt. Bei der Schrägbedampfung mit dem ohmschen Elektrodenmetall entsteht unterhalb der Stufe ein von Metall nicht bedeckter Bereich der aktiven Schicht. In diesem Bereich wird eine Vertiefung in die aktive Schicht geätzt. Auf dem Boden der Vertiefung werden dann durch Aufdampfen unter zwei verschiedenen Richtungen zwei Schottky-Gate-Elektroden hergestellt.

Es ist die Aufgabe der vorliegenden Erfindung, ein Herstellungsverfahren der eingangs erwähnten Art für ein MES-FET zu schaffen, bei dem ein zusätzlicher Maskierungsschritt entfallen kann und somit bei der Bauelemente-Herstellung eine höhere Produktivität erzielt wird. Diese Aufgabe wird durch die folgenden erfindungsgemäßen Verfahrensschritte gelöst:
Bilden von zwei benachbarten Wänden auf der aktiven Schicht, die sich linear und parallel zueinander erstrecken,
Vakuumbedampfen eines ohmschen Elektrodenmetalls schräg zu den vertikalen Flächen der zwei Wände, so daß sich durch die Schattenwirkung der Wände auf der aktiven Schicht zwischen den zwei Wänden kein ohmsches Elektrodenmaterial niederschlägt,
Aufbringen einer Schicht eines Schottky-Sperrmetalls auf dem Bereich der aktiven Schicht zwischen den zwei Wänden und
Entfernen der zwei Wände, um die Schichten des ohmschen Elektrodenmetalls sowie des Schottky-Sperrmetalls zu entfernen, die auf den zwei Wänden gebildet sind.

Durch die Schattenwirkung der beiden Wände kann bei schrägem Aufdampfen der Source- bzw. Drain-Elektrode ohne Maskierung verhindert werden, daß sich Material in dem für die Gate-Elektrode vorgesehenen Bereich zwischen den Wänden niederschlägt. Das sich beim Aufdampfen der Gate-Elektrode auf der Source- und Drain-Elektrode absetzende Schottky-Sperrmetall verändert die ohmschen Eigenschaften der Source- und Drain-Elektrode nicht nachteilig.

Die Wände können aus einem Resistmaterial oder einer Kombination von Resist material und eines isolierenden Materials gebildet werden, das als ein Abstandshalter dient. Anderer seits können die Wände auch insgesamt aus einem isolieren den Material bestehen.

Weitere Ziele der Erfindung werden durch ein Herstellungs verfahren für eine Halbleitereinrichtung erreicht, das die Schritte des Bildens einer elektrisch leitenden, aktiven Schicht auf einem halbisolierenden Halbleiter substrat, des Bildens von zwei benachbarten Wänden auf der aktiven Schicht, die linear und parallel zueinander sich erstrecken, wobei jede der zwei Wände aus einem isolierenden Film und einer Resistschicht gebildet ist, des Vakuumaufdampfens eines ohmschen Elektroden metalls schräg in bezug auf die vertikalen Flächen der zwei Wände, um eine Schicht einer ohmschen Elektrode auf der aktiven Schicht in Bereichen mit Ausnahme von Bereichen zu bilden, die zwischen den zwei Wänden liegen, des Entfernens der zwei Resistschichten zum Ent fernen des auf den Resistschichten gebildeten Metalls, des Erwärmens der Schicht des ohmschen Elektrodenmetalls, des Auftragens einer Schicht eines Schottky-Sperrmetalls auf dem Bereich der aktiven Schicht zwischen den zwei isolierenden Filmen und des Entfernens eines jeden isolierenden Films umfaßt, um das auf dem isolierenden Film gebildete Metall zu entfernen. Der Winkel der Vakuumaufdampfung zum Auftragen der Schicht aus dem Schottky-Sperrmetall kann gegenüber der Vertikalen geändert werden, um eine kürzere Gate-Elektrode herzu stellen. Vor dem Vakuumaufdampfen des Schottky-Sperr metalls kann die Oberfläche des Halbleitersubstrats ge ätzt werden, um in diesem eine Gate-Elektrode zu bilden. Nachdem die zwei Wände gebildet wurden, kann die Ober fläche des Halbleitersubstrats mesageätzt werden.

Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.

Ausführungsbeispiele der Erfindung werden anhand der Zeichnung erläutert. Im einzelnen zeigt

Fig. 1A-1D beispielhafte Darstellungen, die die Herstellungsschritte bei einem herkömm lichen Herstellungsverfahren für eine Halbleitereinrichtung zeigen,

Fig. 2A-2F und 3 beispielhafte Darstellungen, die die Herstellungsschritte eines ersten Ausführungsbeispiels des erfindungsge mäßen Herstellungsverfahrens für eine Halbleitereinrichtung zeigen,

Fig. 4 und 5 beispielhafte Darstellungen, die zweite und dritte Ausführungsbeispiele eines erfindungsgemäßen Verfahrens zeigen, und

Fig. 6A-6I beispielhafte Darstellungen, die die Her stellungsschritte bei einem vierten Aus führungsbeispiel des erfindungsgemäßen Verfahrens zeigen.

Die Erfindung wird anhand von bevorzugten Ausführungs beispielen erläutert. Eine Vielzahl von Materialien können zur Bildung der Wände benutzt werden. Zuerst werden Ausführungsbeispiele eines erfindungsgemäßen Verfahrens erläutert, bei dem ein Resistmaterial zur Bildung der Wände benutzt wird.

Ein erstes Ausführungsbeispiel des erfindungsgemäßen Herstellungsverfahrens für eine Halbleitereinrichtung wird anhand von Fig. 2 erläutert, die die Schritte der Herstellung einer Halbleitereinrichtung zeigt.

Wie in Fig. 2A gezeigt ist, wird z. B. eine n-GaAs-aktive Schicht 7 auf einer oberen Oberfläche eines halbiso lierenden Halbleiter-Kristallsubstrats 6 gebildet, wie GaAs. Bei dieser Herstellung wird vorzugsweise ein epiaxiales Wachstumsverfahren in einer Dampfphase be nutzt, obwohl auch ein epiaxiales Wachstumsverfahren in einer flüssigen Phase oder ein Ionen-Einpflanzungsver fahren genausogut benutzt werden kann. Danach wird die n-GaAs-aktive Schicht 7 auf den gewünschten Bereich mit Hilfe des Mesaätzens beschränkt, wie dieses in Fig. 2B gezeigt ist.

Danach werden Resistwände 8 und 9 auf der aktiven Schicht 7 parallel und benachbart zueinander gebildet, die sich linear auf der Oberfläche des Halbleitersubstrats erstrecken, wie dieses in Fig. 2C gezeigt ist. In diesem Fall ist die Oberfläche der aktiven Schicht 7 bemerkens wert flach, so daß die Resistwände 8 und 9 mit hoher Genauigkeit gebildet werden können. Das heißt, ein genaues Muster kann bis zu einem Maß von beispielsweise 1 µm gebildet werden.

Danach wird, wie in Fig. 2D gezeigt ist, ein ohmsches Elektrodenmetall wie Au-Ge-Ni-Legierung in zwei schrägen Richtungen vakuumaufgedampft, um die ohmschen Elektroden schichten selektiv auf Bereichen der aktiven Schicht 7 mit Ausnahme eines Gate-Bereichs zu bilden, die außer halb der Resistwände 8 und 9 liegen, um damit eine Source-Elektrode 10 und eine Drain-Elektrode 11 zu bilden.

Damit nur die Bereiche der aktiven Schicht 7 außerhalb der Widerstandswände 8 und 9 dem Vakuumaufdampfen ausge setzt sind, und der Bereich zwischen den Resist wänden 8 und 9 diesem nicht ausgesetzt wird, muß ein vorteilhafter Vakuumaufdampfwinkel bestimmt werden. Dieser Winkel kann mit Hilfe der Elementargeometrie oder aus einem Diagramm bestimmt werden. Wenn die Wände 8 und 9 z. B. eine Höhe von 1 µm und einen Abstand voneinander von 1 µm haben, muß der Vakuumaufdampfwinkel mehr als 45° in bezug auf die Vertikalrichtung der oberen Oberfläche des Substrats betragen. Jedoch sind die Wände in ihrer Höhe und Ent fernung nicht immer gleichmäßig. Daher soll der Vakuum aufdampfwinkel größer als 65° sein.

Wenn es schwierig ist, das Verhältnis der Höhe der Wände zur Breite bei der Benutzung nur der Resistschicht ausreichend zu vergrößern, muß der Vakuumaufdampfwinkel relativ groß sein, wodurch die sich ergebende Schicht in ihrer Stärke klein ist. Diese Schwierigkeit kann durch Benutzung des folgenden Verfahrens beseitigt werden. Eine isolierende Schicht, die als ein Abstandshalter dient, wird unter Benutzung von SiO₂, Si₃N₄ oder von Polyimid harz unter der Resistschicht gebildet, wonach dann die so gebildete isolierende Schicht einem chemischen Ätzen, einem Plasmaätzen oder einem Ionenätzen unter worfen wird, wobei die Resistschicht als eine Maske benutzt wird, um ausreichend hohe Wände zu bilden.

Dann wird, wie in Fig. 2E gezeigt ist, das Schottky- Sperrmetall, wie Aluminium, im wesentlichen vertikal zur Hauptebene des Substrats vakuumaufgedampft, um eine Schottky-Gate-Elektrode 12 auf der aktiven Schicht 7 zwischen den Resistwänden 8 und 9 zu bilden. Bei diesem Schritt wird Aluminium auf die aktive Schicht 7 auch außerhalb der Resistwände 8 und 9 vakuumauf gedampft. Jedoch sind die Aluminiumschichten von den Bereichen der aktiven Schicht 7 infolge der Gegenwart der Au-Ge-Ni-Legierungsschichten isoliert. Das heißt, da die Aluminiumschichten lediglich auf den Au-Ge-Ni- Legierungsschichten aufgebracht werden, werden die ohm schen Eigenschaften von innen nur sehr wenig verändert.

Schließlich werden die Resistwände 8 und 9 entfernt, und die Platte wird einer Wärmebehandlung bei einer Temperatur von etwa 470°C für mehrere Zehner von Sekun den ausgesetzt, um damit ausgezeichnete ohmsche Eigen schaften zu erreichen. Die so gebildete Einrichtung hat den in Fig. 2F gezeigten MES-FET-Aufbau.

Fig. 3 zeigt die örtlichen Beziehungen der bei der Her stellung der zuvor beschriebenen Halbleitereinrichtung erzeugten Elektroden. In Fig. 3 zeigt der schraffierte Teil Bereiche, in denen das Resistmaterial über der aktiven Schicht liegt, und die Bezugszeichen 8 und 9 be zeichnen die benachbarten Resistwände. Außerdem be zeichnet in Fig. 3 das Bezugszeichen 13 einen Gate- Bereich. Da der Gate-Bereich 13 durch die Resist wände 8 und 9 umgeben ist, wird kein ohmsches Elektroden metall in dem Gate-Bereich 13 abgelagert, wenn das ohmsche Elektrodenmetall in der zuvor beschriebenen Weise vakuum aufgedampft wird. Zwei Schichten des ohmschen Elektroden metalls und des Schottky-Sperrmetalls werden über den ge samten Bereich mit Ausnahme des Gate-Bereichs 13 gebildet. Wenn jedoch das Resistmaterial entfernt wird, werden auch die Metallschichten auf dem Resistmaterial zu sammen mit diesem entfernt. Dadurch werden die Source- Elektrode 10, die Drain-Elektrode 11, die Schottky-Gate- Elektrode 12 und ein mit dieser verbundenes Kissen 14 mit den in Fig. 3 gezeigten Formgebungen zurückgelassen.

Ein zweites Ausführungsbeispiel eines erfindungsgemäßen Verfahrens ist in Fig. 4 gezeigt. Bei diesem Ausführungs beispiel wird der Vakuumaufdampfwinkel des Schottky-Sperr metalls gesteuert, um eine Gate-Länge zu erreichen, die kürzer als der Abstand zwischen den Resistwänden 8 und 9 ist. Der Vakuumaufdampfwinkel wird bis zu dem Maße frei verändert, daß eine Schottky-Gate-Elektrode 12 auf der Oberfläche einer aktiven Schicht 7 gebildet wird, die zwischen den Resistwänden 8 und 9 angeordnet ist, wodurch ein MES-FET hergestellt werden kann, dessen Gate- Länge erheblich kürzer als die bei normalen litho graphischen Techniken erreichte ist.

Fig. 5 zeigt einen Schnitt zur Erläuterung eines weiteren Ausführungsbeispiels eines erfindungsgemäßen Verfahrens.

Aus der vorstehenden Beschreibung wird klar, daß das er findungsgemäße Verfahren für die Halbleitereinrichtung in seinem Anwendungsbereich sehr breit ist und in verschiedener Weise geändert oder modifiziert werden kann. So kann z. B. nach dem Schritt des Vakuumaufdampfens des ohmschen Elektrodenmetalls außerhalb der Resistwände 8 und 9 (Fig. 2D) ein Schritt eines leichten Ätzens der freien Oberfläche der aktiven Schicht 7 zwischen den Resist wänden 8 und 9 ausgeführt werden. In diesem Fall wird bei dem sich ergebenden Aufbau, wie es in Fig. 5 gezeigt ist, nur der Teil der aktiven Schicht 7 vermindert, der sich unter der Schottky-Gate-Elektrode 12 befindet. Der so ge bildete MES-FET hat den Vorteil, daß sein Source-Reihen widerstandswert klein ist.

Ein weiteres Beispiel eines erfindungsgemäßen Verfahrens, bei dem zwei Schichten, nämlich eine Resistschicht und eine isolierende Schicht zur Bildung der Wände be nutzt werden, wird anhand der Fig. 6 erläutert. Wie in Fig. 6A gezeigt ist, wird zuerst eine n-GaAs-aktive Schicht 7 auf einer Oberfläche eines halbisolierenden GaAs-Substrates 6 z. B. mit Hilfe eines epiaxialen Wachstumsverfahrens in einer Dampfphase bis zu einer Dicke von 0,2 µm mit einer Träger dichte von z. B. 1×10^-17cm^-3 gebildet. Bei diesem Wachs tumsverfahren kann das Dotierungsmaterial z. B. Te sein.

Wie in Fig. 6B gezeigt ist, wird der Bereich der aktiven Schicht 7 in gewünschter Weise bestimmt. Dann wird eine isolierende Schicht 17, wie ein SiO₂ auf der aktiven Schicht 7 mit einem Niedrigtemperatur-CVD-Verfahren gebildet, bei dem SiH₄-Gas benutzt wird. Die Dicke der SiO₂-Schicht 17 beträgt z. B. 5000 Å.

Danach wird, wie in Fig. 6D gezeigt ist, ein Positiv- Fotoresistmaterial über der SiO₂-Schicht 17 bis zu einer Dicke von 5000 Å aufgetragen, und Resistmuster 8a und 9a werden mit Hilfe von üblichen Techniken gebildet, wie dieses in Fig. 6D gezeigt ist. Die Fotoresistmuster 8a und 9a erstrecken sich linear auf der Oberfläche des Halbleitersubstrats und sind voneinander z. B. um 1 µm beabstandet. Die so gebildeten Muster haben eine ausgezeichnete Auflösung, da sie auf einer flachen Oberfläche gebildet sind.

Dann wird die SiO₂-Schicht 17 mit dem Resistmuster als eine Maske geätzt, um zwei benachbarte Wände 18 und 19 zu bilden, die aus den übrigen SiO₂-Schichten 17a und 17b und den Resistmustern 8a und 9a gebildet werden. Bei diesem Beispiel wird Elektrodenmetall selektiv durch Benutzung der zwei Wände 18 und 19 in der nachfolgend beschriebenen Weise vakuumaufgedampft.

Zuerst wird ein ohmsches Elektrodenmetall, wie Au-Ge-Ni- Legierung schräg auf die Substratoberfläche vakuumaufgedampft, um eine Source-Elektrode 10a und eine Drain-Elektrode 11a zu bilden, um Schichten aus Au-Ge-Ni-Legierung auf der aktiven Schicht 7 außerhalb der zwei Wände 18 und 19 zu bilden. Danach werden, wie in Fig. 6G gezeigt ist, die Resistmuster 8a und 9a entfernt, wodurch auch die Au-Ge-Ni-Legierungsschichten auf den Resistmustern 8a und 9a entfernt werden. Die so gebildete Halbleiter einrichtung wird einer Wärmebehandlung bei 470°C für etwa 2 Minuten in einer H₂-Atmosphäre ausgesetzt, wo durch die ohmschen Eigenschaften der Source-Elektrode 10a und der Drain-Elektrode 11a verbessert werden.

Danach wird, wie in Fig. 6H gezeigt ist, ein Schottky- Sperrmetall, wie Aluminium, über die gesamte Oberfläche des Bauelements vakuumaufgedampft, wodurch eine Aluminium schicht auf der aktiven Schicht 7 zwischen den SiO₂- Schichten 17a und 17b gebildet wird, um eine Schottky- Gate-Elektrode 15 zu bilden. Bei diesem Schritt werden Aluminiumschichten außerhalb der SiO₂-Schichten 17a und 17b gebildet. Da jedoch die Aluminiumschichten lediglich auf der Oberfläche der Au-Ge-Ni-Legierungsschichten auf gebracht werden, beeinflussen sie deren ohmsche Eigen schaften nicht groß.

Um die Elektroden der Halbleitereinrichtung in stärkerer Weise positiv elektrisch zu isolieren und den Fertigungs ausstoß zu vergrößern, kann das folgende Verfahren be nutzt werden. Die SiO₂-Schichten 17a und 17b werden durch Ätzen mit Hilfe eines herkömmlichen Pufferätzmaterials entfernt. Dadurch werden auch die Aluminiumschichten 16 auf den SiO₂-Schichten 17a und 17b entfernt, wodurch ein MES-FET hergestellt wird, der einen Querschnittaufbau hat, wie er in Fig. 6I gezeigt ist.

Bei diesem Ausführungsbeispiel wird der ohmsche Kontakt der Drain-Elektrode einer Wärmebehandlung vor der Bildung der Schottky-Gate-Elektrode ausgesetzt. Ohne Beeinflussung der elektrischen Eigenschaften der Schottky-Gate-Elektrode kann daher die Wärmebehandlung bei einer hohen Temperatur während einer langen Zeitdauer ausgeführt werden, und die ohmschen Eigenschaften der sich ergebenden Einrichtung sind ausgezeichnet. Außerdem ist kein zusätzlicher Schritt der Herstellung von Resistmustern erforderlich, nach dem die Source-Elektrode 10a und die Drain-Elektrode 11a wärmebehandelt wurden. Selbst wenn ein Zusammenballen bei den Source- und Drain-Elektroden als Folge der Wärmebe handlung auftreten sollte, kann daher die Genauigkeit der danach folgenden sehr genauen Verarbeitung nicht beein flußt werden. Auf diese Weise kann das Source- und Drain- Elektrodenmetall einer ausreichenden Wärmebehandlung aus gesetzt werden, und die ohmschen Eigenschaften werden verbessert.

Erfindungsgemäß werden, wie zuvor beschrieben wurde, zwei benachbarte Resistwände auf der Halbleiterschicht vor gesehen, und der Vakuumaufdampfwinkel wird geeignet ge wählt, so daß das Elektrodenmetall auf die gewünschten Bereiche allein vakuumaufgedampft wird. Die Source-, Drain- und Gate-Elektroden werden daher selbstaus richtend gebildet. Das erfindungsgemäße Verfahren hat daher den Vorteil, daß der Herstellungsvorgang einfach ist, da kein Ausrichtvorgang erforderlich ist. Da außer dem die Resistmuster auf einer flachen Oberfläche gebildet werden, ist die Auflösung des Resistmusters bemerkenswert hoch. Dieses ist ein weiterer Vorteil des erfindungsgemäßen Verfahrens. Daher werden MES-FET mit einer kurzen Gate-Länge bei einem hohen Fertigungsaus stoß leicht hergestellt. Das erfindungsgemäße Verfahren kann daher zur Herstellung von MES-FET oder solche um fassenden integrierten Schaltungen sehr wirksam ange wendet werden.

Bei den zuvor erläuterten Ausführungsbeispielen ist das Halbleitermaterial GaAs. Es kann jedoch auch InP oder ein weiteres geeignetes Halbleitermaterial sein. Außer dem ist das Schottky-Sperrmetall nicht auf Aluminium beschränkt, sondern kann auch Ti, Cr, Mo oder Ta sein. Der isolierende Film ist daher nicht auf SiO₂ beschränkt und kann ein Polyimidharzfilm oder ein Verbindungsfilm sein.

Claims

1. Herstellungsverfahren für eine Halbleitereinrichtung, bei dem auf einem halbisolierenden Halbleitersubstrat (6) eine elektrisch leitende aktive Schicht (7) gebildet wird, auf die durch Vakuumbedampfung in Flächenbereichen Schichten aus ohmschen Metallen aufgebracht werden, wobei zur Bildung unbedampfter Bereiche zwischen den Flächenbereichen Abdeckmittel aufgebracht werden, die nach der Bedampfung der aktiven Schicht entfernt werden, gekennzeichnet durch folgende Verfahrensschritte:
Bilden von zwei benachbarten Wänden (8, 9; 18, 19) auf der aktiven Schicht (7), die sich linear und parallel zueinander erstrecken,
Vakuumaufdampfen eines ohmschen Elektrodenmetalls schräg zu den vertikalen Flächen der zwei Wände, so daß sich durch die Schattenwirkung der Wände auf der aktiven Schicht zwischen den zwei Wänden kein ohmsches Elektrodenmetall niederschlägt,
Aufbringen einer Schicht eines Schottky-Sperrmetalls auf dem Bereich der aktiven Schicht zwischen den zwei Wänden und
Entfernen der zwei Wände, um die Schichten des ohmschen Elektrodenmetalls sowie des Schottky-Sperrmetalls zu entfernen, die auf den zwei Wänden gebildet sind.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Wände eine Resistschicht (8, 9; 8a, 9a) aufweisen.

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Wände eine Resistschicht sowie ein isolierendes Material (17a, 17b) aufweisen, das als Abstandhalter dient.

4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Wände (18, 19) ein isolierendes Material aufweisen.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß jede der zwei gebildeten benachbarten Wände auf der aktiven Schicht einen isolierenden Film (17a, 17b) und eine Resistschicht (8a, 9a) aufweist, wobei nach dem Aufdampfen eines ohmschen Elektrodenmetalls schräg zu den vertikalen Flächen der zwei Wände jede Resistschicht entfernt wird, um das auf jeder Resistschicht gebildete ohmsche Elektrodenmaterial zu entfernen, und daß nach dem Entfernen der Resistschicht und vor dem Aufbringen der Schicht eines Schottky-Sperrmetalls eine Erwärmung der Schicht des Elektrodenmetalls erfolgt.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Schicht eines Schottky-Sperrmetalls unter einem Aufdampfwinkel, der von der senkrechten Richtung abweicht, aufgebracht wird.

7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß vor dem Vakuumaufdampfen des Schottky-Sperrmetalls die Oberfläche des Halbleitersubstrats geätzt wird, um in dieser eine Gate-Elektrode (15) zu bilden.

8. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß nach dem Bilden der zwei Wände (8, 9; 18, 19) die Oberfläche des Halbleitersubstrats mesageätzt wird.

9. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Winkel der Vakuumbedampfung größer als 65° in bezug auf die Vertikalrichtung der oberen Fläche des Substrats ist.