DE2607898A1 - Doppelgate-schottky-feldeffekttransistor mit zwischenelektrode und verfahren zu dessen herstellung - Google Patents

Doppelgate-schottky-feldeffekttransistor mit zwischenelektrode und verfahren zu dessen herstellung

Info

Publication number
DE2607898A1
DE2607898A1 DE19762607898 DE2607898A DE2607898A1 DE 2607898 A1 DE2607898 A1 DE 2607898A1 DE 19762607898 DE19762607898 DE 19762607898 DE 2607898 A DE2607898 A DE 2607898A DE 2607898 A1 DE2607898 A1 DE 2607898A1
Authority
DE
Germany
Prior art keywords
mask
layer
sections
planar surface
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19762607898
Other languages
English (en)
Inventor
Takashi Furutsuka
Masaoki Ishikawa
Masaki Ogawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2374475A external-priority patent/JPS51112184A/ja
Priority claimed from JP1777476A external-priority patent/JPS5931870B2/ja
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2607898A1 publication Critical patent/DE2607898A1/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66848Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863Lateral single gate transistors
    • H01L29/66886Lateral transistors with two or more independent gates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/80Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8124Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with multiple gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/139Schottky barrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/143Shadow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

GLAWE, DELFS, MOLL & PARTNER PATENTANWÄLTE
DR.-ING. RICHARD GLAWE, MÖNCHEN 2 6 0 V 8 9 8 DIPL.-ING. KLAUS DELFS, HAMBURG
DIPL.-PHYS. DR. WALTER MOLL, MÖNCHEN DIPL.-CHEM. DR. ULRICH MENGDEHL, HAMBURG
8 MÜNCHEN 26
POSTFACH 37
2 HAMBURG13
POSTFACH2570
LIEBHERRSTR. 20
TEL. (089) 22 65 48
TELEX 52 25 05
CHAUSSEE 58
TEL. (040)410 20 08
TELEX 21 29 21
MÜNCHEN
A 57
NIPPON ELECTRIC CO., LTD. Minato-ku, Tokyo/Japan
Doppelgate-Schottky-Feldeffekttransistor mit Zwischenelektrode und Verfahren zu dessen Herstellung
Die Erfindung betrifft einen Schottky-PeIdeffekttransistor, d. h. einen Feldeffekttransistor mit Schottky-Übergang oder Schottky-Sperrgate, und ein Verfahren zu dessen Herstellung.
Der DoppeIgate-Schottky-Peldeffekttransistor, im nachfolgenden als "MESi1ET" genannt, ist eine Halbleitervorrichtung mit einer ohmschen Source-Elektrode, einer ersten Gate-Elektrode mit Schottky-Übergang, einer zweiten Gate-Elektrode mit Schottky-Übergang und einer ohmschen Drain-Elektrode, die hintereinander auf einem isolierten n-Halbleiter-Substrat angeordnet sind, wobei der jeweilige Abschnitt der ersten und zweiten Hälfte der
609839/0678
BANK: DRESDNER BANK, HAMBURG, 4030448 (BLZ 20080000) · POSTSCHECK: HAMBURG 147607-200 · TELEGRAMM: SPECHTZIES
Halbleitervorrichtung als ein Einzelgate-MESFET angesehen wird. Die HaIbLeitervorrichtung wird üblicherweise als ein Kaskodenverstärker und in einigen Eällen als ein Modulator, ein Demodulator, oder eine Mischstufe verwendet.
Wenn die Halbleitervorrichtung als ein Kaskodenverstärker mit leistungsverstärkungssteuerung bei niedrigem Rauschniveau verwendet wird, wird die Rauschzahl der Vorrichtung hauptsächlich bestimmt durch den ersten Abschnitt und die Möglichkeit der Siaierung der Iieistungsverstärkung ist gegeben durch den zweiten Abschnitt, wobei beide Abschnitte zur Verstärkungsfunktion beitragen. Die Halbleitervorrichtung wird bei Kaskodenverstärkern nicht häufig verwendet, da das Rauschniveau der Vorrichtung nicht so niedrig ist, wie es benötigt wird. Ein weiteres ernsthaftes Problem besteht darin, daß es schwierig ist, eine Vorrichtung mit extrem niedrigen Dimensionen in einer Massenproduktionsskala ökonomisch herzustellen.
In dem von Asai et al. in Japan Society of Applied Physics, Band 43 (1974), Seite 44-2 veröffentlichten Artikel "The 5th Conference on Solid State Devices, Tokyo (1973 International)" wird vorgeschlagen, die Dicke des Halbleitersubstrates unter der ersten Gate-Elektrode zu vermindern, um die elektrischen Kenndaten der Halbleitervorrichtung zu verbessern. Es erscheint jedoch als schwierig, derartige Halbleitervorrichtungen in einer Massenproduktion herzustellen, da die für die Massenproduktion
609839/0678
nicht geeignete Elektronenstrahl-Lithographie oder dergleichen als Technik für die Mikroherstellung verwendet werden muß. Ein weiterer Vorschlag wurde von Ziel und Takagi in dem in IEEE J. Solid-state Circuits (Corresponding), Band SC-4 (Juni 1969), Seiten 170-172 veröffentlichten Artikel "Improvement in the tetrode IET noise figure by raitralization and tuning" gemacht. Danach soll eine ohmsche Kontaktelektrode, die mit einer Neutralisationsschaltung verbunden ist, zwischen den beiden Gate-Elektroden zur Verminderung des Bauschniveaus vorgesehen werden. Die Ausbildung einer derartigen Heutralisationsschaltung wird jedoch immer schwieriger, wenn die Betriebsfrequenz in den Bereich des X-Bandes kommt.
Eine Aufgabe der Erfindung besteht nun darin, einen Doppe1-Gate-MESFET zu schaffen, der bei hohen Frequenzen eine niedrige Rauschzahl aufweist.
Eine weitere Aufgabe der Erfindung besteht darin, einen Doppe 1-G-a te-MESFET vorzusehen, der eine Staierung der Leistungsverstärkung bei niedrigem Bauschniveau und in einem weiten Bereich der Leistungsverstärkung ermöglicht und der für hohe Frequenzen geeignet ist.
Eine weitere Aufgabe der Erfindung besteht darin, ein Verfahren zur Herstellung eines Doppe1-Gate-MESFET für hohe Frequenzen in einer Massenproduktionsskala zu schaffen.
Eine besondere Aufgabe der Erfindung besteht darin, ein Ver-
6 0 9 8 3"31 Ö~ß 7 8
fahren zur Herstellung eines Doppe 1-G-a te-MESFET in einer Massenproduktionsskala zu schaffen, wobei dieser eine Passivierungsmaske und sehr stabile Kenndaten für hohe Frequenzen aufweist.
Ein erfindungsgemäßer Doppel-Gate-MESFET geht von einem herkömmlichen aus, der ein Substrat eines Halbleiters mit einer Planaroberflache aufweist,und außerdem ein Paar von ersten Plättchen oder Flächenstückchen auf der Planaroberflache, und einem Paar von zweiten Plättchen auf der Planaroberflache auf beiden Seiten des ersten Plättchenpaares. Die ersten Plättchen werden als eine erste und eine zweite Gate-Elektrode verwendet. Die zweiten Plättchen werden als eine Source- und eine Drain-Elektrode verwendet, Erfindungsgemäß weist der Transistor weiterhin ein ZwisDhenplättchen auf der Planaroberf lache zwischen den ersten Plättchen auf, wobei ein Zwischenraum zwischen dem Zwischenplättchen und jedem der ersten Plättchen freigelassen ist. Das Zwischenplättchen besteht aus einem Metall, das einen ohmschen Kontakt mit dem Halbleiter an mindestens einem Abschnitt angrenzend an die Planaroberflache ausbilden kann. Das zwischen den ersten Plättchen angeordnete zweite Plättchen, oder ein Zwischenplättchen, kann ungeerdet oder mit keiner Spannungsq.uelle verbunden bleiben oder als eine Zwischenelektrode verwendet werden.
Das Verfahren zur Herstellung eines erfindungsgemäßen Doppel-Gate-MESFET basiert auf einem bekannten Verfahren, das in der amerikanischen Patentanmeldung mit der Serial-No. 4-50 793 veröffentlicht ist. Dieses Verfahren weist die folgenden Schritte auf:
- 4 6 09839/0678
Vorsehen eines Halbleitersubstrates mit einer Planaroberflache, Ausbilden einer ersten Schicht aus einem ersten Metall auf der Planaroberflache, Ausbilden einer Maske auf der ersten Metallschicht um vorbestimmte Abschnitte auf dieser Schicht unbedeckt zu lassen, Entfernen der unbedeckten Abschnitte der ersten Metallschicht und der Teile der ersten Metallschicht, die an die unbedeckten Abschnitte unterhalb der Maske angrenzen, so daß als erstes Plättchen der Abschnitt der ersten Metallschicht übrigbleibt, der sich zwischen den benachbarten Teilen erstreckt, und ein Aufwachsenlassen einer zweiten Metallschicht auf die Planaroberf lache im wesentlichen senkrecht darauf, um eine zweite Schicht auf der Maske und auf den Bereichen der Planaroberflache auszubilden, die dem aufgetragenen zweiten Metall ausgesetzt sind, wobei eine Vielzahl von zweiten Plättchen durch die Abschnitte der zweiten Metallschicht vorgesehen sind, die auf den vorspringenden Planaroberflächenbereichen aufgetragen sind, wobei zwischen dem ersten Plättchen und den zweiten Plättchen Zwischenräume bleiben. Die erste Metallschicht kann mit dem Halbleiter einen Schottky-Übergang bilden. Die zweite Metallschicht kann mit dem Halbleiter einen ohmschen Kontakt ausbilden. Erfindungsgemäß wird der Verfahrensschritt zur Maskenausbildung derart durchgeführt, daß ein Paar von Maskenplattehen ausgebildet werden, die auf ihren beiden Seiten und zwischen sich unbedeckte Abschnitte aufweisen. Danach wird der Verfahrensschritt des Entfernens ausgeführt, um als erstes Plättchen ein Paar von ersten Plättchen zurückzulassen. Danach wird der Verfahrensschritt des Aufwachsenlassens ausgeführt, um als zweite Plättchen ein Paar von zweiten
- 5 609839/0878
Plättchen auf "beiden Seiten des ersten Plättchenpaares und ein Zwischenplätte he η zwischen den ersten Plättchen auszubilden.
Die Erfindung sieht demnach einen Doppel-Gate-Schottky-Feldeffekttransistor vor, der eine Zwischenelektrode zwischen einer ersten und einer zweiten Gate-Elektrode aufweist. Diese Zwischenelektrode bildet einen ohmschen Kontakt mit einem Halbleitersubstrat auf dem Transistor. Der Transistor wird dadurch hergestellt, daß eine auf einer Planaroberflache des Substrates ausgebildete erste Schicht mittels eines Paares von Maskenplattehen abgeätzt wird, um ein Paar von Gate-Elektroden auszubilden, die kleiner als die Maskenplättchen sind, und daß man auf die Planaroberf lache in zu ihr senkrechter Richtung ein Metall auftreffen bzw. aufwachsen läßt, das mit dem Halbleiter einen ohmschen Kontakt bilden kann. Die aufgebrachte Metallschicht liefert eine Source- und Drain-Elektrode auf beiden Seiten des Gate-Elektrodenpaares und eine Zwischenelektrode zwischen den Gate-Elektroden. Die Zwischenelektrode kann während des Betriebes ungeerdet oder mit keiner Spannungsquelle verbunden bleiben, d. h. mit Undefiniertem Potential.
Ausführungsformen der Erfindung werden anhand der Zeichnungen näher beschrieben. Es zeigen:
Fig. 1 einen Querschnitt eines Doppel-Gate-MESI1ET, der nach einem ersten erfindungsgemäßen Verfahren hergestellt ist,
Pig. 2 eine Draufsicht auf einen Doppel-Gate-MESi1ET, der nach dem in Fig. 1 dargestellten Verfahren hergestellt ist,
- 6 609839/0878
Pig. 3 einen Querschnitt eines Doppe1-Gate-MESFET, der nach einem zweiten erfindungsgemäßen Verfahren hergestellt ist,
Pig. 4- elektrische Kennlinien der Doppe 1-G-ate-MESFET 1S, die nach dem ersten oder zweiten erfindungsgemäßen Verfahren hergestellt sind, eines herkömmlichen Doppe 1-G-a te-MESFET und eines Einze1-Gate-MESFET,
Fig. 5 elektrische Kennlinien der erfindungsgemäßen Doppel-Gate -MESFET 's und eines herkömmlichen Doppe1-Gate-MESFET,
Fig. 6 eine Schaltung zum Betrieb eines erfindungsgemäßen Doppe1-Gate-MESFET mit einer Zwischenelektrode mit Gleichstrom-Vorspannung,
Fig. 7 elektrische Kennlinien eines erfindungsgemäßen Doppel-Gate-MESFET, der in der in Fig. 6 beschriebenen Schaltung in Betrieb genommen wird,
Fig. 8 eine Draufsicht auf einen Doppe1-Gate-MESFET, der nach einem der beiden erfindungsgemäßen Verfahren hergestellt ist,
Fig. 9 eine Schaltung zum Betrieb einer besonderen Ausführungsform der erfindungapmäßen Doppe1-Gate-MESFET und
Fig. 10 eine perspektivische Darstellung der in Fig. 9 dargestellten Ausführungsform eines Doppe1-Gate-MESFET.
- 7 609839/0678
Ein Verfahren zur Herstellung einer ersten Ausführungsform eines erfindungsgemäßen Doppe1-Gate-MESFEI ist in Abbildung 1 dargestellt und wird im folgenden beschrieben.
In Eig. 1 (a) weist ein Gallium-Arsenid-Kristall 11 mit einem hohen elektrischen spezifischen Widerstand eine n-leitende G-allium-Arsenid-Kristallschicht 12 auf, die eine Elektronendichte -von etwa 2 χ 10 ' cm J , eine länge von etwa 70 μτ& und eine Dicke von etwa 0,2 um aufweist und epitaktisch darauf aufgewachsen ist. Die Kristallschicht 12 dient als ein Substrat mit einer Planaroberflache. Nachdem die Planaroberflache chemisch gereinigt wird, wird eine erste Schicht 13 aus einem Metall, das einen Schottky-Übergang mit dem η-leitenden Gallium-Arsenid ausbilden kann, auf der gesamten Oberfläche der Kristalischicht 12 durch Takuum-aufdampfen in einer Dicke von etwa 0,6 um ausgebildet. Als Metall wird vorzugsweise hochreines Aluminium verwendet, da es einen'sehr niedrigen spezifischen Widerstand aufweist und da der dadurch ausgebildete Schottky-Übergang, auch bei höheren !Temperaturen seine ausgezeichneten Kenndaten nicht verliert. Ein Paar von Fotowiderstands-Maskenplättchen oder Elementen 14- und 15 mit einer Länge von 3 jam und einer Dicke von 0,5 /im werden örtlich auf der ersten Metallschicht 13 mit einem Abstand von etwa 2 um dazwischen ausgebildet, eo daß auf beiden Seiten der Maskenplattehen ein Paar von breiten, vorbestimmten Abschnitten der ersten Schicht 13 und ein weiterer 2 ^m langer Abschnitt zwischen den Maskenplättchen 14 und 15 unbedeckt bleibt. Der
- 8 609839/0678
so übrigbleibende Zwischenraum entspricht der Länge eines später beschriebenen Zwischenplättctiens. Die Maskenplättchen 14 und 15 werden leicht mittels der herkömmlichen Fotokontakt- Lithographie ausgebildet. In der Praxis wird ein weiteres Paar von Maskenplättchen 14' und 15' entlang der beiden Kantenabschnitte der ersten Schicht 13 ausgebildet. Als "Länge" wird immer das Maß entlang der waagrechten Linie in den Pig. 1 -3, 3 und 10 bezeichnet.
In Fig. 1 (b) wird die erste Schicht 13 an den -vorbestimmten oder unbedeckten Abschnitten entfernt, und auch noch an den Bereichen der ersten Schicht 13, die unterhalb der Maskenplättchen 14 und 15 angrenzend an die unbedeckten Abschnitte liegen, um ein Paar von ersten Plättchen 16 und 17 auszubilden. Diese angrenzenden Bereiche v/erden bis zu einer Tiefe von 1 μτα von der G-renze zwischen den bedeckten und den unbedeckten Abschnitten entfernt. Damit weist jedes der ersten Plättchen 16 und 17 eine Länge von 1 um auf. Bei der Aluminiumschicht 13 kann das Entfernen durch chemisches Abätzen mittels einer wäßrigen Lösung von Phosphorsäure bei 5O0G in etwa drei Minuten durchgeführt werden. Es wurde herausgefunden, daß es möglich ist, das chemische Abätzen genau zu steuern und die kleinen ersten Plättchen 16 und 17 ohne Bruch- oder Abreißstellen darin zu erhalten. Die Tiefe des Entfernens wird dadurch eingestellt, daß die Ätzzeit durch das Beobachten des Entfernens der Schicht 13 mit einem Mikrometer-Oszilloskop gesteuert wird, wenn die Maskenplättchen 14 und 15 aus einem
- 9 609839/0678
transparenten Material sind, oder in_äem der elektrische Widerstand der abzuätzenden S c Li ic htp latte hen gemessen wird. Auf diese Weise ist es möglich, ein erstes Plättchen 16 oder 17 mit einer Länge von 0,5 wm aus einer 1 um dicken Aluminiumschicht mit einer Genauigkeit von 0,1 um auszubilden, wobei durch die Verwendung der etwa 2 ^m langen Maskenp latte hen 14 oder 15 keine Defekte auftreten, übrigens kann das Entfernen mit ausgezeichneten Ergebnissen durchgeführt werden, in dem zuerst ein Ionenbeschuß (ion milling) oder ein Zerstäubungsfräsen (sputter milling) der unbedeckten Abschnitte angewendet wird und danach ein chemisches Abätzen der daran angrenzenden Teile.
In 3?ig. 1 (c) ist dargestellt, wie eine zweite Metallschicht, die mit dem η-Halbleiter einen ohmschen Kontakt ausbildet, entweder durch Aufdampfen oder Zerstäuben auf der Planaroberfläche, im wesentlichen senkrecht dazu, aufwächst, um mindestens 5 zweite Plättchen 18, 19, 20, 21 und 22 mit einer Dicke von etwa 0,1 yum darauf auszubilden. Zwischen den einander benachbarten ersten und zweiten Plättchen bleiben kleine Zwischenräume von etwa 1 iim. Als zweites Metall wird vorzugsweise Go Id-Germanium verwendet. Das zwischen dem ersten Plättchen 16 und 17 ausgebildete zweite Plättchen 20 ist das Zwischenplättchen.
In Pig. 1 (d) werden die Photowiderstands-Maskenplättchen 14 und 15 durch ein organisches lösungsmittel, wie etwa Azeton, zusammen mit den darauf liegenden zweiten Plättchen 19 und 21 entfernt. Die sich danach ergebende Anordnung wird dann in einer
- 10 609839/0678
"A
Wasserstoffatmosphäre bei 45O0C für etwa 30 Sek. warmebehandelt, um ohmsche Kontaktschichten oder -Filme zwischen der n-leitenden Gallium-Arsenid-Kristall-Schicht 12 and den übrigbleibenden zweiten Plättchen 18, 20 und 22 auszubilden und außerdem die ersten Plättchen 16 und 17 klebend mit der Eristallschicht 12 zu verbinden. Die zusammen mit den Plättchen 16 und 17 ausgebildeten ersten Plättchen 23 und 24 werden dann entfernt.
In Fig. 1 (e) wird ein Paar von Goldschichtplättchen 25 und 26 durch Galvanisieren oder Aufdampfen entsprechend auf den zweiten Plättchen 18 und 22 ausgebildet. Diese miteinander verbundenen Plättchen dienen als Source- und Drain-Elektrode.
In Pig. 2 ist ein nach dem obenbeschriebenen Verfahren hergestellter Doppel-Gate-IvIESS1ET dargestellt, der eine mit gestrichelten Linien dargestellte η-leitende Gallium-Arsenid-Kristall-Schicht 12 aufweist. Im allgemeinen hat diese Schicht 12 eine breite, senkrecht zu der oben definierten Länge, von einem bis mehreren Hundert p.m.. Die Maskenplätten 14 und 15 erstrecken sich, was in Fig. 1 nicht dargestellt ist, bis zur Oberfläche des Kristalles 11, so daß sich die ersten Plättchen 16 und 17 mit Bereichen 16a und 17a ergeben, an denen die Gate-Elektroden 16 und 17 mit einem Paar von Klemmen oder Bandleitungen (nicht gezeigt) verbunden oder gebondet werden.
' Bei einer anderen Ausführungsform der Erfindung sind die Maskenplättchen 14 und 15 aus einem Metall, wie etwa Hafnium,
- 11 609839/0678
Molybdän oder Chrom. In diesem Pail müssen die Maskenplättchen H und 15 und die darüber liegenden zweiten Plättchen 19 und 21 nicht entfernt werden. Die so hergestellte Maske kann, wenn es benötigt wird, zum Beispiel durch Salzsäure entfernt werden. Bei der ersten Ausführungsform, bei der als Halbleitersubstrat eine Gallium-Arsenid-Kristallschicht 12 verwendet wird, kann auch als erstes Metall Platin, Chrom, Molybdän, Titan, Gold, oder eine Kombination von diesen verwendet werden. Eine Gold-Germanium-Nickel-Legierung oder eine Nickel-Germanium-Legierung kann auch als zweites Metall verwendet werden. Wenn der Metallfilm aus mehreren Metallschichten besteht, bezieht sich die obige Beschreibung auf die Schicht, die dem Halbleitersubstrat 12 benachbart ist.
Außerdem können auch Silizium, Indiumphosphid, Indium-Ar senid neben Gallium-Arsenid als Halbleitersubstrat 12 verwendet werden.
In Fig. 3 ist ein zweites Verfahren zur Ausbildung einer zweiten Ausführungsform eines Doppel-Gate-MESPET dargestellt, das eine Passivierungsmaskenschicht aufweist, die auf einer erhabenen Oberfläche eines Substrates aus Gallium-Arsenid-Kristall aufgebracht ist. Die Passivierungsmaskenschicht wird dazu verwendet, um den Gallium-Arsenid -Kristall vor Verunreinigung zu schützen und um die Oberflächenzustandsdichte zu vermindern.
In Pig. 3 (a) weist ein Gallium-Arsenid-Kristall 11 mit hohem
- 12 609839/0678
elektrischen spezifischen Widerstand,eine isolierte n-leitende Gallium-Arsenid-Kristallschicht 12 mit einer Elektronendichte
17 —3
von etwa 2 χ 10 ' cm und einer Dicke von 0,2 μτη. auf, die darauf epitaktisch aufgewachsen ist. Die η-leitende Kristallschicht 12 dient als Substrat mit einer Planaroberflache. Nachdem die Planaroberflache chemisch gereinigt wurde, wird ein Passivierungsmaskenmaterial, wie etwa Siliziumdioxid, das gegen ein ersten Korrosionsmittel, wie etwa eine wäßrige Lösung aus Phosphorsäure widerstandsfähig und gegenüber einem zweiten Korrosionsmittel, wie etwa Fluorwasserstoffsäure empfindlich und gegenüber einem dritten Korrosionsmittel, wie etwa Chlorwasserstoffsäure widerstandsfähig ist, auf der Planaroberflache aufgetragen, um eine erste Maskenschicht 33 mit einer Dicke von 0,2 um auszubilden. Wie später beschrieben wird, liefert die erste Haskenschicht die Passivierungsschichtplättchen.
Ein zweites Maskiermaterial, wie etwa Aluminium, das gegenüber dem ersten Korrosionsmittel empfindlich ist, wird auf der ersten Maskenschicht 33 aufgetragen, um eine zweite Maskenschicht 34 mit einer Dicke von 0,6 um zu bilden. Ein Paar von Maskenele_ menten 35 und 36 mit einer Länge von 3 lim und einer Dicke von 0,5 Mm werden auf einem vorbestimmten Maskiermaterial der zweiten Maskenschicht 34 ausgebildet, wobei ein Abstand von 2 yum dazwischen bleibt, um vorbestimmte Abschnitte der zweiten Maskenschicht 34 unbedeckt zu lassen. Die Maskenelemente 35 und 36 bestehen vorzugsweise aus einem ÜPotowiderstandsmaterial. Der Abstand von 2 ium entspricht der Länge eines Zwischenplättchens, das später
- 13 609839/0678
beschrieben, wird. Die lOtowiderstandsmaskenelemente 35 und 36 können leicht durch, die herkömmliche Fotokontakt-Lithographie ausgebildet werden.
In Pig. 3 (b) wird die zweite Maskenschicht 34 und die erste Haskenschicht 33 an vorbestimmten und unbedeckten Abschnitten entfernt, um ein Paar von aus zwei Schichten bestehenden Plättchen 37 und 38 mit Hilfe der Ionenbeschuß- oder Zerstäubungsfrästechnik zurückzulassen. Das Doppelschichtplättchen 37 oder 38 besteht aus zwei Abschnitten^der ersten und zweiten Maskenschicht 33 und 34, die unterhalb der JOtowiderstandsmaskene lerne nte 35 und 36 liegen und die ein Paar Seitenflächen aufweisen, die im wesentlichen senkrecht zur Planaroberflache verlaufen.
In Pig. 3 (c) werden zwei unterhalb der Maskenelemente 35 und 36 liegenden Teile 39 und 40 der zweiten Maskenschicht entfernt, und zwar an den Teilen, die den Seitenflächen der zweischichtigen Plättchen benachbart sind, um ein Paar von zweiten Maskenplättchen 41 und 42 mit einer Länge von einem um zurückzulassen. Bei der Verwendung von Aluminium als zweites Maskenmaterial· kann die Entfernung durchgeführt werden mit einer wäßrigen Lösung von Phosphorsäure, als erstem Korrosionsmittel, bei 500C und einer Dauer von 3 Minuten. Die zweiten Maskenplättchen 41 und 42 liegen auf mittleren Abschnitten 43 und 44 der darunterliegenden ersten Maskenschichtplättchen 45 und 46.
In Pig. 3 (d) ist gezeigt, wie ein erstes Metall, wie etwa eine GoId-Germanium-Legierung, die auch nickel enthalten kann
-H-R09839/0678
und die mit dem Ti-Ieitenden Gallium-Arsenid einen ohmschen Kontakt ausbilden kann, entweder durch Aufdampfen oder Zerstäuben auf der Planaroberflache des Substrates 12, im wesentlichen senkrecht dazu, aufwächst, so daß es zur Ausbildung kommt •von ersten Metallplättchen 47 und 48 auf beiden Seiten des ersten Maskenplättchenpaares 45 und 46, dem Zwischenplättchen 49 zwischen den ersten Maskenplattehen und den ohmschen Metallplättchen 50 und 51 auf den Photowiderstandsmaskenelementen und 36. Das Zwischenplättchen 49 weist .eine erste Metalloberfläche auf, die im wesentlichen parallel zur Planaroberflache des Substrates verläuft.
In Fig. 3 (e) werden die JOtowiderstandsmaskenelemente 35 und 36 durch ein organisches Lösungsmittel, wie etwa Azeton, * zusammen mit den ohmschen Metallplättchen 50 und 51 entfernt. Die Anordnung wird dann in einer Wasserstoffatmosphäre bei 45O0C 30 Sek. lang wärme behände It, um klebende, ohmsche Kontakte zwischen der η-leitenden Gallium-Arsenid-Kristallschicht 12 und den ersten Metallplättchen 47, 48 und 49 auszubilden. Die in dieser Abbildung dargestellte Anordnung ist ähnlich der in Ifig. 1 (d) mit der Ausnahme, daß die ersten Maskenplättchen 45 und 46 auf der erhabenen Planaroberflache zwischen dem Zwischenplättchen 49 und den ersten Metallplättchen 47 und 48 angeordnet sind,,
In den lig. 3 (e) und (f) werden überschüssige Abschnitte
- 15 * als Korrosionsmittel,
609839/0678
and 53 auf der zweiten Maske 34 auf der Passivierungsmaskenschicht 33»die in den oben beschriebenen Verfahrensschritten erzeugt wurden, entfernt.
In I1Lg. 3 (g) wird gezeigt, wie ein drittes Maskiermaterial, wie etwa Chrom, das gegenüber dem ersten und zweiten Korrosionsmittel widerstandsfähig, aber gegenüber dem dritten Korrosionsmittel empfindlich ist, auf der Oberfläche des Zwischenplättchens, im wesentlichen senkrecht dazu, aufwächst, so daß es zur Ausbildung einer dritten Maskenschicht 54 mit einer Dicke von 0,45 jum auf den ersten Metallplättchen 47 und 48, der Zwischenschicht 49 und den Teilen der darunter liegenden ersten Maskenschichtplättchen 45 und 46 kommt, mit Ausnahme der mittleren Bereiche 43 and 44.
In Pig. 3 (ti.) werden die zweiten Maskenplättchenabschnitte 41 und 42 durch das erste Korrosionsmittel· entfernt, zusammen mit den dritten Maskenpiättchen 55 und 56, die auf den zweiten Maskenpiättchen 41 und 42 ^egen, so daß die Passivierungsmaskenpl·ättchen 45 und 46 in den mittieren Bereichen 43 und 44 örtlich freigelegt werden. Selbst wenn die zweiten Maskenpiättchen 41 und 42 durch die dritte Maskenschicht 54 an ihren Seitenflächen bedeckt sind, ist deren Entfernen zusammen mit den dritten Maskenpiättchen 55 und 56 möglich, da sich, was in Pig. 3 (h) nicht dargestellt ist, unvermeidlich kieine Kriechstrecken mindestens entlang eines Abschnittes der Grenzfläche zwischen der
- 16 609839/0678
dritten Maskenschicht 54 und den zweiten Maskenplättchen 41 und 42 ausbilden, wenn nicht eine besondere Vorrichtung während der Ablagerung der dritten Maskenschicht 54 auf dem Substrat verwendet wird.
In iig. 3 (i) werden die ersten Maskenplättchen 45 und 46 teilweise an den freigelegten mittleren Bereichen 43 und 44 durch das zweite Lösungsmittel entfernt, um die Oberfläche des Substrates 12 in den mittleren Bereichen freizulegen. Danach läßt man im wesentlichen senkrecht auf die dritte Maskenschicht 54 ein zweites Metall, wie etwa Aluminium aufwachsen, das mit dem Halbleiter einen Sohottky-Übergang ausbilden kann und gegenüber dem dritten Korrosionsmittel· widerstandsfähig ist, um eine zweite Metallschicht 57 auszubilden. Die zweite, auf den freigelegten Bereichen 43 und 44 aufgetragene Metallschicht bildet ein Paar von zweiten Metallplättchen 58 und 59 aus.
In 3?ig. 3 (j) wird die dritte Maskenschicht 54 durch das dritte Korrosionsmittel entfernt, zusammen mit der darauf befindlichen zweiten Metallschicht 57. Die zweiten Metallplättchen 58 und 59 mit einer Länge von 1 mn dienen als erste und zweite Gate-Elektroden mit Schottky-Übergang. Außerdem werden alle zwischen den ersten Metallplättchen 47 , 4δ und den zweiten Metallplättchen 58 und 59 ausgebildeten Zwischenräume mit zwei Paaren von Passivierungsmaskenplättchen 60, 61, 62 und 63 bedeckt.
Bei einem dritten erfindungsgemäßen Verfahren kann als Pas-
- 17 609839/0678
sivierungsmaskenschicht 33 mit ausgezeichneten Ergebnissen verwendet werden eine, einen hohen spezifischen Widerstand aufweisende Gallium-Arsenid-Aluminium-Schicht oder eine Schicht aus einer Mischung aus G-aLlium-Arsenid, wobei diese durch ein chemisches Dampfablagerungsverfahren, oder ein flüssiges, epitaktisches Aufwachsverfahren oder ein Aufdampfverfahren abgelagert werden. Bei Verwendung dieser Schichten wird die Oberflächenzustandsdichte des η-leitenden Gallium-Arsenids dominant vermindert und die mit diesen Passivierungsmasken ausgestattete Torrichtung ist in ihrem Betriebsverhalten sehr stabil. In diesem EaIl wird vorzugsweise ein zusammengesetztes lösungsmittel, das aus drei Teilen Schwefelsäure, einem Seil Wasserstoffperoxid und einem Volumenteil Wasser besteht, als das zweite Korrosionsmittel verwendet, das in Verbindung mit der zweiten Ausführungsform erwähnt wurde. Siliziumnitrid oder Aluminiumoxid können auch als Passivierungsmaskenschicht verwendet werden. In diesem Pail wird hochaktive Phosphorsäure als zweites Korrosionsmittel· verwendet. Als zweites Metall, das mit dem η-leitenden G-allium-Arsenid einen Schottky-Übergang bildet, können Platin, Chrom, Molybdän, Titan, G-old oder eine Kombination γοη diesen, einschließlich Aluminium, statt Aluminium allein verwendet werden.
Eines der wesentlichsten Kennzeichen der erfindungsgemäßen Verfahren besteht darin, daß eine Länge von 0,5 ^im oder weniger, d. h. viel weniger als ein lim, mit einer Genauigkeit von 0,1 ^um oder weniger realisiert werden kann bei der Bestimmung der Länge von irgendwelchen Elektroden oder Zwischenräume, und zwar durch
- 18 609839/0678
die Verwendung von herkömmlichen Fotokontakt-Lithographie Techniken. In der Praxis wird diese Erfindung vorzugsweise bei der Massenherstellung von Doppe 1-G-ate-MESPET 1S verwendet, wenn die Zwischenräume zwischen den Elektroden etwa 2 um oder weniger betragen, da die Genauigkeit der Abmessungen der Zwischenräume oder der ersten Plättchen abnimmt, wenn die Abmessungen größer als 2 um sind. Ein weiteres wesentliches Kennzeichen besteht darin, daß ein Zwischenplättchen, das eine sehr bedeutsame Rolle bei dem verbesserten Doppe 1-G-ate-MESJ1ET bildet, automatisch gebildet wird, zusammen mit als Source-, und Drain-Elektrode verwendeten zweiten Plättchen. Umgekehrt kann das erfindungsgemäße Herstellverfahren nicht bei der Herstellung der herkömmlichen Doppel-Gate-MESi1ET, die kein Zwischenplättchen aufweisen, verwendet werden.
Wie oben ausgeführt wurde, weist der nach den erfindungsgemäßen Verfahren hergestellte Doppe1-Gate-MESFET ein Zwfaihenplättchen 20 oder 4-9 auf einer Planaroberflache eines Halbleitersubstrates 12 auf, und zwar zwischen einem Paar von Schottky-Übergang bildenden Plättchen 16 und 17 (Fig. 1) oder 58 und 59 (Fig. 3). Das Zwischenplättchen 20 oder 49 ist in ohmschen Kontakt mit der Planaroberflache, ebenso wie ein Paar von ohmschen Kontaktplattehen 18 und 22 (Fig. 1) oder 47 und 48 (Fig.3). Ein erfindungsgemäßer MESFET kann mit niedrigen Kosten und in verschiedenen industriellen Maßen hergestellt werden, wenn die maximale Betriebsfrequenz dafür unterhalb etwa 10GHz liegt,
- 19 609839/0678
selbst durch ein herkömmliches Verfahren, das hinsichtlich des Maskenmusters auf die Struktur des MESPET angepaßt wurde. Wenn die maximale Betriebsfrequenz über 1OGHz hinausgeht, müssen die Schottky-Übergangs-Plättchen und die Zwischenräume dazwischen und das daran anschließende ohmsche Kontaktplättchen des Doppel-Gate-MESPET mit einer Länge von 1 ^.m oder weniger und mit einer Genauigkeit von 0,1 mn ausgebildet werden. Bei dem herkömmlichen Verfahren ist es deshalb notwendig, auf die Elektronenstrahl-Lithographie zurückzugreifen, was dazu führt, daß die Kosten aufgrund der teureren Einrichtung ansteigen und dieses Verfahren nicht gut auf die Massenherstellung anwendbar ist, da auch für die Durchführung zu viel Zeit benötigt wird. Aber selbst unter diesen Bedingungen sind die erfindungsgemäßen Verfahren wirtschaftlich, da das verwendete "Lithographie"-Verfahren nicht das Elektronenstrahl-Lithographie-Verfahren sondern das Potokontakt-Lithographie-Verfahren ist.
In den Pig. 4 bis 7 werden nun die elektrischen Kennlinien beschrieben. Mehrere der in Pig. 4 und 5 dargestellten Kennlinien werden dadurch gemessen, daß ein Eingangssignal einer ersten Gate-Elektrode, die näher zu einer Source-Elektrode liegt, von einem Doppe1-Gate-MESPET über einen Tuner und eine Vorspannungsschaltung zugeführt und ein Ausgangssignal von einer Drain-Elektrode über einen weiteren Tuner und eine weitere Vorspannungsschaltung abgenommen werden. Der erstgenannte Tuner wird zur minimalen Rauschanpassung des MESPET verwendet, während der zu-
- 20 609839/0678
letzt genannte Tuner zur maximalen Verstärkungsanpaßung des 1/IESJ1ET verwendet wird. Ein Zwischenplättchen eines Doppel-Gate-MESI1ET wird dabei mit keiner Spannungsquelle verbunden, das heißt es wird weder mit der Gleichstrom-Vorspannung noch mit irgendeiner Anpassungsschaltung verbunden.
In Fig. 4 ist auf der Abszisse die Frequenz des Eingabesignales aufgetragen. Die Kurven A und A1 zeigen entsprechend die minimale Rauschzahl und die Leistungsverstärkung eines erfindungsgemäßen Doppel-Gate-MESi1ET. Die entsprechenden Kurven für einen herkömmlichen MESFET sind zum Vergleich mit den Buchstaben B und B* gekennzeichnet. Die Kurven C und G1 zeigen die Kennlinien eines Einzel-Gate-MESFET. Das Substrat dieser MESFET's ist aus Gallium-Arsenid. Um eine minimale Rauschzahl zu erhalten, wurden die Drain-Spannung und die Drain-Ströme auf 4 "V und 1OmA für die Doppe1-Gate-MESFET's und 2 V und 1OmA für den Einzel-Gate-MESFET gehalten. Die Gleichstrom-Vorspannung für die zweiten Gate-Elektroden der Doppel-Gate-Vorrichtungen wurden immer auf einem Volt gehalten. Die Kurven D und D' werden später erläutert. Die Kurven B, B',0 und G1 zeigen deutlich die bekannten Tatsachen, daß ein herkömmlicher Doppel-Gate-ICESFET gegenüber einem Einze 1-Gate-MESFET hinsichtlich der Leistungsverstärkung um 3 bis 4dB besser, aber hinsichtlich der minimalen Rauschzahl um etwa 1dB schlechter ist. Aus den Kurven A und A1 ist nun klar ersichtlich, daß ein erfindungsgemäßer Doppe1-Gate-MESFET eine höhere Leistungsverstärkung als ein herkömmlicher Doppe1-Gate-MESFET, und trotzdem fast eine ebenso niedrige minimale Rauschzahl als ein Einzel-Gate-
- 21 609839/0678
MESi1ET aufweist.
Die Gründe dafür, warum ein erfindungsgemäßer Doppel-Gate-MESi1ET eine solch ausgezeichnete minimale Rauschzeit aufweist, sind wohl die nachfolgend angegebenen:
Es ist bekannt, daß die minimale Rauschzahl von der Länge des Bereiches des Halbleitersubstrates abhängt, in dem das elektrische Feld höher als ein bestimmter Wert ist, der für eine niedrige Rauschzahl optimal ist. Wenn der Halbleiter Gallium-Arsenid ist, liegt der optimale Wert bei 3kT/cm. Bei MESi1ET1S ist das unterhalb der Gate-Elektrode in dem Halbleitersubstrat auftretende elektrische PeId stärker als das in anderen Bereichen, Der in einem herkömmlichen Doppe1-Gate-MESPET durch einen engen Kanal, der durch die Verarmungsschicht unter jeder Gate-Elektrode gebildet wird, fließende Elektronen-Strom ist kontinuierlich zu dem Elektronen-Strom, der gleichmäßig durch einen Querschnitt im Substrat zwischen den Gate-Elektroden fließt. Demzufolge ist der Bereich, in dem das starke elektrische H.d auftritt etwas von dem Kanal unter der ersten Gate-Elektrode zum zweiten Abschnitt hin ausgedehnt, der in der Einleitung dieser Beschreibung erwähnt wurde. Dies führt dazu, daß die minimale Rauschzahl eines herkömmlichen Doppel-Gate-MESi1ET beträchtlich größer ist als die eines Einzel-Gate-MESi1ET. Im Gegensatz dazu fließt der Elektrodenstrom in einem erfindungs gemäßen MESi1ET vom ersten Abschnitt zum Zwischenplättchen 20 oder 4-9, ohne daß er von der Anwesenheit des zweiten Abschnittes beeinträchtigt wird, selbst
- 22 -609839/0678
wenn das Zwischenplättchen mit keiner Spannungsquelle verbunden wird, und zwar so lange, wie die Länge des Zwischenplättchens zwei bis dreimal größer ist als die Dicke des Halbleitersubstrates 12. Dies ermöglicht es, das bei der erfindungsgemäßen Vorrichtung die minimale Rauschzahl ebenso niedrig ist wie bei einem Einzel-Gate-MESFET. Bei den in den Figuren 1 und 3 besctü\iebenen Verfahren beträgt die Dicke des Halbleitersubstrates 12 etwa 0,2 um und die Länge des Zwischenplättchens 20 oder49 etwa 2 pa. Das Zwischenplättchen kann jedoch auf eine Länge von 0,5 pm oder weniger verkürzt werden, ohne daß die minimale Eauschzahl wesentlich ansteigt.
Ein erf indungs gemäßer Doppe 1-Gate-MESFET hat selbst bei einem Zwischenplättchen, das mit keiner Spannungsquelle verbunden ist, fast eine ebenso niedrige minimale Rauschzahl wie ein Doppel-Gate -MESFET , der in dem Artikel von Ziel et al. beschrieben wurde, in dem eine ohmsche Eontakt-Elektrode, die auf den ersten Blick sehr ähnlich mit dem Zwischenplättchen ist, zusammen mit einer unvermeidlichen Neutralisationsschaltung verwendet wird, wie es in der Einleitung dieser Beschreibung erwähnt wurde. Es ist nun klar geworden, daß ein Doppe1-Gate-MESFET mit einem Zwischenplättchen oder einem ohmschen Kontaktplättchen eine innere niedrige Rauschzahl aufweist, selbst wenn keine Schaltung damit verbunden ist. In anderen Worten bedeutet dies, daß die niedrige Rauschzahl eher durch das Zwischenplättchen als durch die damit verbundene Schaltung gesenkt wird. Die Gründe dafür, warum Ziel et al. dieses erstaunliche Ergebnis nicht finden konnten, sind
- 23 609839/0678
wotil darin zu suchen, daß sie einen Doppe 1-Gate-MESi1ET vorschlugen, der sich allein aus den Ergebnissen der Berechnung und aus Experimenten ergab, die sie nit zwei in Serie miteinander verbun-
'8
denen Einze1-Gate-MESEET' erhielten.
In Fig. 5 ist auf der Abszisse die Gleichstrom-Vorspannung Yp aufgetragen, die üblicherweise zur Steuerung der Leistungsverstärkung an die zweite Gate-Elektrode der Doppe1-Gate-MESFET angelegt wird. Wie in Pig. 4 zeigen die Kurven A und A1 die Rauschzahl und die Leistungsverstärkung eines erfindungsgemäßen MESFET. Die Kurven B und B1 zeigen die Kennlinien eines herkömmlichen MESFET. Wie bisher beschrieben wurde, liegt die Kurve A unterhalb der Kurve B, während die Kurve A1 im wesentlichen oberhalb der Kurve B1 verläuft. Die Kurven A und A1 zeigen jedoch, daß bei Anlegen einer tiefen negativen Gleichstrom-Vorspannung V ρ an die zweite Gate-Elektrode, um eine größere Leistungsverstärkungssteuerung durch Einstellung der Vorspannung zu erzielen, die minimale Rauschzahl negativ beeinflußt. Deshalb wird ein erfindungsgemäßer MESFET vorzugsweise als ein Verstärker eines niedrigen Rauschniveaus und einer hohen und konstanten Leistungsverstärkung verwendet, wenn das Zwischenplättchen mit keiner Spannungsq.uelle verbunden ist.
In Fig. 6 ist ein Doppe1-Gate-MESFET 70 dargestellt, der ein Zwischenplättchen 20 oder 49 aufweist, das mit einer Vorspannungsklemme 71 einer Gleichstrom-Vorspannung VM über eine Reiheninduktivität 72 und eine Parallelanpassungsschaltung 73
- 24 609839/0678
verbünden ist. Ein Eingangssignal S wird dem ersten Gate-Plättchen 16 oder 58 über einen Kondensator 74 zugeführt, der eine über eine Induktivität 75 zugeführte, das erste Gate vorspannende Gleichspannung V, sperrt. Wie bereits erwähnt wurde wird dem zweiten Gate-Plättchen17 eine, das zweite Gate vorspannende Gleichspannung V ~ zur Siaierung der Le is tungs verstärkung zugeführt, und zwar über eine Reiheninduktivität 76 und eine Parallelanpassungsschaltung 77. Ein Ausgangesignal P wird an dem Drain-Plättchen 22 oder 48 über einen Reihenkondensator 78 abgenommen. An das Drain-Plättchen 22 oder 48 wird über einen Kondensator 79 eine, das Drain-Plättchen vorspannende Gleichspannung V^ angelegt. Das Source-Plättchen 18 oder 47 ist geerdet. Vorzugsweise ist die Induktivität 72 für das Zwischenplättchen 20 oder 49 auf der Oberfläche des Halbleiterkristalles 11 ausgebildet, was später mit Bezug auf Fig. 10 beschrieben wird.
In den Fig. 4 und 5 zeigen die Kurven D und D1 die Rauschzahl der maximalen LeistungsνerStärkung eines erfindungsgemäßen MESFET, bei dem das Zwischenplättchen 20 oder 49 durch die in Fig. 6 dargestellte Schaltung mit einer Gleichspannung vorgespannt ist. Ziel et al. haben bewiesen, daß eine Neutralisationsschaltung dazu dient, zusammen mit der ohmschen Kontaktelektrode die Rauschzahl eines Doppe 1-Gate-MESFEI zu vermindern. Es war jedoch noch nicht bekannt, das die dem Zwischenplättchen 20 oder 49 zugeführte Gleichstrom-Vorspannung VM die Leistungsverstärkung weiter erhöht, wie es in Fig. 4 und 5 dargestellt ist. Weiterhin ist es völlig überraschend, daß die Gleichstrom-Vorspannung VM nicht nur eine niedrige Rauschzahl ergibt, selbst
- 25 609839/0678
bei einer niedrigen negativen Gleichstrom-Torspannung oder einer die Leistungsverstärkung steuernden Spannung T 2, sondern daß es auch möglich ist, die Steuerung der Leistungsverstärkung in einem weiten Bereich der Spannung T 2 zu beeinflussen, wie es in Eig. 5 dargestellt ist.
In i"ig. 7 sind die mit der in 3?ig. 6 dargestellten Schaltung gemessenen Drain-Ströme gegenüber der Drain-Spannung T-, aufgetragen. Die Gleichstrom-Torspannung für das Zwischenplättchen oder die Zwischenelektrode wurde stufenweise auf 1T, 2T und 3T eingestellt. Die zweite Gate-Gleichstrom-Torspannung T2 wurde als Parameter verwendet. Trotz der ersten Gate-Gleichstrom-Torspannung T1 zeigt der Drain-Strom pentodenartige Kennlinien. Die Kennlinien fallen miteinander zusammen, wenn die Gleichstrom-Torspannung T,, an der Zwischenelektrode zusammen mit der Drain-Torspannung T-. und der zweiten Gate-Gleichstrom-Torspannung T-verändert wird. Dies zeigt, daß der/zweite Abschnitt eines erfindungsgemäßen MESJ1ET unabhängig von der ersten Gate-Spannung T1 arbeitet und daß der erste Abschnitt nicht durch die zweite Gate-Spannung T- beeinträchtigt wird. In anderen Worten, der erste und zweite Abschnitt wird jeweils als ein unabhängiger Einzel-Gate-MESFET des Pentoden-Typs betrieben. Deshalb wird die Rauschzahl auf einem niedrigen Viert des Einzel-Gate-MESFET gehalten, ungeachtet der Spannung TM an der Zwischenelektrode,, Darüber hinaus ist die maximale Leistungsverstärkung der Torrichtung in dB etwa zweimal so groß wie die eines Einzelgate-MESFET, wenn die Spannung an der Zwischenelektrode einen entsprechenden Wert, näm-
- 26 -609839/0678
lieh etwa zwischen 1,3 und 6Y aufweist. Andererseits arbeitet der erste Abschnitt eines herkömmlichen Doppel-Gate-MESFET als eine Triode oder eine Pentode entsprechend dem Wert der Spannung Y2 am zweiten Gate, obwohl der zweite Abschnitt als eine Pentode arbeitet, ungeachtet dieser Spannung V 2 am zweiten Gate. Im Bereich der Spannung V2 am zweiten Gate, in dem der erste Abschnitt als Triode und in dem die Leistungsverstärkangssteuerung
in wirksam ist, erhöht der zweite Abschnitt/unerwünschter Weise
die Rauschzahl der Vorrichtung.
Entsprechend den in Fig. 5 dargestellten Kurven B, B1, D und D1 erhöhen sich die Rauschzahlen bei 4 GHz um 4 dB und nur 1 dB, wenn die Le is tungs verstärkungen auf ttia-as dB eingestellt werden, und zwar bei Verwendung eines herkömmlichen Doppe1-Gate-MESFET und eines MESFET, dessen Zwischenplättchen vorgespannt ist. Eine Differenz von 3 dB zwischen den unerwünschten Abnahmen in der Rauschzahl ist jedoch sehr bedeutsam. Es wird angenommen, daß die übrigbleibende Erhöhung von 1 dB in der Rauschzahl des Gleichspannung-vorgespannten MESFET hauptsächlich verursacht wird durch das unvermeidlich im zweiten Abschnitt erzeugte Rauschen.
In 'Fig. 8 ist eine veränderte Ausführungsform des Doppel-Gate-MESFET dargestellt, der eine Verlängerung 20a des Zwischenplättchens 20 auf der Oberfläche des HaIbleiter-EristaIls 11 aufweist. Die Verlängerung 20a und das Zwischenplättchen 20 sind mit einer Goldschicht (nicht gezeigt) von 1 bis 2 ^im Dicke
- 27 -
C( ν
609839/0678
bedeckt. Die Verlängerung 20a dient als Elektrode für das Zwischenplättchen, nämlich als eine Unterlage (pad) die mit einer Klemme oder einer Bandleitung in (nicht gezeigt) verbunden oder gebondet ist. Die Länge, im oben beschriebenen Sinne, des Zwischenplättchens 20 und die Dicke der GoIdbeschichtung zur Erhöhung der Leitfähigkeit des Plättchens 20 werden in Erwägung der Tatsachen bestimmt, daß die unvermeidlich zwischen den Gate-Plättchen 16 und 17 auftretende Phasenverzögerung sichnLt der Länge ändert und daß die Leistungsverstärkung sich mit der Leitfähigkeit ändert. In einem Beispiel, das bei 10GHz verwendet werden kann, beträgt die Länge 30 jam und die Dicke 1 ^im. Ein Doppe1-MESi1ET mit einer Gleichstrom-vorgespannten Zwischenelektrode 20a dient gut als ein H.Έ,-Verstärker mit niedriger Rauschzahl und konstanter Leistungsverstärkung.
In Pig. 9 ist eine veränderte Ausführungsform eines Doppel-Gate-MESEET 70 dargestellt, die aufweist ein Source-Plättohen (4-7),ein erstes Gate-Plättchen 16 (58), ein Zwischenplättchen 20 (49), ein zweites Gate-Plättchen 17 (59) und ein Drain-Plättchen 22 (48). Die Anordnung weist weiterhin ein erstes Schaltungselement 81 und wahlweise ein zweites Schaltungselement 82 auf. Das erste Schaltungselement 81 ist am einen Ende mit dem Zwischenplättchen 20 (49) und am zweiten Ende mit dem zweiten Gate-Plättchen 17 (59) verbunden und ermöglicht, daß ein Gleichstrom fließt, während das Fließen eines Wechselstromes im wesentlichen verhindert wird. Das zweite Schaltungselement 82 weist ein mit
- 28 8098 3 9/0678
der zweiten Gate-Elektrode 17 (59) verbundenes erstes Ende und ein mit dem Source-Plättchen 18 (47) verbundenes zweites Ende auf und ermöglicht das Fließen eines Wechselstromes, während das Fließen eines Gleichstromes im wesentlichen verhindert wird. Beide Schaltungselemente 81 und 82 können ein passives Schaltungselement, wie etwa eine Inäuktivitäi?6der einen Kondensator, ein aktives Schaltungselement oder eine Kombination von aktiven und passiven Schaltungselementen aufweisen. Das Zwischenplättchen 20 (49) ist mit keiner Spannungsquelle verbunden. Im übrigen ist diese Schaltung ähnlich der in Fig. 6 dargestellten Schaltung. Bei der in Fig. 9 dargestellten Schaltung dient der MESFET als ein Verstärker von hoher und konstanter Leistungsverstärkung. Das erste Schaltungselement 81 dient als geringe Vorspannung des zweiten Gate-Plättchens 17 (59) zusammen mit dem Zwischenplättchen 20 (49)j so daß das Hindurchfließen eines übermäßigen Stromes verhindert wird, der diese zerstören würde.
In Fig. 10 ist schließlich eine besondere Ausführungsform der Erfindung dargestellt, die ein erstes Schaltungselement aufweist, das einstückig an und auf der Oberfläche des Halbleiter-Kristalls 11 ausgebildet ist. Das Schaltungselement 81 weist auf eine erste Verlängerung 85 des einen der ersten Metallplättchen 17 auf der Kristalloberflache in einer Spiralform, eine Verlängerung 20a des Zwischenplättchens 20 und eine Verbindung 86, die die Verlängerungen 85 und 20a miteinander elektrisch verbindet. Das erste Metallplättchen 17 sollte als zweite Gate-Elektrode verwendet werden. In anderen Worten sollte das von dem
-29-
809039/0678
ersten Metallplättchen 17 entfernt angeordnete zweite Metallplättchen 13 and das an das erste Metallplättchen 17 angrenzend angeordneten zweite Metallplättchen 22 als Source-bzw. als Drain-Elektrode verwendet werden. Vorzugsweise weist der MESi1ET weiterhin das zweite Schaltungselement 82 auf, das wiederum eine "Verlängerung 18a des Source-Plättchen 18 auf der Kristalloberflache und eine zweite Verlängerung 87 des zweiten Gate-Plattehens 17 in Juxtaposition über der Source-7erlängerung 18a aufweist, um einen Kondensator zu bilden. Bei dieser besonderen Ausführungsform eines MESS1ET ist es nicht nötig, eine zweite G-ate-Elektrode zur Verbindung mit einer äußeren Schaltung vorzusehen. Bei !Frequenzen von 10 GHz sollte die Induktivität 1OnH oder mehr betragen. Die Kapazität des Kondensators 82 sollte 20 pF oder mehr betragen. Beispielsweise weist eine MESFET dieser besonderen Ausführungsform auf ein Zwischenplättchen 20 mit einer Länge von 1 am, ein erstes und ein zweites Gate-Plättchen 16 und 17, jeweils mit einer Länge von 1 am, und ein Source- und ein Drain-Plättchen 18 und 22, jweils mit einer Länge von 300 umT Dieser MESFET weist dann eine maximale Leistungsverstärkung von 16,2 dB und eine minimale Rauschzahl von 3,0 dB auf, wobei das Zwischenplättchen 20 mit keiner Spannungsq.uelle verbunden ist.
Änderungen und Ausgestaltungen der beschriebenen Ausführungsformen sind für den Fachmann ohne weiteres möglich und fallen in den Rahmen der Erfindung. So können die in den Figuren 2,
- 30 S09839/0878
und 10 dargestellten MESS1ET1S auch nach dem zweiten Verfahren hergestellt werden, um Passivierungsmasken-Plättchen auf der Planaroberflache des Substrates 12 aufzuweisen. Die Passivierungs· Maske kann bis zur Oberfläche des Halbleiter-Kristalls 11 und zwischen die sich spiralig erstreckende erste Verlängerung verlängert werden. Die Verlängerung oder Verlängerungen, wie etwa 20a oder 20a und 18a des ohmschen Kontakt-Plättehens 20 oder der Plättchen 20 und 18 kann auf der Kristalloberfläche mit einer Isolationsschicht dazwischen ausgebildet sein. Die Verlängerungen 16a und 17a oder 85 und 87 können auch vom HaIbleiterkristall 11 isoliert sein.
- 31 -
8098 3 9/0678

Claims (19)

  1. PATENTANSPRÜCHE A 57
    (1 ./Doppe L-Ga te-Schottky -Fe ldeffekttransis tor, der aufweist ein Halbleitersubstrat mit einer Planaroberflache, ein Paar von ersten Plättchen als eine erste und eine zweite Gate-Elektrode auf der Planaroberflache und ein Paar von zweiten Plättchen als eine Source- und eine Drain-Elektrode auf der Planaroberflache auf beiden Seiten des ersten Plättchenpaares, dadurch gekennzeichnet, daß er ein Zwischenplättchen (20, 49) auf der Planaroberflache zwischen den ersten Plättchen (16, 17; 5Qf 59), mit jeweils einem Zwischenraum zwischen dem Zwischenplättchen (20, 49)und jedem ersten Plättchen (16, 17; 58, 59) aufweist, wobei das Zwischenplättchen (20, 49) aus einem Metall ist, das einen ohmschen Kontakt mit dem Halbleiter (12) mindestens an einem der Planaroberflache benachbarten Teil bilden kann.
  2. 2. DoppeI-Gate-Schottky-Feldeffekttransistor nach Anspruch
    1, dadurch gekennze ichnet , daß die Zwischenräume nicht größer als zwei mn sind.
  3. 3. Doppel-Gate-Schottky-Feldeffekttransistor nach Anspruch
    1, dadurch gekennze ichnet , daß das Halbleiter-Substrat (12) im wesentlichen aus Gallium-Arsenid und die ersten Plättchen (16, 57; 58, 59) im wesentlichen aus Aluminium bestehen.
    - 32 -609839/0878
  4. 4. Doppe 1-Gate-Schottky-Feldeffekttrans is tor nach Anspruch 1, dadurch gekennze lehnet , daß das Metall 6-0Id-Germanium ist.
  5. 5. Doppel-Gate-Schottky-Feldeffettransistor nach Anspruch 1, dadurch gekennzeichnet , daß er weiterhin aufweist ein erstes Schaltungselement (81), das mit dem Zwischenplättchen (20, 49) und einem (17, 59) der ersten Plättchen verbunden ist, wobei das erste Schaltungselement (81) das Hindurchfließen eines Gleichstromes ermöglicht und im wesentlichen das Hindurchfließen eines Wechselstromes verhindert,
  6. 6. Doppel-Gate-Schottky-Feldeffekttransistor nach Anspruch 1, dadurch gekennze ichnet , daß er weiterhin aufweist ein zweites Schaltungselement (82), das mit einem der ersten Plättchen (17» 59) und einem, angrenzend an das andere der ersten Plättchen angeordneten zweiten Plättchen (18, 47) verbunden ist, wobei das zweite Schaltungselement (82) das Hindurchfließen eines Wechselstromes ermöglicht und im wesentlichen das Hindurchfließen eines Gleichstromes verhindert.
  7. 7. Doppel-Gate-Schottky-Peldeffekttransistor nach Anspruch
    1, dadurch gekennze ichnet , daß das Zwischenplättchen (20, 49) als Zwischenelektrode dient.
  8. 8. Doppel-Gate-Schottky-Peldeffekttransistor nach Anspruch
    - 33 809839/0678
    7, dadurch gekennzeichnet, daß er weiterhin ein Schaltungselement aufweist, das mit dem Zwischenplättchen verbunden ist und ein induktives Bauelement aufweist.
  9. 9. Doppel-Gate-Schottky-Feldeffekttransistor nach Anspruch
    8, dadurch gekennze ich net , daß er weiterhin eine Gleichstromquelle aufweist, die durch das Schaltungselement mit dem Zwischenplättchen verbunden ist.
  10. 10. Verfahren zur Herstellung eines DoppeI-Gate-Schottky-Peldeffekttransistor nach Anspruch 1, gekennzeichnet durch die Verfahrensschritte:
    Ausbilden einer ersten Schicht oder eines ersten Pilmes auf der Planaroberflache,
    lokales Ausbilden eines Paares von Maskenplattehen auf der ersten Schicht, um unbedeckte Abschnitte auf der ersten Schicht auf beiden Seiten des Maskenplättchenpaares und zwischen den Maskenplättchen freizulassen,
    Entfernen dieser unbedeckten Abschnitte und der Teile der ersten Schicht, die unter diesen Maskenplättchen liegen und den unbedeckten Abschnitten benachbart sind, so daß als erste Plättchen diese Abschnitte der ersten Schicht zurückbleiben, die sich jeweils zwischen den benachbarten Teilen erstrecken, und
    Auftreffen lassen des Metalles auf die Planaroberflache,
    im wesentlichen senkrecht darauf, um eine zweite Schicht auf den Maskenplättchen und auf den Bereichen der Planaroberflache auszubilden, die dem aufgetragenen Metall ausgesetzt sind, wodurch diese zweiten Plättchen und das Zwischenplättchen durch die auf den exponierten Bereichen der Planaroberflache aufgetragenen zweiten Schichtabschnitte gebildet werden, wobei die erste Schicht aus einem Metall besteht, das mit dem Halbleiter einen Schottky-Lfbergang bilden kann.
  11. 11, Verfahren zur Herstellung eines Doppe 1-G-ate-Schottky-Feldeffekttransistors nach Anspruch 10, dadurch gekennzeichnet, daß es nach dem Aufwachsen lassen noch den Yerfahrensschritt des Entfernens der Maskenplättchen und der Abschnitte der zweiten Schicht aufweist, die unter den entsprechenden Maskenplättchen liegen.
  12. 12, Verfahren zur Herstellung eines Doppe 1-G-ate-Schottky-Feldeffekttransistors nach Anspruch 10, dadurch gekennzeichnet, daß der Verfahrensschritt des Entfernens des ersten Schichtabschnittes so ausgeführt wird, daß die benachbarten Teile in den Abschnitten der ersten Schicht, die unterhalb der entsprechenden Maskenstückchen liegen, nicht weiter als zwei um von der jeweiligen Grenzfläche zwischen dem darunter liegenden Abschnitt und dem angrenzenden unbedeckten Abschnitt entfernt werden.
  13. 13. Verfahren zur Herstellung eines DoppeI-Gate-Schottky-Feldeffekttransistors nach Anspruch 1, der weiterhin zwischen den
    - 35 60983 9/0678
    ersten und zweiten Plättchen und zwischen dem ersten und dem Zwischenplattehen Passivierungsschichtplättchen aufweist, gekennze ichnet durch die Verfahrensschritte:
    Ausbilden einer ersten Maslcenschicht aus einem ersten Ivlaskenmaterial auf der Planaroberflache, wobei das erste Maskenmaterial gegenüber einem ersten und einem vierten Korrosionsmittel beständig, gegenüber einem zweiten Korrosionsmittel empfindlich, gegenüber einem dritten Korrosionsmittel beständig ist und als Passivierungsschicht dienen kann, und wobei der Halbleiter gegenüber dem ersten Korrosionsmittel· beständig ist;
    Ausbilden einer zweiten Maskenschicht auf der^rsten Maskenschicht, wobei die zweite Maskenschicht gegenüber dem ersten Korrosionsmittel empfindlich und gegenüber dem vierten Korrosionsmittel beständig ist;
    örtliches Ausbilden eines Paares von Maskenelementen auf der zweiten Maskenschicht, um darauf unbedeckte Abschnitte auf beiden Seiten des Maskenelementenpaares und zwischen diesen Maskenelementen zurückzulassen, wobei die Maskenelemente gegenüber dem ersten Korrosionsmittel beständig und gegenüber dem vierten Korrosionsmittel· empfindiich sind;
    Entfernen der unbedeckten Abschnitte zusammen mit den unterhalb den unbedeckten Abschnitten liegenden Maskenschichtabschnitten, um ein Paar von Doppelschichtabschnitten unter den
    - 36 609839/0678
    entsprechenden Maskenelementen zurückzulassen und um erste Bereiche der Planaroberfläche auf beiden Seiten des Doppelschichtabschnittpaares und zwischen den Doppelschichtabschnitten freizusetzen, wobei die Doppelschichtabschnitte jeweils bestehen aus den Teilen der ersten und zweiten Kae: ke ns chic lit, die unterhalb einem zugehörigen Maskenelement liegen, wobei die unbedeckten zweiten Maskenschichtabschnitte und die darunterliegenden ersten Maskenschichtabschnitte so entfernt werden, daß jedes der Doppelschichtabschnitte ein Paar von Seitenflächen aufweist, die im wesentlichen senkrecht zur Planaroberflache ausgebildet sind j
    - 37 -
    '6 09839/0678
    Bntf erneu der Teile der zweiten Maskenschicht durch das erste Korrosionsmittel, die unterhalb der Maskeneiemente und angrenzend an die Seitenflächen liegen, um auf zentralen Abschnitten eines Paares von ersten Maskenschichtplättchen der entsprechenden DoppeIschiohtabschnitte ein Paar von zweiten Maskenschichtplättchen auszubilden;
    Auftreffenlassen des Metalles auf der Planaroberflache, im wesentlichen senkrecht darauf, um eine erste Metallschicht auf den ersten Planaroberflächenbereichen und auf den Maskenelementen auszubilden, wodurch die zweiten Plättchen und das Zwischenplättctien durch die ersten Ivletallschichtabschnitte gebildet werden, die auf beiden Seiten des ersten Maskenschicht· plättchenpaares und zwischen den entsprechenden ersten Maskenschichtplättchen aufgetragen werden, wobei das Zwischenplättchen eine erste Metalloberfläche aufweist, die im wesentlichen parallel zur Planaroberfläche verläuft und wobei das Metall gegenüber dem vierten und dem dritten Korrosionsmittel· beständig ist;
    Entfernen der Maskenelemente zusammen mit den darauf aufgetragenen ersten Metallschichtabschnitten durch das vierte Korros ionsmitte1;
    Auftreffen lassen eines dritten Maskenmateriales, das gegenüber dem ersten und dem zweiten Korrosionsmittel· beständig und gegenüber dem dritten Korrosionsmittel· empfindlich ist, auf der ersten Metallschicht, im wesentlichen senkrecht zu deren Oberfiäche, um eine dritte Maskenschicht auszubiiden
    609839/0678
    - 38 -
    auf den zweiten Plättchen und dem Zwischenplättchen, den zweiten Maskenschichtplättchen und den ersten Maskenschichtplättchen, mit Ausnahme der entsprechenden mittleren Abschnitte;
    Entfernen, mit Hilfe des ersten Korrosionsmittels, der zweiten Ivlaskenschichtplättchen zusammen mit den darauf liegenden dritten Maskenschiohtabschnitten, um die ersten Maskenschichtplättchen an den mittleren Abschnitten örtlich freizusetzen;
    Batfernen, mit Hilfe des zweiten KorrosionsmitteIs, der mittleren Abschnitte der ersten Maskenschicht, um zweite Bereiche der Planaroberflache freizusetzen, die unterhalb dieser mittleren Abschnitte liegen;
    Auftreffen lassen eines Metalles, das einen Schottky-Übergang mit dem Halbleiter bilden kann und gegenüber dem dritten Korrosionsmittel· beständig ist, auf der Planaroberflache, im wesentlichen senkrecht dazu, um eine zweite Metallschicht auf den zweiten Planaroberflächenbereichen und auf den unentfernten Abschnitten der dritten Maskenschicht auszubilden, wobei durch die auf den zweiten PlanaroberfIachenbereichen aufgetragenen zweiten Metallschichtabschnitte erste Plättchen ausgebildet werden und
    Entfernen, mit Hilfe des dritten Korrosionsmittels, der unentfernten dritten Maskenschichtabschnitte zusammen mit den darauf liegenden zweiten Metallschichtabschnitten, wobei die
    - 39 609839/0678
    ersten Maskenschichtplättchen, mit Ausnahme der mittleren Abschnitte, als Passivierungsmaskenplättchen dienen,
  14. 14. Verfahren zur Herstellung eines DoppeI-Gate-Schottky-Feldeffekttransistors, das die folgenden Verfahrensschritte aufweist: Vorsehen eines Halbleitersubstrates mit einer Planaroberflache, Ausbilden einer ersten Schicht eines ersten Metalles auf der Planaroberflache, örtliches Ausbilden von Maskenelementen auf der ersten Schicht, um unbedeckte Abschnitte auf der ersten Schicht zurückzulassen, Entfernen der unbedeckten Abschnitte und der Teile der ersten Schicht, die unterhalb der Maskene lernen te und angrenzend an die unbedeckten Abschnitte liegen, um als erstes Plättchen den Abschnitt der unentfernten ersten Schicht auszubilden, der sich zwischen den angrenzenden Teilen erstreckt, und außerdem Aufwachsenlassen eines zweiten Metalles auf der Planaroberflache, im wesentlichen senkrecht dazu, um eine zweite Schicht auf den Maskene lementen und auf den Bereichen der Planaroberf lache auszubilden, die dem darauf aufgetragenen zweiten Metall ausgesetzt sind, injäem dabei eine Mehrzahl von zweiten Plättchen durch die auf den freigesetzten Planaroberflächenabschnitten aufgetragenen zweiten Schichtabschnitte ausgebildet werden, und zwar mit Abschnitten zwischen den ersten Plättchen und den zweiten Plättchen, wobei das erste Metall mit dem Halbleiter einen Schottky-Übergang und das zweite Metall einen ohmschen Kontakt mit dem Halbleiter bilden kann, dadurch gekennzeichnet, daß der Verfahrensschritt des Ausbildens
    - 40 609839/0878
    der Maske so ausgeführt wird, daß als Maskenelemente ein Paar von Maskenplättchen ausgebildet werden, wobei unbedeckte Abschnitte auf beiden Seiten des Maskenplättchenpaares und zwischen den Maskenplättchen gelassen werden, und daß der Verfahrensschritt zum Entfernen der ersten Schicht so ausgeführt wird, daß als erste Plättchenelemente ein Paar von ersten Plättchen ausgebildet werden, und daß der Verfahrensschritt des Auftreffenlassens so ausgeführt wird, daß als zv/eite Plättchen ein Paar von zweiten Plättchen auf beiden Seiten des ersten Plättchenpaares und ein Zwischenplattehen zwischen den ersten Plättchen ausgebildet wird.
  15. 15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß es nach dem Verfahrensschritt des Auftieffenlassens weiterhin den Verfahrensschritt des Entfernens der Maskenplättchen und der leile der zweiten Schicht aufweist, die unter den entsprechenden Maskenplättchen liegen.
  16. 16. Verfahren nach Anspruch 14, dadurch gekennzeichnet, daß der Verfahrensschritt zum Entfernen des ersten Schichtabschnittes so ausgeführt wird, daß die benachbarten Teile nicht weiter als zwei um, von der jeweiligen Grenzfläche zwischen den darunterliegenden Abschnitt und dem angrenzenden unbedeckten Abschnitt aus, in den Abschnitten der ersten Schicht entfernt werden, die unterhalb der Maskenplattehen liegen.
    - 41 6 09839/0678
  17. 17« Verfahren nach Anspruch Η» dadurch gekennzeichnet , daß der Terfahrensschritt zum Torsehen desyßubstrates so ausgeführt wird, daß als Substrat ein Gallium-Ar senid-Subs trat vorgesehen wird und daß der Verfahrensschritt zum Ausbilden der ersten Schicht so ausgeführt wird, daß als erste Schicht eine erste Schicht im wesentlichen aus Auluminium gebildet wird.
  18. 18. Verfahren nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, daß das zweite Metall G-old-Grermanium ist.
  19. 19. Verfahren zur Herstellung eines Doppe 1-G-ate-Schottky-Feldeffekttransistors, gekennze ich net durch die Verfahrensschritte:
    Vorsehen eines Halbleitersubstrates mit einer Planaroberfläche, wobei der Halbleiter gegenüber einem ersten Korrosions— mittel beständig ist;
    Ausbilden einer ersten Maskenschicht aus einem ersten Maskenmaterial auf der Planaroberflache, wobei das erste Maskenmaterial· gegenüber dem ersten Korrosionsmittel und gegenüber einem vierten Korrosionsmittel· beständig, gegenüber einem zweiten Korrosionsmittel· empfindiich, gegenüber einem dritten Korrosioasmittel· beständig ist und ais Passivierungsschicht dienen kann;
    - 42 809833/0678
    Ausbilden einer zweiten Maskenschient auf der ersten Maskenschicht, wobei die zweite Maskenschicht gegenüber dem ersten Korrosionsrnittel empfindlich und gegenüber dem vierten Korrosionsmittel beständig ist;
    örtliches Ausbilden eines Paares von Maskenelementen auf der zweiten Maskenschicht, um davon unbedeckte Abschnitte auf beiden Seiten des Maskenelementenpaares und zwischen den Maskenelementen zu lassen, wobei die Maskenelemente gegenüber dem ersten Korrosionsmittel beständig und gegenüber dem vierten Korrosionsmittel empfindlich sind;
    Entfernen der unbedeckten Abschnitte zusammen mit den ersten Maskenschichtabschnitten, die unterhalb der entsprechenden unbedeckten Abschnitte liegen, urn ein Paar von Doppelschichtabschnitten unterhalb den entsprechenden Maskenelementen auszu-
    609839/0678
    bilden und erste Bereiche der Planaroberflache auf beiden Seiten des Doppelschichtabschnittpaares und zwischen den Doppe 1-schichtabschnitten freizusetzen, wobei jedes der Doppelschichtabschnitte aus den Abschnitten der ersten und zweiten Maskenschicht besteht, die unter einem zugehörigen Maskenelement liegen, und wobei die unbedeckten zweiten Maskenschichtabschnitte und die darunter-liegenden ersten Maskenschichtabschnitte so entfernt werden, daß die Doppelschichtabschnitte jeweils ein Paar von Seitenflächen, im wesentlichen senkrecht zur Planaroberf lache, aufweisen;
    Entfernen, mit Hilfe des ersten KorrosionsmitteIs, der Teile der zweiten Maskenschicht, die unterhalb den Maskenelementen und angrenzend an die Seitenflächen liegen, um ein Paar von zweiten Maskenschichtplättchen auf den mittleren Abschnitten eines Paares von ersten Maskenschichtplättchen der entsprechenden Doppelschichtabschnitte auszubilden;
    Auftreffen-lassen eines ersten Metalles, das einen ohmschen Kontakt mit dem Halbleiter ausbilden kann, auf der Planaroberflache, im wesentlichen senkrecht dazu, um eine erste Metallschicht auf den ersten Planaroberflächenbereichen und auf äen Maskenelementen auszubilden, in dem dadurch ein Paar von ersten Plättchen und ein Zwischenplattehen durch die auf beiden Seiten des ersten Maskenschichtplättchenpaares und zwischen den entsprechenden ersten Maskenschichtplättchen aufgetragenen ersten Metallschichtabschnitte ausgebildet wird, wobei das Zwischenplättchen einen ersten Metalloberflächenbereich aufweist, der
    -44 . 609839/067Ö
    Hsr
    im wesentlichen parallel zur Planaroberfläche verläuft, und das Metall gegenüber dem dritten und vierten Korrosionsmittel beständig ist;
    Entfernen, mit Hilfe des vierten Korrosionsmittels, der Maskenelemente zusammen mit den darauf gelagerten ersten Hetalisch ic htabschnit ten;
    Auftreffenlassen eines dritten Maskenmateriales, das gegenüber dem ersten und zweiten Korrosionsmittel beständig und gegenüber dem dritten Korrosionsmittel empfindlich ist, auf der ersten Metallschicht, im wesentlichen senkrecht dazu, um eine dritte Maskenschicht auszubilden auf dem ersten Plättchen und dem zweiten Plättchen, den zweiten Maskenschichtplättchen und den ersten Maskenschichtplättchen, mit Ausnahme der entsprechenden mittleren Abschnitte;
    Entfernen,mit Hilfe des ersten Korrosionsmittels, der zweiten Maskenschichtplättchen zusammen mit den darauf liegenden dritten Maskenschichtabschnitten, um örtlich die ersten Maskenschichtplättchen an den mittleren Abschnitten freizusetzen;
    Entfernen,mit Hilfe des zweiten Korrosionsmittels, der mittleren Abschnitte der ersten Maskenschicht, um die zweiten Bereiche der Planaroberfläche freizusetzen, die unterhalb der mittleren Abschnitte liegen;
    Auftreffenlassen eines zweiten Metalles, das einen Schottky-
    - 45 609839/0678
    Übergang mit dem Halbleiter bilden kann and gegenüber dem vierten Korrosionsmittel beständig ist, auf der Planaroberfläche, im wesentlichen senkrecht dazu, um eine zweite Metallschicht auf den zweiten Planaroberflächenbereichen und auf den unentfernten Abschnitten der dritten Maskenschicht auszubilden, in dem dadurch ein Paar von zweiten Plättchen durch die auf den zweiten Planaroberflächenbereichen abgelagerten zweiten MetaIlschichtplattehen vorgesehen wird und
    Entfernen, mit Hilfe des dritten Korrosionsmittels, der unentfernten dritten Maskenschichtabschnitte zusammen mit den darauf liegenden zweiten Metallschichtabschnitten;
    wobei die ersten Plättchen als eine Source- und Drain-Elektrode, die zweiten Plättchen als eine erste und eine zweite Gate-Elektrode und die ersten Maskenschichtplättchen, mit Ausnahme der mittleren Abschnitte, als Passivierungsmaskenplättchen dienen.
    609839/0678
DE19762607898 1975-02-26 1976-02-26 Doppelgate-schottky-feldeffekttransistor mit zwischenelektrode und verfahren zu dessen herstellung Ceased DE2607898A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2374475A JPS51112184A (en) 1975-02-26 1975-02-26 Shottky barrier layer gate type twine gates field-effect transistor an d its making
JP1777476A JPS5931870B2 (ja) 1976-02-20 1976-02-20 双ゲ−ト・シヨツトキ障壁ゲ−ト型電界効果トランジスタとその製造方法およびその駆動方法

Publications (1)

Publication Number Publication Date
DE2607898A1 true DE2607898A1 (de) 1976-09-23

Family

ID=26354338

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762607898 Ceased DE2607898A1 (de) 1975-02-26 1976-02-26 Doppelgate-schottky-feldeffekttransistor mit zwischenelektrode und verfahren zu dessen herstellung

Country Status (4)

Country Link
US (1) US4048646A (de)
DE (1) DE2607898A1 (de)
FR (1) FR2302592A1 (de)
GB (1) GB1543363A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2536910A1 (fr) * 1982-11-26 1984-06-01 Rca Corp Transistor a effet de champ a double grille de haute puissance
US4554569A (en) * 1981-03-27 1985-11-19 Tove Per Arne Integrated electron circuits having Schottky field effect transistors of P- and N-type

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4284997A (en) * 1977-07-07 1981-08-18 Zaidan Hojin Handotai Kenkyu Shinkokai Static induction transistor and its applied devices
US4253229A (en) * 1978-04-27 1981-03-03 Xerox Corporation Self-aligned narrow gate MESFET process
FR2431768A1 (fr) * 1978-07-20 1980-02-15 Labo Electronique Physique Perfectionnement au procede de fabrication de dispositifs semi-conducteurs par auto-alignement et dispositifs obtenus
US4377899A (en) * 1979-11-19 1983-03-29 Sumitomo Electric Industries, Ltd. Method of manufacturing Schottky field-effect transistors utilizing shadow masking
US4389660A (en) * 1980-07-31 1983-06-21 Rockwell International Corporation High power solid state switch
DE3031909A1 (de) * 1980-08-23 1982-04-08 Heinrich Dipl.-Ing. 4150 Krefeld Dämbkäs Feldeffekttransistor
JPS5874084A (ja) * 1981-10-29 1983-05-04 Fujitsu Ltd 半導体装置
FR2522902A1 (fr) * 1982-03-03 1983-09-09 Labo Electronique Physique Utilisation d'un transistor a effet de champ, du type a double-grille et ile ohmique intercalee, en vue de la rejection d'une bande de frequences
FR2524713A1 (fr) * 1982-04-02 1983-10-07 Thomson Csf Transistor a effet de champ du type planar a grille supplementaire enterree et procede de realisation d'un tel transistor
DE3216776C2 (de) * 1982-05-05 1985-07-11 Telefunken electronic GmbH, 7100 Heilbronn Hochfrequenzmischstufe
US4608583A (en) * 1983-05-23 1986-08-26 Rca Corporation FET amplifier
US4586063A (en) * 1984-04-02 1986-04-29 Oki Electric Industry Co., Ltd. Schottky barrier gate FET including tungsten-aluminum alloy
FR2567325B1 (fr) * 1984-07-03 1986-11-14 Thomson Csf Element a capacite variable, commandable par une tension continue
US4734751A (en) * 1985-05-20 1988-03-29 General Electric Company Signal scaling MESFET of a segmented dual gate design
US4679311A (en) * 1985-12-12 1987-07-14 Allied Corporation Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing
US4947220A (en) * 1987-08-27 1990-08-07 Yoder Max N Yoked, orthogonally distributed equal reactance amplifier
JPH022179A (ja) * 1988-06-13 1990-01-08 Fujitsu Ltd メタル・セミコンダクタ・fet
US5309006A (en) * 1991-11-05 1994-05-03 Itt Corporation FET crossbar switch device particularly useful for microwave applications
US5602501A (en) * 1992-09-03 1997-02-11 Sumitomo Electric Industries, Ltd. Mixer circuit using a dual gate field effect transistor
JP3148010B2 (ja) * 1992-09-11 2001-03-19 住友電気工業株式会社 ミキサ回路
DE4432727C1 (de) * 1994-09-14 1996-03-14 Siemens Ag Integrierte Schaltungsstruktur mit einem aktiven Mikrowellenbauelement und mindestens einem passiven Bauelement
GB2304993B (en) * 1995-08-23 1997-08-06 Toshiba Cambridge Res Center Semiconductor device
US6472258B1 (en) 2000-11-13 2002-10-29 International Business Machines Corporation Double gate trench transistor
JP2003045978A (ja) * 2001-07-30 2003-02-14 Niigata Seimitsu Kk 半導体装置
EP1950326A1 (de) * 2007-01-29 2008-07-30 Interuniversitair Microelektronica Centrum Methode zum Entfernen von Schwermetallkontamination aus III-V Halbleiter-Substraten

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3706014A (en) * 1970-09-11 1972-12-12 Rca Corp Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4554569A (en) * 1981-03-27 1985-11-19 Tove Per Arne Integrated electron circuits having Schottky field effect transistors of P- and N-type
FR2536910A1 (fr) * 1982-11-26 1984-06-01 Rca Corp Transistor a effet de champ a double grille de haute puissance

Also Published As

Publication number Publication date
FR2302592B1 (de) 1982-07-09
US4048646A (en) 1977-09-13
FR2302592A1 (fr) 1976-09-24
GB1543363A (en) 1979-04-04

Similar Documents

Publication Publication Date Title
DE2607898A1 (de) Doppelgate-schottky-feldeffekttransistor mit zwischenelektrode und verfahren zu dessen herstellung
DE69727809T2 (de) Mehrschichtenfilmkondensatoranordnungen und verfahren zur herstellung
DE3118674A1 (de) Duennfilm-transistor
DE2060333C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Gateelektrode
DE3043289C2 (de)
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE19623846A1 (de) Halbleitereinrichtung
DE1514362B1 (de) Feldeffekttransistor
DE3340563A1 (de) Zusammengefasste passive elektrische schaltungsbauteile und verfahren zu ihrer herstellung
DE3121223C2 (de) MOS-Transistor für hohe Betriebsspannungen
EP0078337A2 (de) Kontakteinrichtung zur lösbaren Verbindung elektrischer Bauteile
EP0129045B1 (de) Verfahren zum Herstellen eines integrierten Isolierschicht-Feldeffekttransistors mit zur Gateelektrode selbstausgerichteten Kontakten
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE19853432A1 (de) Halbleiteranordnung und Verfahren zum Herstellen derselben
DE3226097C2 (de)
DE1614233B2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102010026996A1 (de) Halbleitervorrichtung
DE1514867B2 (de) Halbleiterdiode
DE1614250C3 (de) Halbleiteranordnung mit Gruppen von sich kreuzenden Verbindungen
DE1300993B (de) Elektronisches Duennschichtbauelement
DE2824026A1 (de) Verfahren zum herstellen eines sperrschicht-feldeffekttransistors
DE1439268B1 (de) Integrierte Halbleiterschaltungsanordnung
DE1801882A1 (de) Halbleiteranordnung vom Feldeffekt-Transistortyp
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen

Legal Events

Date Code Title Description
8131 Rejection