DE102010026996A1 - Halbleitervorrichtung - Google Patents

Halbleitervorrichtung Download PDF

Info

Publication number
DE102010026996A1
DE102010026996A1 DE102010026996A DE102010026996A DE102010026996A1 DE 102010026996 A1 DE102010026996 A1 DE 102010026996A1 DE 102010026996 A DE102010026996 A DE 102010026996A DE 102010026996 A DE102010026996 A DE 102010026996A DE 102010026996 A1 DE102010026996 A1 DE 102010026996A1
Authority
DE
Germany
Prior art keywords
electrode
semiconductor device
impurity
isolation region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102010026996A
Other languages
English (en)
Other versions
DE102010026996B4 (de
Inventor
Tetsuo Kunii
Hirotaka Amasuga
Yoshitsugu Yamamoto
Youichi Nogami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102010026996A1 publication Critical patent/DE102010026996A1/de
Application granted granted Critical
Publication of DE102010026996B4 publication Critical patent/DE102010026996B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Eine Halbleitervorrichtung beinhaltet: ein Halbleitersubstrat (10), eine mit Verunreinigungen dotierte Region (12) auf einer Deckfläche des Halbleitersubstrats (10), eine Isolationsregion (14), die um die mit Verunreinigungen dotierte Region (12) auf der Deckflächenseite des Halbleitersubstrates (10) mittels Inneneinbringung ausgebildet ist, eine Gateelektrode (16) auf der mit Verunreinigungen dotierten Region (12), eine erste Elektrode (18) und eine zweite Elektrode (20), die auf der mit Verunreinigungen dotierten Region (12) so vorgesehen sind, dass die Gateelektrode (16) zwischen sie gefügt ist, eine erste Anschlussfläche (28), die auf der Isolationsregion (14) vorgesehen ist und mit der Gateelektrode (16) verbunden ist, eine zweite Anschlussfläche (38), die so angeordnet ist, dass sie auf der Isolationsregion (14) der ersten Anschlussfläche (28) mit der mit Verunreinigungen dotierten Region (12) dazwischen gegenüberliegt und mit der zweiten Elektrode (20) verbunden ist, und einen Leiter (46), der zwischen der ersten Elektrode (18) und der zweiten Anschlussfläche (38) auf der Isolationsregion (14) vorgesehen ist.

Description

  • Die vorliegende Erfindung bezieht sich auf eine Halbleitervorrichtung mit einer Isolationsregion, die durch Ioneneinbringung wie zum Beispiel Ionenimplantation, ausgebildet ist. Insbesondere bezieht sich die vorliegende Erfindung auf eine Halbleitervorrichtung, bei der ein Durchbruch verhindert werden kann, welcher in der Isolationsregion auftritt, ohne einen Leckstrom zu erhöhen.
  • Als Halbleitervorrichtung mit einem Feldeffekttransistor ist eine erste Halbleitervorrichtung bekannt, welche einen Aufbau aufweist, bei dem eine Mehrzahl von Sourceelektroden, eine Mehrzahl von Gateelektroden und eine Mehrzahl von Drainelektroden bei einer mit Verunreinigungen dotierten Region, die auf der Seite einer Deckfläche eines Halbleitersubstrates vorgesehen ist, vorgesehen sind. Weiterhin sind eine Gateanschlussfläche und eine Sourceanschlussfläche auf der Seite eines Endes der mit Verunreinigungen dotierten Region auf dem Halbleitersubstrat vorgesehen und eine Drainanschlussfläche ist gegenüberliegend der Gateanschlussfläche mit der mit Verunreinigungen dotierten Region dazwischen auf dem Halbleitersubstrat vorgesehen (siehe z. B. die japanische Patentoffenlegungsschrift Nr. 8-330332 ).
  • Bei der ersten Halbleitervorrichtung wird die Mehrzahl von Gateelektroden über eine Gateverdrahtung außerhalb der mit Verunreinigungen dotierten Region zu einer einzigen Gateelektrode zusammengefasst und mit der Gateanschlussfläche verbunden. In gleicher Weise wird die Mehrzahl von Drainelektroden mit der Drainanschlussfläche verbunden. Die Mehrzahl von Sourceelektroden ist mit der Sourceanschlussfläche über eine Sourceverdrahtung verbunden, die oberhalb der Gateverdrahtung, wobei eine Isolationsschicht oder Luft dazwischen liegt, angeordnet ist. Weiterhin sind eine Isolationsregion zum elektrischen Trennen der Drainanschlussfläche und der Sourceanschlussfläche sowie eine mit Verunreinigungen dotierte Region auf der Deckflächenseite des Halbleitersubstrates vorgesehen.
  • Bei der ersten Halbleitervorrichtung kann die oben beschriebene Isolationsregion ausgebildet werden durch Einbringen (zum Beispiel Implantieren) von Ionen, wie z. B. B+, H+, He, O, in eine mit Verunreinigungen dotierte Schicht, die als ”Kanalschicht” oder ”Deckschicht” bezeichnet wird und auf dem Halbleitersubstrat unter Verwendung eines epitaktischen Verfahrens ausgebildet ist.
  • Weiterhin ist eine zweite Halbleitervorrichtung bekannt, die eine Isolationsregion aufweist, welche eine gegenseitige elektrische Trennung einer Mehrzahl von Elementen, die auf einem Halbleitersubstrat vorgesehen sind, eine elektrische Trennung zwischen den Elementen, welche auf dem Halbleitersubstrat vorgesehen sind, sowie den Durchgangslöchern, die auf dem Halbleitersubstrat vorgesehen sind, oder eine elektrische Trennung zwischen der Mehrzahl von Durchgangslöchern, die auf dem Halbleitersubstrat vorgesehen sind, bereitstellt. Die Isolationsregion der zweiten Halbleitervorrichtung kann ebenfalls durch Einbringen von Ionen in eine mit Verunreinigungen dotierte Schicht ausgebildet werden.
  • Wenn die vorstehend erwähnte erste Halbleitervorrichtung als ein Verstärkerelement betrieben wird, ist es zum effizienten Bereitstellen einer höheren Leistungsfähigkeit notwendig, eine höhere Spannung zwischen der Drainelektrode und der Gateelektrode anzulegen. Deshalb ist es zur Sicherstellung der Zuverlässigkeit der ersten Halbleitervorrichtung als Verstärkerelement wichtig, zwischen der Sourceelektrode und der Drainelektrode und zwischen der Gateelektrode und der Drainelektrode eine hinreichende Spannungsfestigkeit sicherzustellen.
  • Wenn zwischen die Drainelektrode und die Gateelektrode eine höhere Spannung angelegt wird, breitet sich eine Gateverarmungsschicht über die mit Verunreinigungen dotierte Region aus. Dies verursacht eine Konzentration des elektrischen Feldes in der Umgebung der Gateelektrode in der Gateverarmungsschicht. Somit ist es möglich zu verhindern, dass in der mit Verunreinigungen dotierten Region eine zwischen die Drainelektrode und die Sourceelektrode angelegte Spannung zu einem Spannungsabfall führt, der in der Umgebung der Drainelektrode und in der Umgebung der Sourceelektrode am größten ist. Zum Sicherstellen der Zuverlässigkeit der ersten Halbleitervorrichtung als Verstärkerelement in der mit Verunreinigungen dotierten Region ist es somit lediglich notwendig, die Spannungsfestigkeit der Region sicherzustellen, in der die Gateverarmungsschicht ausgebildet wird.
  • Andererseits hält die durch die vorstehend erwähnte Ioneneinbringung ausgebildete Isolationsregion eine hinreichende Spannungsfestigkeit aufrecht, wenn die erste Halbleitervorrichtung bei Raumtemperatur betrieben wird. Wenn jedoch die Temperatur der mit Verunreinigungen dotierten Region aufgrund der Wärmeerzeugung durch den Betrieb der ersten Halbleitervorrichtung ansteigt oder wenn die erste Halbleitervorrichtung in einer Hochtemperaturumgebung betrieben wird, dann kann zwischen der Sourceelektrode und der Drainanschlussfläche über die Isolationsregion hinweg ein Strom fließen. In diesem Fall fällt die zwischen der Sourceelektrode und der Drainanschlussfläche anliegende Spannung vor allem in einer Region der Isolationsregion ab, die zu der mit Verunreinigungen dotierten Region benachbart ist, und in einer Region benachbart zu der Drainanschlussfläche. Als ein Ergebnis konzentrieren sich die elektrischen Feldlinien in diesen Regionen.
  • Das sich auf diese Regionen konzentrierende elektrische Feld kann stärker sein als ein elektrisches Feld, welches sich auf die Region konzentriert, in der die Gateverarmungsschicht ausgebildet wird. In diesem Fall ist die Spannungsfestigkeit zwischen der Sourceelektrode und der Drainanschlussfläche über die Isolationsregion hinweg niedriger als die Spannungsfestigkeit zwischen der Sourceelektrode und der Drainelektrode über die mit Verunreinigungen dotierte Region hinweg. Sogar wenn die Spannungsfestigkeit der Region, in der die Gateverarmungsschicht ausgebildet wird, sichergestellt ist, gibt es, wie oben beschrieben, somit das Problem, dass die erste Halbleitervorrichtung in der Isolationsregion zerstört wird.
  • Weiterhin kann bei der zweiten Halbleitervorrichtung eine Spannungsfestigkeit über die Isolationsregionen zwischen einer Mehrzahl von Elementen, die Isolationsregionen zwischen Elementen und Durchgangslöchern und die Isolationsregionen zwischen einer Mehrzahl von Durchgangslöchern hinweg in gleicher Weise abnehmen. Somit gibt es ebenfalls das Problem, dass die zweite Halbleitervorrichtung in den Isolationsregionen zwischen jenen Elementen und Durchgangslöchern zerstört werden kann.
  • Um diesen Problemen zu begegnen, kann die Dosis der Ioneneinbringung erhöht werden zum Vergrößern der Spannungsfestigkeit der Isolationsregion. Wenn diese Dosis jedoch erhöht wird, wächst ein Leckstrom über die Isolationsregion hinweg an. Dies resultiert in Problemen wie z. B. einem Anwachsen des Verlustes und einer Verschlechterung der Zuverlässigkeit, wenn die erste und die zweite Halbleitervorrichtung bei einer hohen Frequenz betrieben werden.
  • Angesichts der oben beschriebenen Probleme ist es eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung bereitzustellen, welche das Auftreten eines Durchbruchs in der Isolationsregion verhindern kann, ohne einen Leckstrom zu erhöhen.
  • Die Aufgabe wird gelöst durch eine Halbleitervorrichtung gemäß einem der Ansprüche 1, 19, 20 und 28.
  • Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.
  • Gemäß Anspruch 1 weist eine Halbleitervorrichtung auf: ein Halbleitersubstrat; eine mit Verunreinigungen dotierte Region an einer Deckfläche des Halbleitersubstrates; eine Isolationsregion, die um die mit Verunreinigungen dotierte Region herum auf der Deckflächenseite des Halbleitersubstrates durch Einbringen von Ionen ausgebildet ist; eine Gateelektrode auf der mit Verunreinigungen dotierten Region; eine erste Elektrode und eine zweite Elektrode, die auf der mit Verunreinigungen dotierten Region so ausgebildet sind, dass die Gateelektrode zwischen ihnen liegt; eine erste Anschlussfläche, die auf der Isolationsregion vorgesehen ist und mit der Gateelektrode verbunden ist; eine zweite Anschlussfläche, die so angeordnet ist, dass sie auf der Isolationsregion der ersten Anschlussfläche mit der mit Verunreinigungen dotierten Region dazwischen gegenüber liegt und mit der zweiten Elektrode verbunden ist; und einen Leiter, der zwischen der ersten Elektrode und der zweiten Anschlussfläche auf der Isolationsregion ausgebildet ist.
  • Die vorliegende Erfindung macht es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 ohne Vergrößerung eines Leckstroms zu verhindern.
  • Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen unter Bezugnahme auf die Zeichnungen. Von den Figuren zeigen:
  • 1 eine Draufsicht auf die Halbleitervorrichtung gemäß der ersten Ausführungsform,
  • 2 ein Diagramm, das einen Querschnitt entlang einer in 1 gezeigten Linie A-A' der Halbleitervorrichtung veranschaulicht,
  • 3 eine Draufsicht auf eine Halbleitervorrichtung gemäß einem Vergleichsbeispiel,
  • 4 ein Diagramm, das einen Querschnitt entlang einer in 3 gezeigten Linie B-B' der Halbleitervorrichtung veranschaulicht,
  • 5 eine Draufsicht auf die Halbleitervorrichtung gemäß der zweiten Ausführungsform,
  • 6 eine Draufsicht auf die Halbleitervorrichtung gemäß der dritten Ausführungsform,
  • 7 eine Draufsicht auf die Halbleitervorrichtung gemäß der vierten Ausführungsform,
  • 8 eine Draufsicht auf die Halbleitervorrichtung gemäß der fünften Ausführungsform,
  • 9 eine Draufsicht auf die Halbleitervorrichtung gemäß der sechsten Ausführungsform,
  • 10 ein Diagramm, das einen Querschnitt entlang der in 1 gezeigten Linie A-A' bei der Halbleitervorrichtung gemäß der siebten Ausführungsform veranschaulicht,
  • 11 ein Diagramm, das einen Querschnitt entlang der in 1 gezeigten Linie A-A' bei der Halbleitervorrichtung gemäß der achten Ausführungsform veranschaulicht,
  • 12 ein Diagramm, das einen Querschnitt entlang der in 1 gezeigten Linie A-A' bei der Halbleitervorrichtung gemäß der neunten Ausführungsform veranschaulicht,
  • 13 ein Diagramm, das einen Querschnitt entlang der in 1 gezeigten Linie A-A' bei der Halbleitervorrichtung gemäß der zehnten Ausführungsform veranschaulicht,
  • 14 eine Draufsicht der Halbleitervorrichtung gemäß der elften Ausführungsform,
  • 15 ein Diagramm, das einen Querschnitt entlang einer in 14 gezeigten Linie C-C' der Halbleitervorrichtung veranschaulicht,
  • 16 eine Draufsicht auf die Halbleitervorrichtung gemäß der zwölften Ausführungsform,
  • 17 bis 23 Draufsichten auf die Halbleitervorrichtungen entsprechend Abwandlungsbeispielen der zwölften Ausführungsform,
  • 24 eine Draufsicht auf die Halbleitervorrichtung gemäß der dreizehnten Ausführungsform, und
  • 25 eine Draufsicht auf eine Halbleitervorrichtung gemäß eines Abwandlungsbeispiels der dreizehnten Ausführungsform.
  • Es werden nun Ausführungsbeispiele der vorliegenden Erfindung unter Bezugnahme auf die Zeichnungen beschrieben. Die gleichen Bezugszeichen bezeichnen in den Zeichnungen gleiche Komponenten und eine redundante Beschreibung derselben wird unterlassen.
  • Erste Ausführungsform
  • Hier im Folgenden wird eine Konfiguration einer Halbleitervorrichtung gemäß einer ersten Ausführungsform beschrieben. 1 ist eine Draufsicht auf die Halbleitervorrichtung gemäß der ersten Ausführungsform. 2 ist ein Diagramm, das einen Querschnitt entlang einer in 1 gezeigten Linie A-A' der Halbleitervorrichtung veranschaulicht.
  • Eine mit Verunreinigungen dotierte Region 12 ist an einer Deckflächenseite eines halbisolierenden GaAs-Substrats 10 vorgesehen. Die mit Verunreinigungen dotierte Region 12 ist eine mit Verunreinigungen dotierte Schicht, die unter Verwendung eines epitaktischen Verfahrens ausgebildet ist. Auf der Deckflächenseite des halbisolierenden GaAs-Substrats 10 ist um die mit Verunreinigungen dotierte Region 12 herum eine Isolationsregion 14 vorgesehen. Die Isolationsregion 14 wird durch Einbringen (z. B. Implantieren) von Ionen, wie z. B. B+, H+, He, O, in die unter Verwendung eines epitaktischen Verfahrens ausgebildete, mit Verunreinigungen dotierte Schicht ausgebildet.
  • Eine Mehrzahl von Gateelektroden 16 ist in der mit Verunreinigungen dotierten Region 12 vorgesehen und eine Mehrzahl von Sourceelektroden (ersten Elektroden) 18 und eine Mehrzahl von Drainelektroden (zweiten Elektroden) 20 sind so vorgesehen, dass jeweils eine Gateelektrode 16 zwischen sie gefügt ist. Die Gateelektrode weist ein Metall auf, das einen Schottky-Kontakt mit der mit Verunreinigungen dotierten Region 12 herstellt. Die Sourceelektrode 18 und die Drainelektrode 20 bestehen aus Metallen, die jeweils einen Ohm'schen Kontakt zu der mit Verunreinigungen dotierten Region 12 herstellen. Die Sourceelektrode 18 ist mit einer Ohm'schen Sourceelektrode 22, einem Sourceverdrahtungsmetall 24 und einem Sourceverdrahtungs-Metallüberzug 26 vorgesehen, die in dieser Reihenfolge auf der mit Verunreinigungen dotierten Region 12 ausgebildet sind.
  • Die Halbleitervorrichtung weist einen Aufbau auf, bei dem eine Mehrzahl von n-Typ-Transistoren bestehend aus der Sourceelektrode 18, der Gateelektrode 16 und der Drainelektrode 20 parallel angeordnet sind. In der Isolationsregion 14 sind eine Gateanschlussfläche (erste Anschlussfläche) 28 und eine Sourceanschlussfläche (dritte Anschlussfläche) 30 auf der Seite eines Endes der mit Verunreinigungen dotierten Region 12 (am Rand von dieser) vorgesehen. In der Isolationsregion 14 ist eine Gatezuleitung 32 zwischen der Gateanschlussfläche 28 und der Sourceanschlussfläche 30 einerseits sowie der mit Verunreinigungen dotierten Region 12 andererseits vorgesehen. Die Gatezuleitung (Gate-Leiterbahn) 32 ist mit der Gateanschlussfläche 28 verbunden, wobei die Richtung senkrecht zu der Längsrichtung der Drainelektrode 20 ihre Längsrichtung ist. Die Gateelektroden 16 sind jeweils mit der Gateanschlussfläche 28 über die Gatezuleitung 32 verbunden. Die Sourceanschlussfläche 30 ist auf einem Durchgangsloch 34 vorgesehen. Die Sourceelektrode 18 ist mit der Sourceanschlussfläche 30 über eine Sourcezuleitung (Sourceleiterbahn) 36 verbunden, welche über der Gatezuleitung 32 mit einer Isolationsschicht oder Luft dazwischen angeordnet ist (weder die Isolationsschicht noch die Luft sind gezeigt).
  • In der Isolationsregion 14 ist eine Drainanschlussfläche (zweite Anschlussfläche 38 so angeordnet, dass sie der Gateanschlussfläche 28 mit der dazwischen liegenden Verunreinigungsdotierungsregion 12 gegenüber liegt. Die Drainelektrode 20 ist mit der Drainanschlussfläche 38 über eine Drainzuleitung (Drainleiterbahn) 40 verbunden. Die Drainanschlussfläche 38 ist mit einem Drainverdrahtungsmetall 42 und einem Drainverdrahtungs-Metallüberzug 44 vorgesehen, welche in dieser Reihenfolge auf der Isolationsregion 14 ausgebildet sind.
  • Weiterhin ist auf der Isolationsregion 14 ein Leiter 46 zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 vorgesehen. Der Leiter 46 ist ein Metall, das einen Schottky-Kontakt zu der Isolationsregion 14 herstellt. Der Leiter 46 ist in einer U-förmigen Gestalt mit einer Öffnung (des U) auf der gleichen Seite wie jener, auf der die Gateanschlussfläche 28 und die Sourceanschlussfläche 30 bezüglich der mit Verunreinigungen dotierten Region 12 angeordnet sind, vorgesehen, so dass er sandwichartig die mit Verunreinigungen dotierte Region 12, die Gateanschlussfläche 28 und die Sourceanschlussfläche 30 einschließt.
  • 1 zeigt einen kürzesten Weg von der Sourceelektrode 18 zu der Drainanschlussfläche 38 entlang des Umfangs des Leiters 46 und einen geradlinigen Pfad ausgehend von der Sourceelektrode 18 zu der Drainanschlussfläche 38 hin unter Verwendung eines Pfeiles L1 bzw. eines Pfeiles L2. Zusätzlich zeigt 1 ebenfalls eine Gesamtabmessung (in Richtung der Gatebreite) von Sourceanschlussfläche 30 und Sourcezuleitung 36 (normalerweise in der Größenordnung von 100 μm) und eine Einheitsgatebreite (normalerweise einige 10 μm bis einige 100 μm) unter Verwendung eines Pfeiles W1 bzw. eines Pfeiles W2. Der kürzeste Weg von der Sourceelektrode 18 zu der Drainanschlussfläche 38, der entlang des Umfangs des Leiters 46 verläuft, ist um eine Distanz, die zweimal der Gesamtabmessung (in Richtung der Gatebreite) von Sourceanschlussfläche 30 und Sourcezuleitung 36 (normalerweise in der Größenordnung von 100 μm) plus einer Einheitsgatebreite (normalerweise einige 10 μm bis einige 100 μm) entspricht, länger als der gradlinige Weg von der Sourceelektrode 18 zu der Drainelektrode 38 (normalerweise einige 10 μm). Weiterhin ist eine Isolationsschicht 48 (nicht gezeigt in 1) so vorgesehen, dass sie die Isolationsregion 14 und den Leiter bzw. die Leiterbahn 46 bedeckt.
  • Zum Betrieb des n-Typ-Transistors der Halbleitervorrichtung als ein Verstärkerelement wird die Sourceanschlussfläche 30 über einen Masseanschluss (nicht gezeigt) auf Masse gelegt. An die Gateanschlussfläche 28 und die Drainanschlussfläche 38 werden eine negative Gleichspannung bzw. eine positive Gleichspannung angelegt. Wenn angenommen wird, dass das Potential der Drainelektrode 20 und der Drainanschlussfläche 38 V2 beträgt und angenommen wird, dass die Spannungsfestigkeit bzw. Stehspannung, bei der noch kein Durchschlag oder Durchbruch auftritt, zwischen der Gateelektrode 16 und der Drainelektrode 20 BVg2 beträgt, dann ist das Potential V der Leiterbahn 46 so eingestellt, dass es der Beziehung (V2 – BVg2) ≤ V ≤ V2 genügt. Wenn die Stehspannung BVg2 zwischen Gateelektrode 16 und Drainelektrode 20 angelegt wird, dann ist das Potential der Gateelektrode 16 gleich (V2 – BVg2). Wenn die Stehspannung BVg2 zwischen die Gateelektrode 16 und die Drainelektrode 20 angelegt wird, ist deshalb das Potential V der Leiterbahn 46 auf das Potential der Gateelektrode 16 oder ein höheres Potential gesetzt. Das Potential V der Leiterbahn 46 ist ebenfalls auf ein Potential V2 der Drainanschlussfläche 38 oder ein niedrigeres Potential gesetzt. Mit dieser Randbedingung wird der Gateanschlussfläche 28 ein HF-Signal eingegeben und von der Drainanschlussfläche 38 ein verstärktes HF-Signal ausgegeben.
  • Hier im Folgenden werden die Wirkungen der ersten Ausführungsform im Vergleich mit einem Vergleichsbeispiel beschrieben. 3 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einem Vergleichsbeispiel. 4 ist ein Diagramm, das einem Querschnitt entlang einer in 3 gezeigten Linie B-B' der Halbleitervorrichtung veranschaulicht. Die Halbleitervorrichtung gemäß dem Vergleichsbeispiel hat die gleiche Konfiguration wie die Halbleitervorrichtung gemäß der ersten Ausführungsform mit der Ausnahme, dass die vorstehend erwähnte Leiterbahn 46 nicht vorgesehen ist.
  • Wenn ein n-Typ-Transistor einer Halbleitervorrichtung als ein Verstärkungselement betrieben wird, muss eine höhere Spannung zwischen Drainelektrode 20 und Gateelektrode 16 angelegt werden zum effizienten Ausnutzen einer höheren Leistungsfähigkeit. Deshalb ist es wichtig, eine hinreichende Spannungsfestigkeit zwischen der Sourceelektrode 18 und der Drainelektrode 20 und zwischen der Gateelektrode 16 und der Drainelektrode 20 sicherzustellen zum Sicherstellen der Zuverlässigkeit des Verstärkungselements der Halbleitervorrichtung.
  • Wenn zwischen Drainelektrode 20 und Gateelektrode 16 eine höhere Spannung angelegt wird, dehnt sich eine Gateverarmungsschicht über die mit Verunreinigungen dotierte Region 12 aus. Dies verursacht eine Konzentration der elektrischen Feldlinien in der Umgebung der Gateelektrode 16 in der Gateverarmungsschicht. Deshalb ist es in der mit Verunreinigungen dotierten Region 12 möglich, einen hohen Spannungsabfall in der Umgebung der Drainelektrode 20 und der Umgebung der Sourceelektrode 18, der von einer zwischen Drainelektrode 20 und Sourceelektrode 18 anliegenden Spannung herrührt, zu vermeiden. Es ist möglich, eine Konzentration der elektrischen Feldlinien an diesen Orten zu verhindern. Zum Sicherstellen der Zuverlässigkeit der Halbleitervorrichtung als Verstärkungselement muss somit die mit Verunreinigungen dotierte Region 12 lediglich die Spannungsfestigkeit der Region sicherstellen, in der die Gateverarmungsschicht ausgebildet wird.
  • Wenn die Halbleitervorrichtung bei Raumtemperatur betrieben wird, hat die Isolationsregion 14 eine hinreichende Spannungsfestigkeit. Wenn jedoch die Temperatur der mit Verunreinigungen dotierten Region 12 infolge der durch den Betrieb der Halbleitervorrichtung erzeugten Wärme ansteigt oder wenn die Halbleitervorrichtung in einer Hochtemperaturumgebung betrieben wird, dann kann zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg ein Strom fließen. In diesem Falle konzentriert sich in der Halbleitervorrichtung gemäß dem Vergleichsbeispiel der Spannungsabfall infolge der zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 anliegenden Spannung auf eine erste Region 50, welche zu der mit Verunreinigungen dotierten Region 12 benachbart ist, und eine zweite Region 52, welche in der Isolationsregion 14 der Drainanschlussfläche 38 benachbart ist. Als ein Ergebnis konzentrieren sich die elektrischen Feldlinien in diesen Regionen.
  • Bei der Halbleitervorrichtung gemäß dem Vergleichsbeispiel ist somit die elektrische Feldlinienkonzentration in diesen Regionen stärker als die elektrische Feldlinienkonzentration in der Region, in der die Gateverarmungsschicht ausgebildet wird. In diesem Fall ist die Spannungsfestigkeit zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg geringer als die Spannungsfestigkeit zwischen der Sourceelektrode 18 und der Drainelektrode 20 über die mit Verunreinigungen dotierte Region 12 hinweg. Sogar wenn die Spannungsfestigkeit der Region, in der die Gateverarmungsschicht ausgebildet wird, sichergestellt ist, wird somit gemäß dem Vergleichsbeispiel die Halbleitervorrichtung in der Isolationsregion 14 zerstört.
  • Um diesem Problem zu begegnen, kann eine Dosis bei der Ioneneinbringung (Ionenimplantation) vergrößert werden zum Vergrößern der Spannungsfestigkeit der Isolationsregion 14. Wenn die Dosis erhöht wird, wächst jedoch ein Leckstrom über die Isolationsregion 14 hinweg an. Wenn die Halbleitervorrichtung gemäß dem Vergleichsbeispiel bei einer hohen Frequenz betrieben wird, gibt es somit Probleme wie ein Anwachsen des Verlustes und eine Verschlechterung der Zuverlässigkeit.
  • Demgegenüber ist in der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform die Leiterbahn 46 zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 in der Isolationsregion 14 vorgesehen. Das Potential V der Leiterbahn 46 ist auf das Potential V2 der Drainanschlussfläche 38 oder ein niedrigeres Potential gesetzt. Deshalb liegt zwischen der Sourceelektrode 18 und der Leiterbahn 46 eine Spannung an, die kleiner oder gleich der Spannung zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 ist. Somit findet eine elektrische Feldlinienkonzentration ebenfalls in einer dritten Region 54 unterhalb der Leiterbahn 46 in der Isolationsregion 14 statt. Als ein Ergebnis ist es möglich, die elektrische Feldlinienkonzentration in der ersten Region 50 und der zweiten Region 52 zu verringern. Deshalb ist es möglich, im Vergleich zu der Spannungsfestigkeit zwischen der Sourceelektrode 18 und der Drainelektrode 20 über die mit Verunreinigungen dotierte Region 12 hinweg eine hohe Spannungsfestigkeit zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg aufrecht zu erhalten, ohne die Dosis zu vergrößern.
  • Wenn die Stehspannung BVg2 zwischen Gateelektrode 16 und Drainelektrode 20 angelegt wird, wird weiterhin das Potential des Leiters 46 so eingestellt, dass es größer oder gleich dem Potential (V2 – BVg2) der Gateelektrode 16 ist. In diesem Fall ist deshalb die zwischen der Leiterbahn 46 und der Drainelektrode 20 über die Isolationsregion 14 hinweg anliegende Spannung kleiner oder gleich der zwischen der Gateelektrode 16 und der Drainelektrode 20 über die mit Verunreinigungen dotierte Region 12 hinweg anliegende Spannung. Deshalb kann die Spannungsfestigkeit zwischen der Leiterbahn 46 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg bis zu der Spannungsfestigkeit zwischen der Gateelektrode 16 und der Drainelektrode 20 über die Verunreinigungsdotierungsregion 12 hinweg erhöht werden oder sogar noch diese übersteigen, ohne die Dosis zu vergrößern.
  • Wie oben beschrieben, ist es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 zu verhindern, ohne einen Leckstrom zu vergrößern. Es ist dann möglich, eine Halbleitervorrichtung zu entwerfen, bei der eine höhere Spannung zwischen Sourceelektrode 18 und Drainelektrode 20 angelegt werden kann.
  • Wie bei der Erläuterung des Vergleichsbeispiels beschrieben, fällt die zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 anliegende Spannung nicht gleichförmig zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 ab. Sogar wenn die Wegstrecke des Pfades von der Sourceelektrode 18 zu der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg in irgendeiner Weise anwächst, wird daher die Verringerung der Spannungsfestigkeit zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 nicht in so starkem Maße unterdrückt. Gemäß der vorliegenden Ausführungsform ist jedoch der kürzeste Pfad von der Sourceelektrode 18 zu der Drainanschlussfläche 38, der entlang des Umfangs der Leiterbahn 46 verläuft, um eine Wegstrecke länger als der geradlinige Pfad (normalerweise einige 10 μm) von der Sourceelektrode 18 zu der Drainanschlussfläche 38, die dem Zweifachen der Gesamtabmessung der Sourceanschlussfläche und der Sourcezuleitung 36 (in der Ausführungsform 1 in Längsrichtung der Drainelektroden 20) (normalerweise in der Größenordnung von 100 μm) plus einer Einheitsgatebreite (normalerweise einige 10 μm bis einige 100 μm) entspricht. Bei dem Pfad von der Sourceelektrode 18 zu der Drainanschlussfläche 38 hat der Pfad, bei dem die Leiterbahn 46 nicht vorgesehen ist, eine Länge, die um einiges größer ist als jene in dem Fall, in dem die Leiterbahn 46 lediglich entlang der in 1 gezeigten Linie A-A' vorgesehen ist. Dies macht es möglich, auf wirkungsvollere Weise eine hohe Spannungsfestigkeit zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg aufrecht zu erhalten.
  • Der Leiter 46 besteht aus einem Metall, das einen Schottky-Kontakt zu der Isolationsregion 14 herstellt. Sogar wenn ein Strom zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg fließt, ist es deshalb möglich, einen Stromfluss in die Leiterbahn 46 zu verhindern. Die Leiterbahn 46 kann gleichzeitig mit der Gateelektrode 16 ausgebildet werden, welche aus einem Schottky-Kontaktmetall besteht.
  • Statt aus einem Metall, das einen Schottky-Kontakt zu der Isolationsregion 14 herstellt, kann die Leiterbahn 46 aus einem Metall bestehen, welches einen Ohm'schen Kontakt herstellt. In diesem Fall wird zusätzlich zu der oben beschriebenen Wirkung die Wirkung erzielt, dass die Leiterbahn 46 gleichzeitig mit der Sourceelektrode 18 ausgebildet werden kann. Weiterhin kann die Leiterbahn 46 ebenfalls aus einem Halbleitermaterial des gleichen Leitungstyps wie die Verunreinigungsdotierungsregion 12 bestehen. Die vorstehend erwähnte Wirkung wird in gleicher Weise erzielt.
  • Wenn die Leiterbahn 46 aus einem Metall besteht, das einen Ohm'-schen Kontakt herstellt, oder aus einem Halbleiter des gleichen Leitungstyps wie die Verunreinigungsdotierungsregion 12 und wenn das Potential der Sourceelektrode 18 als V1 angenommen wird und das Potential der Drainelektrode 20 als V2 angenommen wird, dann kann das Potential V des Leiters 46 so eingestellt werden, dass es der Beziehung V1 ≤ V ≤ V2 genügt. Auf diese Weise ist es möglich, einen Stromfluss in die Leiterbahn 46 zu verhindern.
  • Weiterhin kann das Potential V der Leiterbahn 46 auf ein Potential gesetzt werden, das daraus resultiert, dass der Potentialunterschied, welcher durch Widerstandsteilung des Potentialunterschiedes zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 erhalten wird, zu dem Potential der Sourceelektrode 18 addiert wird. In diesem Fall nähert sich das Potential der Leiterbahn 46 dem Potential der Drainanschlussfläche 38 an, was auf wirkungsvollere Weise die elektrische Feldlinienkonzentration in der zweiten Region 52 verringern kann.
  • Die Leiterbahn 46 hat hauptsächlich einen Einfluss auf die Eigenschaft der Isolationsregion 14 zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38. Die Leiterbahn 46 hat nicht einen wesentlichen Einfluss auf die Eigenschaft des n-Typ-Transistors der Halbleitervorrichtung. Es kann jedoch einen geringfügigen Einfluss geben, der daher herrührt, dass eine Streukapazität der Leiterbahn 46 zu der Kapazität des n-Typ-Transistors addiert wird.
  • Zweite Ausführungsform
  • Hier im Folgenden werden lediglich die Konfiguration und die Wirkung einer Halbleitervorrichtung gemäß einer zweiten Ausführungsform, die unterschiedlich gegenüber der ersten Ausführungsform sind, beschrieben. 5 ist eine Draufsicht auf die Halbleitervorrichtung gemäß der zweiten Ausführungsform. Die Leiterbahn 46 ist so vorgesehen, dass sie die Verunreinigungsdotierungsregion 12 umgibt. Dies bedeutet, die Leiterbahn 46 ist entlang des gesamten Pfades von der Sourceelektrode 18 zu der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg vorgesehen.
  • Wie oben beschrieben beinhaltet der Pfad von der Sourceelektrode 18 zu der Drainanschlussfläche 38 bei der Halbleitervorrichtung gemäß der ersten Ausführungsform einen Pfad, bei dem die Leiterbahn 46 nicht vorgesehen ist. Im Gegensatz dazu existiert kein derartiger (Strom)pfad in der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform. Somit ist es möglich, eine hohe Spannungsfestigkeit zwischen der Leiterbahn 46 und der Drainanschlussfläche 38 entlang des gesamten Pfades von der Sourceelektrode 18 zu der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg aufrecht zu erhalten. Deshalb ist es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 auf wirkungsvollere Weise zu verhindern als bei der ersten Ausführungsform ohne einen Leckstrom zu vergrößern.
  • Dritte Ausführungsform
  • Hier im Folgenden werden lediglich die Konfiguration und die Wirkungen einer Halbleitervorrichtung gemäß einer dritten Ausführungsform beschrieben, die unterschiedlich zu der ersten Ausführungsform sind. 6 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß der dritten Ausführungsform. Die Leiterbahn 46 ist mit beiden Enden der Gatezuleitung 32 verbunden und mit der Gateelektrode 16 über die Gatezuleitung 32 verbunden. Somit wird das Potential V der Leiterbahn 46 auf das Potential der Gateelektrode 16 gesetzt.
  • Bei der Halbleitervorrichtung gemäß der ersten Ausführungsform ist die Wirkung der Reduzierung der elektrischen Feldlinienkonzentration in einer ersten Region 50 um so größer, je geringer das Potential ist, auf das die Leiterbahn 46 gesetzt wird. Wenn das Potential V der Leiterbahn 46 so eingestellt ist, dass es bei der ersten Ausführungsform der Beziehung (V2 – BVg2) ≤ V ≤ V2 genügt und wenn eine Stehspannung BVg2 zwischen die Gateelektrode 16 und die Drainelektrode 20 angelegt wird, kann weiterhin das niedrigste Potential, auf das die Leiterbahn 46 gesetzt werden kann, das Potential der Gateelektrode 16 sein. Wenn das Potential V der Leiterbahn 46 auf das Potential der Gateelektrode 16 gesetzt ist, ist es somit möglich, eine Feldlinienkonzentration des elektrischen Feldes in der ersten Region 50 in gleichem Maße zu verhindern wie bei der ersten Ausführungsform, wo solch eine Feldlinienkonzentration auf einen Minimalwert verringert wird.
  • Als ein Ergebnis ist es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 in dem gleichen Maße zu verhindern wie bei der ersten Ausführungsform, wenn dort die größtmögliche Wirkung erhalten wird ohne eine Vergrößerung des Leckstroms.
  • Vierte Ausführungsform
  • Hier im Folgenden werden lediglich Unterschiede der Konfiguration und der Wirkung einer Halbleitervorrichtung gemäß einer vierten Ausführungsform gegenüber der dritten Ausführungsform beschrieben. 7 ist eine Draufsicht auf die Halbleitervorrichtung gemäß der vierten Ausführungsform. Jedes einer Mehrzahl von Paaren, die die Leiterbahn 46 und die Gateelektrode 16 aufweisen, ist einstückig in einer Ringgestalt ausgebildet, so dass es zusammen mit der Gatezuleitung 32 eine Sourceelektrode 18 umgibt.
  • Ein Pfad zwischen einer Sourceelektrode 18 und einer Drainzuleitung 40, nämlich ein Pfad 56 des in 6 gezeigten Spalts, wo die Leiterbahn 46 nicht vorhanden ist, wird somit durch die Leiterbahn 46 versperrt, wie in 7 gezeigt. Dies ermöglicht die Aufrechterhaltung einer hohen Spannungsfestigkeit zwischen der Sourceelektrode 18 und der Drainzuleitung 40 über die Isolationsregion 14 hinweg. Als ein Ergebnis ist es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 auf wirkungsvollere Weise als bei der dritten Ausführungsform zu verhindern ohne ein Ansteigen des Leckstroms.
  • Fünfte Ausführungsform
  • Hier im Folgenden werden lediglich Unterschiede in der Konfiguration und Wirkung einer Halbleitervorrichtung gemäß einer fünften Ausführungsform gegenüber einer Vorrichtung der ersten Ausführungsform beschrieben. 8 ist eine Draufsicht auf die Halbleitervorrichtung gemäß der fünften Ausführungsform. Die Leiterbahn 46 ist mit der Sourceelektrode 18 über die Sourceanschlussfläche 30 verbunden. Deshalb ist das Potential der Leiterbahn 46 auf das Potential der Sourceelektrode 18 gesetzt.
  • Wenn bei der Halbleitervorrichtung gemäß der ersten Ausführungsform das Potential der Leiterbahn 46 auf ein Potential gleich jenem der Sourceelektrode 18 gesetzt ist, ist es möglich, besonders wirkungsvoll die Feldlinienkonzentration des elektrischen Feldes bei der ersten Region 50 zu verringern. Deshalb ist es bei der vorliegenden Ausführungsform möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 in gleichem Ausmaß zu verhindern, indem dies bei der ersten Ausführungsform unter besonders günstigen Umständen geschieht ohne Erhöhung eines Leckstroms.
  • Sechste Ausführungsform
  • Hier im Folgenden werden lediglich Unterschiede der Konfiguration und Wirkung einer Halbleitervorrichtung gemäß einer sechsten Ausführungsform gegenüber jener einer ersten Ausführungsform beschrieben. 9 ist eine Draufsicht auf die Halbleitervorrichtung gemäß der sechsten Ausführungsform.
  • In der Isolationsregion 14 sind ein erster Leiter 58, ein zweiter Leiter 60 und ein dritter Leiter 62 der Reihe nach ausgehend von der Sourceelektrode 18 zu der Drainanschlussfläche 38 hin angeordnet. Die erste Leiterbahn 58 ist ein Metall (erstes Metall), das einen Schottky-Kontakt zu der Isolationsregion 14 herstellt. Die zweite Leiterbahn 60 ist ein Metall, das einen Ohm'schen Kontakt mit der Isolationsregion 14 herstellt, und die dritte Leiterbahn 62 ist ein Metall (zweites Metall), das einen Schottky-Kontakt zu der Isolationsregion 14 herstellt.
  • Wenn zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg ein Strom fließt, bilden die Sourceelektrode 18, die erste Leiterbahn 58, die zweite Leiterbahn 60, die dritte Leiterbahn 62 und die Drainanschlussfläche 38 eine Kaskodenverbindung bzw. Kettenschaltung bzw. Reihenschaltung. Die Spannung zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 wird somit zwischen der Sourceelektrode 18 und der zweiten Leiterbahn 60 und zwischen der zweiten Leiterbahn 60 und der Drainanschlussfläche 38 in gleiche Teile aufgeteilt. Als ein Ergebnis liegt ein elektrisches Feld in Regionen unterhalb der ersten Leiterbahn 58, der zweiten Leiterbahn 60 und der dritten Leiterbahn 62 gleichförmig an.
  • Es ist deshalb möglich, die Feldlinienkonzentration des elektrischen Feldes bei der ersten Region 50 und der zweiten Region 52 zu verringern und eine Feldlinienkonzentration an einer bestimmten Stelle der Isolationsregion 14 zu verhindern. Dies macht es möglich, zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg eine hohe Spannungsfestigkeit auf wirkungsvollere Weise aufrecht zu erhalten als bei der ersten Ausführungsform. Deshalb ist es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 auf wirkungsvollere Weise wie bei der ersten Ausführungsform zu verhindern ohne einen Anstieg des Leckstroms.
  • Der zweite Leiter 60 ist nicht auf ein Metall beschränkt, das einen Ohm'schen zu der Isolationsregion 14 herstellt. Vielmehr kann der zweite Leiter 60 aus einem Halbleiter des gleichen Leitungstyps wie jenem der mit Verunreinigungen dotierten Region 12 bestehen. In diesem Fall kann ebenfalls die gleiche Wirkung erhalten werden.
  • Weiterhin können der erste Leiter 58, der zweite Leiter 60 und der dritte Leiter 62 jeweils Metalle sein, die einen Schottky-Kontakt zu der Isolationsregion 14 herstellen oder alle diese Leiter können Metalle sein, die einen Ohm'schen Kontakt zu der Isolationsregion 14 herstellen. In der Isolationsregion 14 konzentriert sich das Feld auch in diesem Fall an den Regionen unterhalb des ersten Leiters 58, des zweiten Leiters 60 und des dritten Leiters 62. Es ist möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 auf wirkungsvollere Weise wie bei der ersten Ausführungsform zu verhindern, ohne einen Leckstrom zu erhöhen.
  • Siebte Ausführungsform
  • Hier im Folgenden werden lediglich Unterschiede der Konfiguration und der Wirkung einer Halbleitervorrichtung gemäß einer siebten Ausführungsform gegenüber der ersten Ausführungsform beschrieben. 10 ist ein Diagramm, das einen Querschnitt entlang der in 1 gezeigten Linie A-A' der Halbleitervorrichtung gemäß der siebten Ausführungsform darstellt.
  • Der Sourceverdrahtungs-Metallüberzug 26 der Sourceelektrode 18 erstreckt sich seitlich so, dass er näher an der Drainanschlussfläche 38 liegt als der Leiter 46, und bedeckt den Leiter 46 mit der Isolationsschicht 48 dazwischen. Wie oben beschrieben, konzentriert sich bei der ersten Ausführungsform ein elektrisches Feld an einer dritten Region 54 unterhalb des Leiters 46 in der Isolationsregion 14. In der vorliegenden Ausführungsform ist die Konzentration des elektrischen Feldes in der dritten Region 54 verringert aufgrund des Einflusses der an der Sourceelektrode 8, die den Leiter 46 überdeckt, anliegenden Spannung. Deshalb ist es möglich, zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg eine hohe Spannungsfestigkeit auf wirkungsvollere Weise aufrecht zu erhalten wie bei der ersten Ausführungsform. Es ist deshalb möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 auf wirkungsvollere Weise wie bei der ersten Ausführungsform zu verhindern ohne ein Anwachsen des Leckstroms.
  • Achte Ausführungsform
  • Hier im Folgenden werden lediglich Unterschiede der Konfiguration und Wirkung einer Halbleitervorrichtung gemäß einer achten Ausführungsform gegenüber jener einer ersten Ausführungsform beschrieben. 11 ist ein Diagramm, das einen Querschnitt entlang der in 1 gezeigten Linie A-A' für die Halbleitervorrichtung gemäß der achten Ausführungsform zeigt.
  • Der Leiter 46 ist in einer Vertiefung 64 auf der Deckflächenseite der Isolationsregion 14 vorgesehen. Somit erstreckt sich die dritte Region 54 unterhalb des Leiters 46, in der sich das elektrische Feld konzentriert, über einen weiteren Bereich wie bei der ersten Ausführungsform. Die vorliegende Ausführungsform kann die elektrische Feldlinienkonzentration bei der ersten Region 50 und der zweiten Region 52 auf wirkungsvollere Weise verringern wie die erste Ausführungsform. Es ist dadurch möglich, zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg eine hohe Spannungsfestigkeit auf wirkungsvollere Weise aufrecht zu erhalten wie bei der ersten Ausführungsform. Es ist deshalb möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 auf wirkungsvollere Weise zu verhindern wie bei der ersten Ausführungsform, ohne einen Leckstrom zu erhöhen.
  • Neunte Ausführungsform
  • Hier im Folgenden werden lediglich die Unterschiede in der Konfiguration und Wirkung einer Halbleitervorrichtung gemäß einer neunten Ausführungsform gegenüber einer Vorrichtung der achten Ausführungsform beschrieben. 12 ist ein Diagramm, das einen Querschnitt entlang der in 1 gezeigten Linie A-A' für die Halbleitervorrichtung gemäß der neunten Ausführungsform zeigt.
  • Der Leiter 46 hat einen Vorsprung 66, der zu der Seite der Drainanschlussfläche 38 hervorragt. Weiterhin ist der Vorsprung 66 so vorgesehen, dass er von der Isolationsregion 14 getrennt (abgesetzt) ist. Eine elektrische Feldlinienkonzentration in der dritten Region 54 kann aufgrund des Einflusses der an diesem Vorsprung 66 anliegenden Spannung verringert werden. Somit ist es möglich, zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg eine hohe Spannungsfestigkeit auf wirkungsvollere Weise aufrecht zu erhalten wie bei der achten Ausführungsform. Deshalb ist es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 auf wirkungsvollere Weise zu verhindern wie bei der achten Ausführungsform, ohne einen Leckstrom zu erhöhen.
  • Der Leiter 46 kann ebenfalls einen Vorsprung aufweisen, der zu der Seite der Sourceelektrode 18 hin ragt. Eine bessere Wirkung kann auf diese Weise erzielt werden, wenn an den Leiter 46 eine Spannung angelegt wird, welche näher bei jener der Drainanschlussfläche 38 liegt als jener der Sourceelektrode 18.
  • Zehnte Ausführungsform
  • Hier im Folgenden werden lediglich die Unterschiede in der Konfiguration und Wirkung einer Halbleitervorrichtung gemäß einer zehnten Ausführungsform gegenüber einer Vorrichtung der ersten Ausführungsform beschrieben. 13 ist ein Diagramm, das einen Querschnitt entlang der in 1 gezeigten Linie A-A' für die Halbleitervorrichtung gemäß der zehnten Ausführungsform zeigt.
  • Der Leiter 46 ist bei (über) der Isolationsregion 14 mit der Isolationsschicht 48 dazwischen vorgesehen. Dies verringert eine elektrische Feldlinienkonzentration in der dritten Region 54. Dies ermöglicht eine Verhinderung des Auftretens eines elektrischen Durchbruchs in der Isolationsregion 14 aufgrund der elektrischen Feldlinienkonzentration in der dritten Region 54. Es ist deshalb möglich, zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg eine hohe Spannungsfestigkeit auf wirkungsvollere Weise aufrecht zu erhalten wie bei der ersten Ausführungsform. Deshalb ist es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 auf wirkungsvollere Weise zu verhindern wie bei der ersten Ausführungsform, ohne einen Leckstrom zu erhöhen.
  • Elfte Ausführungsform
  • Hier im Folgenden werden lediglich die Unterschiede der Konfiguration einer Halbleitervorrichtung gemäß einer elften Ausführungsform gegenüber einer Vorrichtung der ersten Ausführungsform beschrieben. 14 ist eine Draufsicht auf die Halbleitervorrichtung gemäß der elften Ausführungsform. 15 ist ein Diagramm, das einen Querschnitt der Halbleitervorrichtung entlang einer in 1 gezeigten Linie C-C' darstellt.
  • Unterschiedlich zu der Halbleitervorrichtung gemäß der ersten Ausführungsform ist über der Isolationsregion 14 nicht der Leiter 46 zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 vorgesehen. Eine Halbleiterregion 68 ist zwischen der mit Verunreinigungen dotierten Region 12 und der Isolationsregion 14 so vorgesehen, dass sie an der Deckflächenseite des halbisolierenden GaAs-Substrats 10 die mit Verunreinigungen dotierte Region 12 umgibt. Die Halbleiterregion 68 ist an einer Position zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 vorgesehen. Weiterhin hat die Halbleiterregion 68 den gleichen Leitungstyp wie die mit Verunreinigungen dotierte Region 12 und weist eine Verunreinigungskonzentration auf, die 1/10 jener der mit Verunreinigungen dotierten Region 12 entspricht. Somit ist die Halbleiterregion 68 auf ein Potential gesetzt, das höher als jenes der Sourceelektrode 18 ist und niedriger als jenes der Drainanschlussfläche 38 ist.
  • Hier im Folgenden wird die Wirkung der elften Ausführungsform im Vergleich zu dem vorstehend erwähnten Vergleichsbeispiel beschrieben.
  • Bei der Halbleitervorrichtung gemäß dem Vergleichsbeispiel ist die Halbleiterregion 68 nicht zwischen der mit Verunreinigungen dotierten Region 12 und der Isolationsregion 14 vorhanden, wie in 4 gezeigt. Die elektrischen Feldlinien konzentrieren sich bei der ersten Region 50 und der zweiten Region 52 in der Isolationsregion 14. Demgegenüber wird bei der Halbleitervorrichtung gemäß der vorliegenden Ausführungsform die Halbleiterregion 68 auf ein Potential gesetzt, das höher ist als das Potential der Sourceelektrode 18 und niedriger ist als das Potential der Drainanschlussfläche 38. Deshalb wird die in dem Vergleichsbeispiel an der ersten Region 50 anliegende Spannung in zwei Teile aufgeteilt: eine vierte Region 70 der Halbleiterregion 68 benachbart zu der mit Verunreinigungen dotierten Region 12 und eine fünfte Region 72 der Isolationsregion 14 benachbart zu der Halbleiterregion 68.
  • Deshalb ist es möglich, die elektrische Feldlinienkonzentration in der Isolationsregion 14 zu verringern. Es ist möglich, zwischen der Sourceelektrode 18 und der Drainanschlussfläche 38 über die Isolationsregion 14 hinweg eine höhere Stehspannung aufrecht zu erhalten im Vergleich zu der Stehspannung zwischen der Sourceeleketrode 18 und der Drainelektrode 20 über die mit Verunreinigungen dotierte Region 12 hinweg. Wie oben beschrieben, ist es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 zu verhindern ohne einen Leckstrom zu erhöhen.
  • Zwölfte Ausführungsform
  • Hier im Folgenden wird die Konfiguration einer Halbleitervorrichtung gemäß einer zwölften Ausführungsform beschrieben. 16 ist eine Draufsicht auf die Halbleitervorrichtung gemäß der zwölften Ausführungsform.
  • Ein erster n-Typ-Transistor (erstes Element) 80 und ein zweiter n-Typ-Transistor (zweites Element) 82 sind unmittelbar auf dem halbisolierenden GaAs-Substrat 10 vorgesehen. Die Isolationsregion 14, die den ersten n-Typ-Transistor 80 von dem zweiten n-Typ-Transistor 82 elektrisch trennt, ist auf der Deckflächenseite des halbisolierenden GaAs-Substrats 10 mittels Ioneneinbringung (beispielsweise Ionenimplantation) ausgebildet.
  • Der erste n-Typ-Transistor 80 beinhaltet eine erste mit Verunreinigungen dotierte Region 84, eine erste Gateelektrode 86, eine erste Sourceelektrode 88 und eine erste Drainelektrode 90, die auf der Deckflächenseite des halbisolierenden GaAs-Substrats 10 ausgebildet sind. Weiterhin beinhaltet der erste n-Typ-Transistor 80 eine erste Gateanschlussfläche 92, eine erste Sourceanschlussfläche 94 und eine erste Drainanschlussfläche 96.
  • Die erste Gateelektrode 86 ist direkt auf der ersten mit Verunreinigungen dotierten Region 84 ausgebildet. Die erste Sourceelektrode 88 und die erste Drainelektrode 90 sind direkt auf der ersten mit Verunreinigungen dotierten Region 84 so ausgebildet, dass die erste Gateelektrode 86 zwischen sie gefügt ist. Die erste Gateanschlussfläche 92, die erste Sourceanschlussfläche 94 und die erste Drainanschlussfläche 96 sind direkt auf der Isolationsregion 14 ausgebildet. Die erste Gateelektrode 86, die erste Sourceelektrode 88 und die erste Drainelektrode 90 sind mit der ersten Gateanschlussfläche 92, der ersten Sourceanschlussfläche 94 bzw. der ersten Drainanschlussfläche 96 verbunden.
  • Weiterhin beinhaltet der zweite n-Typ-Transistor 82 eine zweite mit Verunreinigungen dotierte Region 98, eine zweite Gateelektrode 100, eine zweite Sourceelektrode 102 und eine zweite Drainelektrode 104, die auf der Deckflächenseite des halbisolierenden GaAs-Substrats 10 vorhanden sind. Weiterhin beinhaltet der zweite n-Typ-Transistor 82 eine zweite Gateanschlussfläche 106, eine zweite Sourceanschlussfläche 108 und eine zweite Drainanschlussfläche 110.
  • Die zweite Gateelektrode 100 ist direkt auf der zweiten mit Verunreinigungen dotierten Region 98 ausgebildet. Die zweite Sourceelektrode 102 und die zweite Drainelektrode 104 sind direkt auf der zweiten mit Verunreinigungen dotierten Region 98 so vorgesehen, dass die zweite Gateelektrode 100 zwischen sie gefügt ist. Die zweite Gateanschlussfläche 106, die zweite Sourceanschlussfläche 108 und die zweite Drainanschlussfläche 110 sind direkt auf der Isolationsregion 14 ausgebildet. Die zweite Gateelektrode 100, die zweite Sourceelektrode 102 und die zweite Drainelektrode 104 sind mit der zweiten Gateanschlussfläche 106, der zweiten Sourceanschlussfläche 108 bzw. der zweiten Drainanschlussfläche 110 verbunden.
  • Weiterhin ist der Leiter 46 zwischen dem ersten n-Typ-Transistor 80 und dem zweiten n-Typ-Transistor 82 in der Isolationsregion 14 ausgebildet. Der Leiter 46 ist zwischen der ersten Drainelektrode 90 oder der ersten Drainanschlussfläche 96 und der zweiten Sourceelektrode 102 oder der zweiten Sourceanschlussfläche 108 ausgebildet.
  • Wenn der erste n-Typ-Transistor 80 und der zweite n-Typ-Transistor 82 als Verstärkungselemente betrieben werden, dann sind die erste Sourceanschlussfläche 94 und die zweite Sourceanschlussfläche 108 mit Masse verbunden. Weiterhin wird der ersten Gateanschlussfläche 92 und der zweiten Gateanschlussfläche 106 eine negative Gleichspannung zugeführt. Eine positive Gleichspannung wird der ersten Drainanschlussfläche 96 und der zweiten Drainanschlussfläche 110 zugeführt. In diesem Zustand wird der ersten Gateanschlussfläche 92 und der zweiten Gateanschlussfläche 106 ein HF-Signal eingegeben und von der ersten Drainanschlussfläche 96 und der zweiten Drainanschlussfläche 110 wird ein verstärktes HF-Signal ausgegeben.
  • Wie oben beschrieben, ist der Leiter 46 zwischen der ersten Drainelektrode 90 und der ersten Drainanschlussfläche 96 einerseits, sowie der zweiten Sourceelektrode 102 und der zweiten Sourceanschlussfläche 108 andererseits ausgebildet. Dadurch wird zwischen der zweiten Sourceelektrode 102 und der zweiten Sourceanschlussfläche 108 einerseits sowie dem Leiter 46 andererseits eine Spannung angelegt, die kleiner oder gleich der Spannung ist, die zwischen der zweiten Sourceelektrode 102 und der zweiten Sourceanschlussfläche 108 einerseits sowie der ersten Drainelektrode 90 und der ersten Drainanschlussfläche 96 andererseits anliegt.
  • Auf diese Weise konzentriert sich das elektrische Feld auf die Region unterhalb des Leiters 46 in der Isolationsregion 14. Deshalb ist es möglich, die elektrische Feldlinienkonzentration in dem Bereich benachbart zu der ersten Drainelektrode 90, der ersten Drainanschlussfläche 96, der zweiten Sourceelektrode 102 und der zweiten Sourceanschlussfläche 108 in der Isolationsregion 14 zu verringern. Deshalb ist es möglich, zwischen der zweiten Sourceelektrode 102 und der zweiten Sourceanschlussfläche 108 einerseits sowie der ersten Drainelektrode 90 und der ersten Drainanschlussfläche 96 andererseits über die Isolationsregion 14 hinweg eine hohe Spannungsfestigkeit aufrecht zu erhalten.
  • Wie oben beschrieben ist es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 zu verhindern ohne den Leckstrom zu erhöhen. Weiterhin ist es möglich, eine Mehrzahl von benachbarten Transistoren so anzuordnen, dass sie wie der erste n-Typ-Transistor 80 und der zweite n-Typ-Transistor 82 nahe beieinander sind. Somit kann die Größe der Halbleitervorrichtung verringert werden.
  • Ein Abwandlungsbeispiel der vorliegenden Ausführungsform wird nun beschrieben. 17 bis 23 sind Draufsichten auf die Halbleitervorrichtungen gemäß den Abwandlungsbeispielen der zwölften Ausführungsform.
  • Bei dem in 17 gezeigten Abwandlungsbeispiel ist der Leiter 46 so angeordnet, dass er den ersten n-Typ-Transistor 80 umgibt. Der Leiter 46 bzw. die Leiterbahn 46 ist entlang des gesamten Pfades von der zweiten Sourceelektrode 102 und der zweiten Sourceanschlussfläche 108 einerseits zu der ersten Drainelektrode 90 und der ersten Drainanschlussfläche 96 andererseits über die Isolationsregion 14 hinweg angeordnet. Dadurch kann eine bessere Wirkung erzielt werden.
  • In dem in 18 gezeigten Abwandlungsbeispiel ist ein Widerstandselement 112 direkt auf dem halbisolierenden GaAs-Substrat 10 anstelle des zweiten n-Typ-Transistors 82 vorgesehen. Der Leiter 46 ist zwischen dem ersten n-Typ-Transistor 80 und dem Widerstandselement 112 in der Isolationsregion 14 angeordnet. Dies ermöglicht in der Isolationsregion 14 die Verringerung der elektrischen Feldlinienkonzentration in der Region benachbart zu der ersten Drainelektrode 90, der ersten Drainanschlussfläche 96 und dem Widerstandselement 112. Dadurch ist es möglich, zwischen der ersten Drainelektrode 90 und der ersten Drainanschlussfläche 96 einerseits und dem Widerstandselement 112 andererseits eine hohe Spannungsfestigkeit über die Isolationsregion 14 hinweg aufrecht zu erhalten. Dadurch kann eine ähnliche Wirkung erhalten werden.
  • In einem in 19 gezeigten Abwandlungsbeispiel ist ein Durchgangsloch 114 direkt auf dem halbisolierenden GaAs-Substrat 10 anstelle des zweiten n-Typ-Transistors 82 angeordnet. Der Leiter 46 ist zwischen dem ersten n-Typ-Transistor 80 und dem Durchgangsloch 114 in der Isolationsregion 14 vorgesehen. Dies ermöglicht in der Isolationsregion 14 eine Verringerung der elektrischen Feldlinienkonzentration in der Region benachbart zu der ersten Drainelektrode 90, der ersten Drainanschlusssfläche 96 und dem Durchgangsloch 114. Deshalb ist es möglich, zwischen der ersten Drainelektrode 90 und der ersten Drainanschlussfläche 96 einerseits und dem Durchgangsloch 114 andererseits über die Isolationsregion 14 hinweg eine hohe Spannungsfestigkeit aufrecht zu erhalten. Dadurch kann eine ähnliche Wirkung erzielt werden.
  • In einem in 20 gezeigten Abwandlungsbeispiel ist anstelle des zweiten n-Typ-Transistors 82 ein MIM-Kondensator 116 direkt auf dem halbisolierenden GaAs-Substrat 10 angeordnet. Der Leiter 46 ist in der Isolationsregion 14 zwischen dem ersten n-Typ-Transistor 80 und dem MIM-Kondensator 116 angeordnet. Dies ermöglicht in der Isolationsregion 14 eine Verringerung der elektrischen Feldlinienkonzentration in der Region benachbart zu der ersten Drainelektrode 90, der ersten Drainanschlussfläche 96 und dem MIM-Kondensator 116. Es ist dadurch möglich, zwischen der ersten Drainelektrode 90 und der ersten Drainanschlussfläche 96 einerseits und dem MIM-Kondensator 116 andererseits über die Isolationsregion 14 hinweg eine hohe Spannungsfestigkeit aufrecht zu erhalten. Deshalb kann eine ähnliche Wirkung erzielt werden.
  • In einem in 21 gezeigten Abwandlungsbeispiel ist eine dritte Drainanschlussfläche 118 direkt auf dem halbisolierenden GaAs-Substrat 10 außerhalb des ersten n-Typ-Tansistors 80 vorgesehen. Die dritte Drainanschlussfläche 118 ist mit der ersten Drainanschlussfläche 96 verbunden. Das Widerstandselement 112 ist direkt auf dem halbisolierenden GaAs-Substrat 10 angeordnet. Der Leiter 46 ist zwischen der dritten Drainanschlussfläche 118 und dem Widerstandselement 112 in der Isolationsregion 14 angeordnet. Dies ermöglicht die Aufrechterhaltung einer hohen Spannungsfestigkeit zwischen der dritten Drainanschlussfläche 118 und dem Widerstandselement 112 über die Isolationsregion 14 hinweg. Dadurch kann eine ähnliche Wirkung erzielt werden.
  • In einem in 22 gezeigten Abwandlungsbeispiel ist die dritte Drainanschlussfläche 118 direkt auf dem halbisolierenden GaAs-Substrat 10 außerhalb des ersten n-Typ-Transistors 80 angeordnet. Die dritte Drainanschlussfläche 118 ist mit der ersten Drainanschlussfläche 96 verbunden. Das Durchgangsloch 114 ist direkt auf dem halbisolierenden GaAs-Substrat 10 vorgesehen. Der Leiter 46 ist zwischen der dritten Drainanschlussfläche 118 und dem Durchgangsloch 114 in der Isolationsregion 14 vorgesehen. Dies ermöglicht die Aufrechterhaltung einer hohen Spannungsfestigkeit zwischen der dritten Drainanschlussfläche 118 und dem Durchgangsloch 114 über die Isolationsregion 14 hinweg. Dadurch kann eine ähnliche Wirkung erzielt werden.
  • In einem in 23 gezeigten Abwandlungsbeispiel ist die dritte Drainanschlussfläche 118 direkt auf dem halbisolierenden GaAs-Substrat 10 außerhalb des ersten n-Typ-Transistors 80 angeordnet. Die dritte Drainanschlussfläche 118 ist mit der ersten Drainanschlussfläche 96 verbunden. Der MIM-Kondensator 116 ist direkt auf dem halbisolierenden GaAs-Substrat 10 angeordnet. Der Leiter 46 ist zwischen der dritten Drainanschlussfläche 118 und dem MIM-Kondensator 116 in der Isolationsregion 14 vorgesehen. Dies ermöglicht die Aufrechterhaltung einer hohen Spannungsfestigkeit zwischen der dritten Drainanschlussfläche 118 und dem MIM-Kondensator 116 über die Isolationsregion 14 hinweg. Dadurch kann eine ähnliche Wirkung erzielt werden.
  • Als weiteres Ausführungsbeispiel ist eine Halbleitervorrichtung mit einem Widerstandselement oder MIM-Kondensator, die direkt auf dem halbisolierenden GaAs-Substrat 10 anstelle des ersten n-Typ-Transistors 80 angeordnet sind, möglich (nicht gezeigt). Bei diesem Abwandlungsbeispiel ist der Leiter 46 zwischen dem Widerstandselement oder MIM-Kondensator und dem zweiten n-Typ-Transistor 82 in der Isolationsregion 14 angeordnet. Dies ermöglicht die Verringerung einer elektrischen Feldlinienkonzentration in dem Bereich benachbart zu dem Widerstandselement oder MIM-Kondensator, der zweiten Sourceelektrode 102 und der zweiten Sourceanschlussfläche 108. Es ist daher möglich, eine hohe Spannungsfestigkeit zwischen dem Widerstandselement oder MIM-Kondensator einerseits und der zweiten Sourceelektrode 102 und der zweiten Sourceanschlussfläche 108 andererseits über die Isolationsregion 14 hinweg aufrecht zu erhalten. Dadurch kann eine ähnliche Wirkung erzielt werden.
  • Als ein weiteres Abwandlungsbeispiel ist eine Halbleitervorrichtung denkbar, bei der ein erstes Widerstandselement oder ein erster MIM-Kondensator direkt auf dem halbisolierenden GaAs-Substrat 10 anstelle des ersten n-Typ-Transistors 80 vorgesehen ist, und ein zweites Widerstandselement oder ein zweiter MIM-Kondensator direkt auf dem halbisolierenden GaAs-Substrat 10 anstelle des zweiten n-Typ-Transistors 82 vorgesehen ist (nicht gezeigt). Bei diesem Abwandlungsbeispiel ist der Leiter 46 zwischen dem ersten Widerstandselement oder dem ersten MIM-Kondensator einerseits und dem zweiten Widerstandselement oder dem zweiten MIM-Kondensator andererseits in der Isolationsregion 14 vorgesehen. Dies macht es möglich, eine elektrische Feldlinienkonzentration in der Region benachbart zu dem ersten Widerstandselement oder ersten MIM-Kondensator einerseits und der Region benachbart dem zweiten Widerstandselement oder zweiten MIM-Kondensator andererseits zu verringern. Dadurch ist es möglich, zwischen dem ersten Widerstandselement oder dem ersten MIM-Kondensator auf der einen Seite und dem zweiten Widerstandselement oder zweiten MIM-Kondensator auf der anderen Seite über die Isolationsregion 14 hinweg eine hohe Spannungsfestigkeit aufrecht zu erhalten. Dadurch kann eine ähnliche Wirkung erzielt werden. Weiterhin kann bei diesem Abwandlungsbeispiel ein Durchgangsloch ebenfalls direkt auf dem halbisolierenden GaAs-Substrat 10 anstelle des zweiten Widerstandselements oder des zweiten MIM-Kondensators vorgesehen sein. Eine ähnliche Wirkung kann dadurch erzielt werden.
  • Dreizehnte Ausführungsform
  • Hier im Folgenden werden lediglich Unterschiede der Konfiguration und Wirkung einer Halbleitervorrichtung gemäß einer dreizehnten Ausführungsform gegenüber der zwölften Ausführungsform beschrieben. 24 ist eine Draufsicht auf die Halbleitervorrichtung gemäß der dreizehnten Ausführungsform. Der Leiter 46 ist so vorgesehen, dass er mit der ersten Gateelektrode 86 über die Gatezuleitung 32 verbunden ist. Deshalb wird das Potential V des Leiters 46 auf das Potential der Gateelektrode 16 gesetzt und kann niedriger gewählt werden als jenes bei der zwölften Ausführungsform.
  • Je niedriger das Potential des Leiters 46 gewählt ist, desto größer ist die Wirkung der Verringerung einer elektrischen Feldlinienkonzentration in der Region benachbart zu einer zweiten Sourceelektrode 102 und einer zweiten Sourceanschlussfläche 108 in der Isolationsregion 14. Deshalb ist es möglich, zwischen der zweiten Sourceelektrode 102 und der zweiten Sourceanschlussfläche 108 auf der einen Seite, und der ersten Drainelektrode 90 und der ersten Drainanschlussfläche 96 auf der anderen Seite über die Isolationsregion 14 hinweg in höherem Ausmaß als bei der zwölften Ausführungsform eine hohe Spannungsfestigkeit aufrecht zu erhalten. Deshalb ist es möglich, das Auftreten eines Durchbruchs in der Isolationsregion 14 ohne Erhöhung eines Leckstroms wirkungsvoller zu verhindern wie bei der zwölften Ausführungsform. Weiterhin ist es möglich, eine Mehrzahl von benachbarten Transistoren näher beieinander anzuordnen wie bei der zwölften Ausführungsform. Dadurch ist es möglich, die Größe der Halbleitervorrichtung geringer zu gestalten wie bei der zwölften Ausführungsform.
  • 25 ist eine Draufsicht auf eine Halbleitervorrichtung gemäß einem Abwandlungsbeispiel der dreizehnten Ausführungsform. Der Leiter 46 ist mit dem Widerstandselement 112 versehen und der Leiter 46 ist mit der ersten Gateelektrode 86 über das Widerstandselement 112 verbunden. Auf diese Weise ist es möglich, die Eingabe eines HF-Signals, das der ersten Gateanschlussfläche 92 zugeführt wird, in den Leiter 46 zu verhindern. Wenn der erste n-Typ-Transistor 80 bei einer hohen Frequenz arbeitet, wird dadurch die Spannung des Leiters 46 konstant gehalten. Deshalb ist es möglich, eine hohe Spannungsfestigkeit zwischen der zweiten Sourceelektrode 102 und der zweiten Sourceanschlussfläche 108 auf der einen Seite sowie der ersten Drainelektrode 90 und der ersten Drainanschlussfläche 96 auf der anderen Seite über die Isolationsregion 14 hinweg in stabilerer Weise aufrecht zu erhalten als bei der zwölften Ausführungsform. Weiterhin kann bei diesem Abwandlungsbeispiel eine ähnliche Wirkung erzielt werden, sogar wenn anstelle des Widerstandselementes 112 eine Induktivität bzw. Spule vorhanden ist.
  • Es sollte abschließend bemerkt werden, dass in der vorliegenden Beschreibung die Formulierung 'in der Isolationsregion' in der Regel eine Position in oder über der Isolationsregion bei Draufsicht (Blickrichtung senkrecht zur Wafer- bzw. Chipebene) auf die Isolationsregion bezeichnet.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 8-330332 [0002]

Claims (30)

  1. Halbleitervorrichtung mit: einem Halbleitersubstrat (10), einer mit Verunreinigungen dotierten Region (12) auf einer Deckfläche des Halbleitersubstrats (10), einer Isolationsregion (14), die um die mit Verunreinigungen dotierte Region (12) herum auf der Deckflächenseite des Halbleitersubstrates (10) mittels Ioneneinbringung ausgebildet ist, einer Gateelektrode (16) auf der mit Verunreinigungen dotierten Region (12), einer ersten Elektrode (18) und einer zweiten Elektrode (20), die auf der mit Verunreinigungen dotierten Region (12) so vorgesehen sind, dass die Gateelektrode (16) zwischen sie gefügt ist, einer ersten Anschlussfläche (28), die auf der Isolationsregion (14) angeordnet ist und mit der Gateelektrode (16) verbunden ist, einer zweiten Anschlussfläche (38), die so angeordnet ist, dass sie auf der Isolationsregion (14) der ersten Anschlussfläche (28) mit der mit Verunreinigungen dotierten Region (12) dazwischen gegenüberliegt und mit der zweiten Elektrode (20) verbunden ist, und einem Leiter (46), der zwischen der ersten Elektrode (18) und der zweiten Anschlussfläche (38) auf der Isolationsregion (14) vorhanden ist.
  2. Halbleitervorrichtung nach Anspruch 1, bei der der Leiter (46) ein Metall ist, das einen Schottky-Kontakt zu der Isolationsregion (14) herstellt.
  3. Halbleitervorrichtung nach Anspruch 1, bei der der Leiter (46) ein Metall ist, das einen Ohm'schen Kontakt zu der Isolationsregion (14) herstellt.
  4. Halbleitervorrichtung nach Anspruch 1, bei der der Leiter (46) ein Halbleiter des gleichen Leitungstyp wie die mit Verunreinigungen dotierte Region (12) ist.
  5. Halbleitervorrichtung nach Anspruch 2, bei der das Potential der zweiten Elektrode (20) V2 ist, die Stehspannung zwischen der Gateelektrode (16) und der zweiten Elektrode (20) BVg2 ist und das Potential V des Leiters (46) so eingestellt ist, dass es der Beziehung (V2 – BVg2) ≤ V ≤ V2 genügt.
  6. Halbleitervorrichtung nach Anspruch 3 oder 4, bei der das Potential der ersten Elektrode (18) V1 ist, das Potential der zweiten Elektrode (20) V2 ist und das Potential V des Leiters (46) so eingestellt ist, dass es der Beziehung V1 ≤ V ≤ V2 genügt.
  7. Halbleitervorrichtung nach einem der Ansprüche 2 bis 4, bei der das Potential des Leiters (46) auf ein Potential gesetzt ist, das aus einer Addition der Potentialdifferenz, die erhalten wird durch Widerstandsteilung der Potentialdifferenz zwischen der ersten Elektrode (18) und der zweiten Anschlussfläche (38) und des Potentials der ersten Elektrode (18) erhalten wird.
  8. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, bei der der Leiter (46) die mit Verunreinigungen dotierte Region (12) umschließt.
  9. Halbleitervorrichtung nach einem der Ansprüche 1 bis 7, die weiterhin eine dritte Anschlussfläche aufweist, welche mit Bezug auf die mit Verunreinigungen dotierte Region (12) auf der Isolationsregion (14) auf der gleichen Seite angeordnet ist, auf der die erste Anschlussfläche (28) angeordnet ist, wobei der Leiter (46) in einer U-Gestalt mit einer Öffnung auf der gleichen Seite wie der Seite, auf der die erste Anschlussfläche (28) bezüglich der mit Verunreinigungen dotierten Region (12) vorgesehen ist, so dass die mit Verunreinigungen dotierte Region (12), die erste Anschlussfläche (28) und die dritte Anschlussfläche sandwichartig zwischen ihn gefügt sind.
  10. Halbleitervorrichtung nach Anspruch 2, bei der der Leiter (46) mit der Gateelektrode (16) verbunden ist.
  11. Halbleitervorrichtung nach Anspruch 10, bei der der Leiter (46) und die Gateelektrode (16) einstückig in einer Ringgestalt ausgebildet sind, so dass sie die erste Elektrode (18) umschließen.
  12. Halbleitervorrichtung nach Anspruch 2, bei der der Leiter (46) mit der ersten Elektrode (18) verbunden ist.
  13. Halbleitervorrichtung nach Anspruch 1, bei der der Leiter (46) eine Mehrzahl von Leitern beinhaltet, die der Reihe nach ausgehend von der ersten Elektrode (18) zu der zweiten Anschlussfläche (38) hin angeordnet sind.
  14. Halbleitervorrichtung nach Anspruch 13, bei der die Mehrzahl von Leitern einen ersten Leiter (58), einen zweiten Leiter (60) und einen dritten Leiter (62) beinhaltet, die der Reihe nach von der ersten Elektrode (18) ausgehend zu der zweiten Anschlussfläche (38) hin angeordnet sind, bei der der erste Leiter (58) ein Metall ist, das einen Schottky-Kontakt zu der Isolationsregion (14) herstellt, bei der der zweite Leiter (60) ein Metall ist, das einen Ohm'schen Kontakt zu der Isolationsregion (14) herstellt, oder ein Halbleiter des gleichen Leitungstyps wie die mit Verunreinigungen dotierte Region (12), und bei der der dritte Leiter (62) ein Metall ist, das einen Schottky-Kontakt zu der Isolationsregion (14) herstellt.
  15. Halbleitervorrichtung nach einem der Ansprüche 1 bis 14, die weiterhin eine Isolationsschicht (48) aufweist, welche so angeordnet ist, dass sie auf der Isolationsregion (14) den Halbleiter (46) bedeckt, wobei die erste Elektrode (18) den Leiter (46) mit der Isolationsschicht (48) dazwischen bedeckt.
  16. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, bei der der Leiter (46) in einer Vertiefung (64) auf einer Deckflächenseite der Isolationsregion (14) vorgesehen ist.
  17. Halbleitervorrichtung nach einem der Ansprüche 1 bis 16, bei der der Leiter (46) einen Vorsprung (66) aufweist, der zu der Seite der zweiten Anschlussfläche (38) hin oder zu der Seite der ersten Elektrode (18) hin ragt und so angeordnet ist, dass er von der Isolationsregion (14) getrennt ist.
  18. Halbleitervorrichtung nach einem der Ansprüche 1 bis 15, die weiterhin eine Isolationsschicht (48) auf. der Isolationsregion (14) aufweist, wobei der Leiter (46) auf der Isolationsregion (14) mit der Isolationsschicht (48) dazwischen angeordnet ist.
  19. Halbleitervorrichtung mit: einem Halbleitersubstrat (10), einer mit Verunreinigungen dotierten Region (12) auf einer Deckfläche des Halbleitersubstrats (10), einer Isolationsregion (14), die um die mit Verunreinigungen dotierte Region (12) auf der Deckflächenseite des Halbleitersubstrats (10) mittels Ioneneinbringung ausgebildet ist, einer Gateelektrode (16) auf der mit Verunreinigungen dotierten Region (12), einer ersten Elektrode (18) und einer zweiten Elektrode (20), die auf der mit Verunreinigungen dotierten Region (12) so angeordnet sind, dass die Gateelektrode (16) zwischen sie gefügt ist, einer ersten Anschlussfläche (28), die auf der Isolationsregion (14) vorgesehen ist und mit der Gateelektrode (16) verbunden ist, einer zweiten Anschlussfläche (38), die so angeordnet ist, dass sie auf der Isolationsregion (14) der ersten Anschlussfläche (28) mit der mit Verunreinigungen dotierten Region (12) dazwischen gegenüberliegt und mit der zweiten Elektrode (20) verbunden ist, und einer Halbleiterregion (68), die zwischen der mit Verunreinigungen dotierten Region (12) und der Isolationsregion (14) an einer Position angeordnet ist, die auf der Deckflächenseite des Halbleitersubstrats (10) zwischen die erste Elektrode (18) und die zweite Anschlussfläche (38) gefügt ist, wobei die Halbleiterregion (68) den gleichen Leitungstyp wie die mit Verunreinigungen dotierte Region (12) aufweist und eine Verunreinigungskonzentration aufweist, die 1/10 der Verunreinigungskonzentration der mit Verunreinigungen dotierten Region (12) beträgt.
  20. Halbleitervorrichtung mit: einem Halbleitersubstrat (10), einem ersten Element (80) und einem zweiten Element (82), die direkt auf dem Halbleitersubstrat (10) vorgesehen sind, einer Isolationsregion (14), die auf einer Deckflächenseite des Halbleitersubstrats (10) mittels Ioneneinbringung ausgebildet ist und elektrisch das erste Element (80) und das zweite Element (82) trennt, und einem Leiter (46), der zwischen dem ersten Element (80) und dem zweiten Element (82) auf der Isolationsregion (14) vorgesehen ist.
  21. Halbleitervorrichtung nach Anspruch 20, bei der das erste Element (80) ein erster Transistor (80) ist, wobei der erste Transistor (80) beinhaltet: eine erste mit Verunreinigungen dotierte Region (84), die auf einer Deckflächenseite des Halbleitersubstrats (10) vorgesehen ist, eine erste Gateelektrode (86), die direkt auf der ersten mit Verunreinigungen dotierten Region (84) vorgesehen ist, eine erste Sourceelektrode (88) und eine erste Drainelektrode (90), die direkt auf der ersten mit Verunreinigungen dotierten Region (84) vorgesehen sind, so dass die erste Gateelektrode (86) zwischen sie gefügt ist, und eine Drainanschlussfläche (96), die direkt auf der Isolationsregion (14) angeordnet ist und mit der ersten Drainelektrode (90) verbunden ist, wobei der Leiter (46) zwischen der ersten Drainelektrode (90) oder der Drainanschlussfläche (96) und dem zweiten Element (82) angeordnet ist.
  22. Halbleitervorrichtung nach Anspruch 21, bei der das zweite Element (82) ein zweiter Transistor (82) ist, wobei der zweite Transistor (82) beinhaltet: eine zweite mit Verunreinigungen dotierte Region (98), die auf der Deckflächenseite des Halbleitersubstrats (10) angeordnet ist, eine zweite Gateelektrode (100), die direkt auf der zweiten mit Verunreinigungen dotierten Region (98) angeordnet ist, eine zweite Sourceelektrode (102) und eine zweite Drainelektrode (104), die direkt auf der zweiten mit Verunreinigungen dotierten Region (98) so vorgesehen sind, dass die zweite Gateelektrode (100) zwischen sie gefügt ist, und eine Sourceanschlussfläche (108), die direkt auf der Isolationsregion (14) angeordnet ist und mit der zweiten Sourceelektrode (102) verbunden ist, wobei der Leiter (46) zwischen der ersten Drainelektrode (90) oder der Drainanschlussfläche (96) und der zweiten Sourceelektrode (102) oder der Sourceanschlussfläche (108) angeordnet ist.
  23. Halbleitervorrichtung nach Anspruch 21, bei der das zweite Element (82) ein Widerstand (112) oder ein MIM (116) ist.
  24. Halbleitervorrichtung nach einem der Ansprüche 20 bis 23, bei der der Leiter (46) mit der ersten Gateelektrode (86) verbunden ist.
  25. Halbleitervorrichtung nach Anspruch 24, bei der der Leiter (46) mit der ersten Gateelektrode (86) über einen Widerstand oder eine Induktivität verbunden ist.
  26. Halbleitervorrichtung nach Anspruch 20, bei der das erste Element (80) ein erster Transistor (80) ist, wobei der erste Transistor (80) beinhaltet: eine erste mit Verunreinigungen dotierte Region (84), die auf der Deckflächenseite des Halbleitersubstrats (10) vorgesehen ist, eine erste Gateelektrode (86), die direkt auf der ersten mit Verunreinigungen dotierten Region (84) angeordnet ist, eine erste Sourceelektrode (88) und eine erste Drainelektrode (90), die direkt auf der ersten mit Verunreinigungen dotierten Region (84) so vorgesehen sind, dass die erste Gateelektrode (86) zwischen sie gefügt ist, und eine Sourceanschlussfläche (94), die direkt auf der Isolationsregion (14) angeordnet ist und mit der ersten Sourceeleketrode (88) verbunden ist, wobei das zweite Element (82) ein Widerstand (112) oder ein MIM (116) ist und der Leiter (46) zwischen der ersten Sourceelektrode (88) oder der Sourceanschlussfläche (94) und dem Widerstand (112) oder dem MIM (116) vorhanden ist.
  27. Halbleitervorrichtung nach Anspruch 20, bei der das erste Element (80) ein Widerstand oder ein MIM ist und das zweite Element (82) ein Widerstand oder ein MIM ist.
  28. Halbleitervorrichtung mit: einem Halbleitersubstrat (10), einem Element (80), das direkt auf dem Halbleitersubstrat (10) angeordnet ist, einem Durchgangsloch (114), das direkt auf dem Halbleitersubstrat (10) angeordnet ist, einer Isolationsregion (14), die auf einer Deckflächenseite des Halbleitersubstrats (10) mittels Ioneneinbringung ausgebildet ist und elektrisch das Element (80) und das Durchgangsloch (114) trennt, und einem Leiter (46), der zwischen dem Element (80) und dem Durchgangsloch (114) auf der Isolationsregion (14) angeordnet ist.
  29. Halbleitervorrichtung nach Anspruch 28, bei der das Element (80) ein Transistor (80) ist, wobei der Transistor (80) beinhaltet: eine mit Verunreinigungen dotierte Region (12), die auf der Deckflächenseite des Halbleitersubstrats (10) angeordnet ist, eine direkt auf der mit Verunreinigungen dotierten Region (12) angeordnete Gateelektrode (86), eine Sourceelektrode (88) und eine Drainelektrode (90), die direkt auf der mit Verunreinigungen dotierten Region (12) so vorgesehen sind, dass die Gateelektrode (86) zwischen sie gefügt ist, und eine Drainanschlussfläche (96), die direkt auf der Isolationsregion (14) angeordnet ist und mit der Drainelektrode (90) verbunden ist, wobei der Leiter (46) zwischen der Drainelektrode (90) oder der Drainanschlussfläche (96) und dem Durchgangsloch (114) vorgesehen ist.
  30. Halbleitervorrichtung nach Anspruch 28, bei der das Element (80) ein Widerstand oder ein MIM ist.
DE102010026996.4A 2009-07-13 2010-07-13 Halbleitervorrichtung Active DE102010026996B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009164450A JP5458709B2 (ja) 2009-07-13 2009-07-13 半導体装置
JP2009-164450 2009-07-13

Publications (2)

Publication Number Publication Date
DE102010026996A1 true DE102010026996A1 (de) 2011-03-17
DE102010026996B4 DE102010026996B4 (de) 2014-07-10

Family

ID=43426816

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010026996.4A Active DE102010026996B4 (de) 2009-07-13 2010-07-13 Halbleitervorrichtung

Country Status (4)

Country Link
US (1) US8232609B2 (de)
JP (1) JP5458709B2 (de)
CN (1) CN101958321B (de)
DE (1) DE102010026996B4 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028451A (ja) * 2010-07-21 2012-02-09 Hitachi Ltd 半導体集積回路装置
CN103370777B (zh) * 2011-02-15 2016-02-24 夏普株式会社 半导体装置
CN104425571B (zh) * 2013-09-10 2017-03-01 台达电子工业股份有限公司 半导体装置
JP2016021530A (ja) * 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
US9882020B2 (en) * 2015-07-24 2018-01-30 Semiconductor Components Industries, Llc Cascode configured semiconductor component

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330332A (ja) 1995-05-27 1996-12-13 Nec Corp 半導体装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224174A (ja) 1983-06-03 1984-12-17 Hitachi Ltd ガリウム砒素集積回路
EP0166112B1 (de) * 1984-04-28 1990-07-04 Sony Corporation Halbleiterbauelement mit von Source- und/oder Drain-Gebieten umgebenen Anschlussflächen
JPS60231370A (ja) 1984-04-28 1985-11-16 Sony Corp 半導体装置
JPH0682686B2 (ja) * 1987-03-20 1994-10-19 日本ビクター株式会社 電界効果トランジスタ
JPH0233940A (ja) * 1988-07-23 1990-02-05 Nec Corp 半導体装置の製造方法
JPH03145736A (ja) 1989-10-31 1991-06-20 Victor Co Of Japan Ltd 電界効果トランジスタ
JPH07183345A (ja) * 1993-12-24 1995-07-21 Nec Corp 半導体装置
US5930634A (en) * 1997-04-21 1999-07-27 Advanced Micro Devices, Inc. Method of making an IGFET with a multilevel gate
US6846727B2 (en) * 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
CN2510997Y (zh) 2001-11-27 2002-09-11 北京邮电大学 高速、高灵敏度的谐振腔增强型光电探测器
US9773877B2 (en) 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP4854934B2 (ja) * 2004-06-14 2012-01-18 ルネサスエレクトロニクス株式会社 静電気放電保護素子
JP2007180143A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 窒化物半導体素子
JP5106041B2 (ja) * 2007-10-26 2012-12-26 株式会社東芝 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330332A (ja) 1995-05-27 1996-12-13 Nec Corp 半導体装置

Also Published As

Publication number Publication date
US20110006351A1 (en) 2011-01-13
CN101958321A (zh) 2011-01-26
JP2011023385A (ja) 2011-02-03
JP5458709B2 (ja) 2014-04-02
US8232609B2 (en) 2012-07-31
DE102010026996B4 (de) 2014-07-10
CN101958321B (zh) 2013-03-06

Similar Documents

Publication Publication Date Title
DE102017200557B4 (de) Feldeffekttransistor mit Schutzdioden
DE102012219375B4 (de) Halbleitervorrichtung mit lokalen Transistorverbindungsleitungen
DE69629017T2 (de) Laterale dünnfilm-soi-anordnungen mit einem gradierten feldoxid und linearem dopierungsprofil
DE3537004A1 (de) Vdmos-baustein
DE2619663B2 (de) Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung
DE102016120955B4 (de) Schaltvorrichtung
DE102010026996B4 (de) Halbleitervorrichtung
DE2607898A1 (de) Doppelgate-schottky-feldeffekttransistor mit zwischenelektrode und verfahren zu dessen herstellung
DE1913053A1 (de) Feldeffekttransistor mit isolierter Torelektrode
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2300116A1 (de) Hochfrequenz-feldeffekttransistor mit isolierter gate-elektrode fuer breitbandbetrieb
DE102014114828B4 (de) Anordnung mit einem Leistungshalbleitermodul, mit einer Gleichspannungsverschienung und mit einer Kondensatoreinrichtung
DE102013215378B4 (de) Lateraler Hochspannungstransistor und Verfahren zu seiner Herstellung
WO2008037650A1 (de) Halbleiteranordnung mit gekoppelten sperrschicht- feldeffekttransistoren
DE112017004401B4 (de) Stromschienenstruktur und leistungswandlervorrichtung unter verwendung der stromschienenstruktur
DE102016205079B4 (de) High-electron-mobility Transistor
DE2653484A1 (de) Integrierbarer konstantwiderstand
WO2001088992A2 (de) Halbleiter-leistungsbauelement
DE112016006634T5 (de) Anliegender bodykontakt für soi-transistor
DE3206060A1 (de) Halbleiteranordnung
DE102017200247B4 (de) Leistungsverstärker
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement
DE2248419A1 (de) Festkoerper-elektronenroehrenersatz
DE102014107271B4 (de) Halbleitermodul
DE2756514A1 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R084 Declaration of willingness to licence