CN101958321A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN101958321A
CN101958321A CN201010226934.9A CN201010226934A CN101958321A CN 101958321 A CN101958321 A CN 101958321A CN 201010226934 A CN201010226934 A CN 201010226934A CN 101958321 A CN101958321 A CN 101958321A
Authority
CN
China
Prior art keywords
electrode
semiconductor device
insulating regions
doped region
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010226934.9A
Other languages
English (en)
Other versions
CN101958321B (zh
Inventor
国井彻郎
天清宗山
山本佳嗣
野上洋一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN101958321A publication Critical patent/CN101958321A/zh
Application granted granted Critical
Publication of CN101958321B publication Critical patent/CN101958321B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体装置，其目的在于提供一种能够防止在绝缘区域中发生破坏的半导体装置。本发明的半导体装置的特征在于，具备：半导体衬底；掺杂区域，设置在所述半导体衬底的上表面侧；绝缘区域，在所述半导体衬底的上表面侧，通过离子注入而设置在所述掺杂区域的周围；栅极电极，设置在所述掺杂区域上；第一电极和第二电极，以夹着所述栅极电极的方式设置在所述掺杂区域上；第一焊盘，设置在所述绝缘区域上，连接于所述栅极电极；第二焊盘，在所述绝缘区域上以夹着所述掺杂区域与所述第一焊盘相向的方式设置，连接于所述第二电极；以及导体，在所述绝缘区域上，设置在所述第一电极和所述第二焊盘之间。

Description

半导体装置
技术领域
本发明涉及具有通过离子注入而形成的绝缘区域的半导体装置，特别涉及能够不使泄漏电流增大而防止在绝缘区域中发生破坏的半导体装置。
背景技术
历来，作为具有场效应晶体管的半导体装置，已知具有如下结构的第一半导体装置，即，在半导体衬底的上表面侧设置的掺杂区域上，设置有多个源极电极、多个栅极电极、以及多个漏极电极，栅极焊盘和源极焊盘在半导体衬底上设置在掺杂区域的一端侧，漏极焊盘在半导体衬底上夹着掺杂区域设置在与栅极焊盘的相反侧(例如，参照专利文献1)。
在第一半导体装置中，多个栅极电极在掺杂区域之外通过栅极布线而被汇集成一个，连接于栅极焊盘。同样地，多个漏极电极连接于漏极焊盘。多个源极电极通过在栅极布线上隔着绝缘膜或空气配设的源极布线而连接于源极焊盘。此外，在半导体衬底的上表面侧，设置有绝缘区域，该绝缘区域对漏极焊盘和源极焊盘、和掺杂区域之间进行电分离。
而且，在第一半导体装置中，上述绝缘区域有时在通过外延法(epitaxial method)在半导体衬底上形成的被称为沟道层或保护层(cap layer)的掺杂层中注入B+、H+、He、O等的离子而形成。
此外，已知具有绝缘区域的第二半导体装置，该绝缘区域对在半导体衬底上设置的多个元件之间、设置在半导体衬底上的元件和设置在半导体衬底的通路孔之间、或设置在半导体衬底的多个通路孔之间进行电分离。而且，第二半导体装置具有的绝缘区域有时也同样地通过对掺杂区域进行离子注入而形成。
专利文献1：日本特开平8-330332号公报
在使上述的第一半导体元件作为放大元件而工作的情况下，为了高效地发挥更高的性能，需要在漏极电极和栅极电极之间施加更高的电压。因此，为了确保作为第一半导体装置的放大元件的可靠性，在源极电极和漏极电极之间、以及栅极电极和漏极电极之间，确保充分的耐压是重要的。
而且，在漏极电极和栅极电极之间施加更高的电压的情况下，栅极耗尽层扩展到掺杂区域。由此，电场集中于栅极耗尽层中的栅极电极附近。因此，在掺杂区域中，能够抑制施加在漏极电极和源极电极之间的电压集中于漏极电极的附近、以及源极电极的附近而被施加。由此，在掺杂区域中，为了确保作为第一半导体装置的放大元件的可靠性，只要确保形成栅极耗尽层的区域的耐压即可。
另一方面，上述的通过离子注入而形成的绝缘区域在第一半导体装置被维持于室温而进行工作的状态下，具有充分的耐压。可是，在由于第一半导体装置的工作的发热导致掺杂区域的温度上升的情况下，或第一半导体装置在高温环境下进行工作的情况下，有时电流经由绝缘区域流过源极电极和漏极焊盘之间。在该情况下，施加到源极电极和漏极焊盘之间的电压集中于绝缘区域中的与掺杂区域邻接的区域和与漏极焊盘邻接的区域而被施加。结果，电场集中于这些区域。
而且，集中于这些区域的电场有时变得比集中于形成栅极耗尽层的区域的电场更强。在该情况下，与隔着掺杂区域的源极电极和漏极电极间的耐压相比，隔着绝缘区域的源极电极和漏极焊盘之间的耐压变低。由此，如上所述，即使确保了形成栅极耗尽层的区域的耐压，也产生在绝缘区域中发生第一半导体装置的破坏的问题。
此外，在第二半导体装置中，同样地有时多个元件之间、元件和通路孔之间、以及多个通路孔之间的隔着绝缘区域的耐压变低。由此，也产生在其间的绝缘区域中发生第二半导体装置的破坏的问题。
为了应对这些问题，提高绝缘区域的耐压，只要增加离子注入的掺杂量即可。可是，在增加掺杂量的情况下，经由绝缘区域而泄漏的电流增大。由此，在以高频使第一和第二半导体装置工作的情况下，产生损失(loss)增大，可靠性降低等的问题。
发明内容
本发明正是为了解决上述课题而完成的，其目的在于提供一种半导体装置，能够不使泄漏电流增大，而防止在绝缘区域中发生破坏。。
第一发明的半导体装置的特征在于，具备：半导体衬底；掺杂区域，在上述半导体衬底的上表面侧设置；绝缘区域，在上述半导体衬底的上表面侧，通过离子注入而设置在上述掺杂区域的周围；栅极电极，设置在上述掺杂区域上；第一电极和第二电极，以夹着上述栅极电极的方式设置在上述掺杂区域上；第一焊盘，设置在上述绝缘区域上，连接于上述栅极电极；第二焊盘，在上述绝缘区域上以夹着上述掺杂区域的方式与上述第一焊盘相向的方式设置；以及导体，在上述绝缘区域上，在上述第一电极和上述第二焊盘之间设置。
第二发明的半导体装置的特征在于，具备：半导体衬底；掺杂区域，在上述半导体衬底的上表面侧设置；绝缘区域，在上述半导体衬底的上表面侧，通过离子注入而设置在上述掺杂区域的周围；栅极电极，设置在上述掺杂区域上；第一电极和第二电极，以夹着上述栅极电极的方式设置在上述掺杂区域上；第一焊盘，设置在上述绝缘区域上，连接于上述栅极电极；第二焊盘，在上述绝缘区域上以夹着上述掺杂区域的方式与上述第一焊盘相向的方式设置；以及半导体区域，在上述半导体衬底的上表面侧中的上述掺杂区域和上述绝缘区域之间的、被上述第一电极和上述第二焊盘夹着的位置设置，与上述掺杂区域是同一导电型，杂质浓度是上述掺杂区域的十分之一以下。
第三发明的半导体装置的特征在于，具备：半导体衬底；第一元件，直接设置在上述半导体衬底上；第二元件，直接设置在上述半导体衬底上；绝缘区域，在上述半导体衬底的上表面侧，通过离子注入而设置，对上述第一元件和上述第三元件之间进行电分离；以及导体，在上述绝缘区域上，设置在上述第一元件和上述第二元件之间。
第四发明的半导体装置的特征在于，具备：半导体衬底；元件，直接设置在上述半导体衬底上；通路孔，直接设置在上述半导体衬底；绝缘区域，在上述半导体衬底的上表面侧，通过离子注入而设置，对上述元件和上述通路孔之间进行电分离；以及导体，在上述绝缘区域上，设置在上述元件和上述通路孔之间。
通过本发明，能够不使泄漏电流增大，防止在绝缘区域中发生破坏。
附图说明
图1是实施方式1的半导体装置的上视图。
图2是表示通过图1所示的A-A′的半导体装置的剖面的图。
图3是比较例的半导体装置的上视图。
图4是表示通过图3所示的B-B′的半导体装置的剖面的图。
图5是实施方式2的半导体装置的上视图。
图6是实施方式3的半导体装置的上视图。
图7是实施方式4的半导体装置的上视图。
图8是实施方式5的半导体装置的上视图。
图9是实施方式6的半导体装置的上视图。
图10是表示在实施方式7的半导体装置中，通过与图1所示的A-A′对应的部分的剖面的图。
图11是表示在实施方式8的半导体装置中，通过与图1所示的A-A′对应的部分的剖面的图。
图12是表示在实施方式9的半导体装置中，通过与图1所示的A-A′对应的部分的剖面的图。
图13是表示在实施方式10的半导体装置中，通过与图1所示的A-A′对应的部分的剖面的图。
图14是实施方式11的半导体装置的上视图。
图15是表示通过图14所示的C-C′的半导体装置的剖面的图。
图16是实施方式2的半导体装置的上视图。
图17是实施方式12的变形例的半导体装置的上视图。
图18是实施方式12的变形例的半导体装置的上视图。
图19是实施方式12的变形例的半导体装置的上视图。
图20是实施方式12的变形例的半导体装置的上视图。
图21是实施方式12的变形例的半导体装置的上视图。
图22是实施方式12的变形例的半导体装置的上视图。
图23是实施方式12的变形例的半导体装置的上视图。
图24是实施方式13的半导体装置的上视图。
图25是实施方式13的变形例的半导体装置的上视图。
附图标记说明
10 半绝缘性GaAs衬底
12 掺杂区域
14 绝缘区域
16 栅极电极
18 源极电极(第一电极)
20 漏极电极
28 栅极焊盘(第一焊盘)
30 源极焊盘
32 栅极布线
34、114 通路孔
38 漏极焊盘
46 导体
48 绝缘膜
64 凹陷
66 突出部
68 半导体区域
80 第一n型晶体管(第一元件)
82 第二n型晶体管(第二元件)
84 第一掺杂区域
86 第一栅极电极
88 第一源极电极
90 第一漏极电极
92 第一栅极焊盘
94 第一源极焊盘
96 第一漏极焊盘
98 第二掺杂区域
100 第二栅极电极
102 第二源极电极
104 第二漏极电极
106 第二栅极焊盘
108 第二源极焊盘
110 第二漏极焊盘
112 电阻元件
116 MIM电容
具体实施方式
实施方式1
以下，针对实施方式1的半导体装置的结构进行说明。图1是实施方式1的半导体装置的上视图。图2是表示通过图1所示的A-A′的半导体装置的剖面的图。
在半绝缘性GaAs衬底10的上表面侧，设置有掺杂区域12。掺杂区域12是通过外延法形成的掺杂层。在半绝缘性GaAs衬底10的上表面侧，在掺杂区域12的周围设置有绝缘区域14。绝缘区域14通过在利用外延法形成的掺杂层中离子注入B+、H+、He、O等而形成。
在掺杂区域12上设置有多个栅极电极16，以夹持多个栅极电极16的每一个的方式，设置有多个源极电极(第一电极)18和多个漏极电极(第二电极)20。栅极电极16是肖特基接合于掺杂区域12的金属。源极电极18和漏极电极20是欧姆接合于掺杂区域12的金属。源极电极18具备：在掺杂区域12上依次形成的源极欧姆电极22、源极布线金属24、和源极布线电镀(source wiring plating)26。
半导体装置具有并列地配置多个n型晶体管的结构，该n型晶体管由源极电极18、栅极电极16、和漏极电极20构成。在绝缘区域14上，在掺杂区域12的一端侧，设置有栅极焊盘(第一焊盘)28和源极焊盘(第三焊盘)30。在绝缘区域14上，在栅极焊盘28及源极焊盘30和掺杂区域12之间，设置有栅极布线32。栅极布线32将与漏极电极20的长尺寸方向垂直的方向作为长尺寸方向，连接于栅极焊盘28。多个栅极电极16经由栅极布线32与栅极焊盘28分别连接。源极焊盘30设置在通路孔34上。源极电极18经由在栅极布线32上隔着绝缘膜或空气(绝缘膜、空气均不图示)而配置的源极布线36而连接于源极焊盘30。
而且，在绝缘区域14上，以夹着掺杂区域12与栅极焊盘28相向的方式，设置有漏极焊盘(第二焊盘)38。漏极电极20经由漏极布线40连接于漏极焊盘38。漏极焊盘38具备：在绝缘区域14上依次形成的漏极布线金属42和漏极布线电镀44。
此外，在绝缘区域14上，在源极电极18和漏极焊盘38之间，设置有导体46。导体46是肖特基接合于绝缘区域14的金属。导体46以夹着掺杂区域12、栅极焊盘28和源极焊盘30的方式，设置为U字状，该U字状相对于掺杂区域12在与设置有栅极焊盘28和源极焊盘30的一侧的相同侧具有开口部。
在图1中，以箭头L1和箭头L2分别表示了从源极电极18通过导体46的周围到达漏极焊盘38的最短的路径和从源极电极18向漏极焊盘38的直线的路径。与其一起，以箭头W1和箭头W2分别表示了源极焊盘30和源极布线36的合计的距离(通常100μm左右)以及单位栅极宽度(通常数10μm～数100μm)。从源极电极18通过导体46的周围到达漏极焊盘38的最短的路径，与从源极电极18向漏极焊盘38的直线的路径(通常数10μm)相比，长出源极焊盘30和源极布线36的合计的距离(通常100μm左右)的2倍加上单位栅极宽度(通常数10μm～数100μm)的距离。进而，以覆盖绝缘区域14和导体46的方式，设置有绝缘膜48(在图1中未图示)。
而且，为了使半导体装置的n型晶体管作为放大元件而工作，源极焊盘30经由接地端子(未图示)接地。对栅极焊盘28和漏极焊盘38分别施加有负的直流电压和正的直流电压。而且，在将漏极电极20和漏极焊盘38的电位作为V2，将栅极电极16和漏极电极20之间的耐压作为BVg2时，导体46的电位V以满足(V2-BVg2)≤V≤V2的方式设定。(V2-BVg2)是在栅极电极16和漏极电极20之间施加耐压BVg2时的栅极电极16的电位。由此，在栅极电极16和漏极电极20之间施加了耐压BVg2时，导体46的电位V被设定为栅极电极16的电位以上。而且，导体46的电位V被设定为漏极焊盘38的电位V2以下。在该状态下，RF信号被输入栅极焊盘28，被放大的RF信号从漏极焊盘38输出。
以下一边与比较例进行对比一边说明实施方式1的效果。图3是比较例的半导体装置的上视图。图4是表示通过图3所示的B-B′的半导体装置的剖面的图。比较例的半导体装置除了没有设置上述导体46的方面之外，与实施方式1的半导体装置是相同的结构。
在使半导体装置的n型晶体管作为放大元件而工作的情况下，为了高效地发挥更高的性能，需要在漏极电极20和栅极电极16之间施加更高的电压。因此，为了确保作为半导体装置的放大元件的可靠性，在源极电极18和漏极电极20之间、以及栅极电极16和漏极电极20之间，确保充分的耐压是重要的。
在漏极电极20和栅极电极16之间施加更高的电压的情况下，栅极耗尽层扩展到掺杂区域12。由此，电场集中于栅极耗尽层中的栅极电极16附近。因此，在掺杂区域12中，能够抑制施加在漏极电极20和源极电极18之间的电压集中于漏极电极20的附近、以及源极电极18的附近而被施加。能够抑制电场集中于这些场所。由此，在掺杂区域12中，为了确保作为半导体装置的放大元件的可靠性，只要确保形成栅极耗尽层的区域的耐压即可。
而且，绝缘区域14在半导体装置被维持于室温进行工作的状态下，具有充分的耐压。可是，在由于半导体装置的工作的发热导致掺杂区域12的温度上升的情况下，或半导体装置在高温环境下进行工作的情况下，有时电流经由绝缘区域14流过源极电极18和漏极焊盘38之间。在该情况下，在比较例的半导体装置中，施加到源极电极18和漏极焊盘38之间的电压集中于绝缘区域14中的与掺杂区域12邻接的第一区域50和与漏极焊盘38邻接的第二区域52而被施加。结果，电场集中于这些区域。
因此，在比较例的半导体装置中，集中于这些区域的电场，变得比集中在形成栅极耗尽层的区域的电场强。在该情况下，与隔着掺杂区域12的源极电极18和漏极电极20间的耐压相比，隔着绝缘区域14的源极电极18和漏极焊盘38之间的耐压变低。由此，即使确保了形成栅极耗尽层的区域的耐压，在比较例中，在绝缘区域14中发生半导体装置的破坏。
为了应对这些问题，提高绝缘区域14的耐压，只要增加离子注入的掺杂量即可。可是，在增加掺杂量的情况下，经由绝缘区域14而泄漏的电流增大。由此，在以高频使比较例的半导体装置工作的情况下，产生损失增大，可靠性降低等的问题。
另一方面，在本实施方式的半导体装置中，在绝缘区域14上，在源极电极18和漏极焊盘38之间设置有导体46。而且，导体46的电位V被设定为漏极焊盘38的电位V2以下。因此，在源极电极18和导体46之间，施加在源极电极18和漏极焊盘38之间施加的电压以下的电压。由此，电场也集中在绝缘区域14中的导体46下侧的第三区域54中。结果，能够缓和电场集中于第一区域50和第二区域52。因此，不增加掺杂量，与隔着掺杂区域12的源极电极18和漏极电极20间的耐压相比，能够使隔着绝缘区域14的源极电极18和漏极焊盘38之间的耐压变高。
此外，在栅极电极16和漏极电极20之间施加了耐压BVg2时，导体46的电位V被设定为栅极电极16的电位(V2-BVg2)以上。因此，在此时，隔着绝缘区域14施加在导体46和漏极电极20之间的电压，是隔着掺杂区域12施加在栅极电极16和漏极电极20之间的电压以下。因此，能够不增加掺杂量，使隔着绝缘区域14的导体46和漏极焊盘38间的耐压，增高到隔着掺杂区域12的栅极电极16和漏极电极20之间的耐压以上。
通过以上，能够不使泄漏电流增大，防止在绝缘区域14中发生破坏。而且，可实现能够在源极电极18和漏极电极20之间施加更高的电压的半导体装置的设计。
此外，如在比较例的说明中叙述的那样，施加在源极电极18和漏极焊盘38之间的电压，不在源极电极18和漏极焊盘38之间均等地分配。因此，即使从源极电极18经由绝缘区域14到达漏极焊盘38的路径的距离少许变长，也不太抑制源极电极18和漏极焊盘38之间的耐压的下降。可是，在本实施方式中从源极电极18通过导体46的周围到达漏极焊盘38的最短的路径，与从源极电极18向漏极焊盘38的直线的路径(通常数10μm)相比，长出源极焊盘30和源极布线36的合计的距离(通常100μm左右)的2倍加上单位栅极宽度(通常数10μm～数100μm)的距离。在从源极电极18到达漏极焊盘38的路径中没有设置导体46的路径的距离，与导体46仅在图1所示的A-A′间设置的情况相比大幅度变长。由此，能够更有效果地提高隔着绝缘区域14的源极电极18和漏极焊盘38之间的耐压。
而且，导体46是肖特基接合于绝缘区域14的金属。因此，即使电流经由绝缘区域14流过源极电极18和漏极焊盘38之间，也能够防止电流流到导体46。而且，能够与作为进行肖特基接合的金属的栅极电极16同时形成导体46。
再有，导体46不是肖特基接合于绝缘区域14的金属，而是欧姆结合的金属也可。在该情况下，在上述效果之外，可以获得能够与源极电极18同时形成导体46的效果。此外，导体46是与掺杂区域12同一导电型的半导体也可。能够同样地获得上述的效果。
而且，在导体46是作为欧姆结合的金属的情况下，或是作为与掺杂区域12同一导电型的半导体的情况下，在将源极电极18的电位作为V1，将漏极电极20的电位作为V2时，以导体46的电位V满足V1≤V≤V2的方式设定即可。这样的话，能够防止电流流到导体46。
此外，导体46的电位V，也可以设定为将源极电极18和漏极焊盘38之间的电位差电阻分割而得到的电位差，加入到源极电极18的电位后的电位。在该情况下，由于导体46的电位接近于漏极焊盘38的电位，所以能够更有效地缓和电场集中于第二区域52。
再有，导体46主要影响源极电极18和漏极焊盘38之间的绝缘区域14的特性。导体46不对半导体装置的n型晶体管的特性施加实质的影响。但是，有时对其造成导体46的浮地电容(floating capacitance)被附加到n型晶体管的电容这样的轻微的影响。
实施方式2
以下，针对实施方式2的半导体装置的结构和效果，仅说明与实施方式1不同的地方。图5是实施方式2的半导体装置的上视图。导体46以包围掺杂区域12的方式设置。也就是说，在从源极电极18经由绝缘区域14到漏极焊盘38的路径的全部中，设置有导体46。
如上所述，在实施方式1的半导体装置中，在从源极电极18到漏极焊盘38的路径中存在没有设置导体46的路径。另一方面，在本实施方式的半导体装置中，不能存在这样的路径。因此，在从源极电极18经由绝缘区域14到漏极焊盘38的路径的全部中，能够提高导体46和漏极焊盘38之间的耐压。因此，与实施方式1相比，能够更有效地不使泄漏电流增大而防止在绝缘区域14中发生破坏。
实施方式3
以下，针对实施方式3的半导体装置的结构和效果，仅说明与实施方式1不同的地方。图6是实施方式3的半导体装置的上视图。导体46与栅极布线32的两端连接，经由栅极布线32与栅极电极16连接。因此，导体46的电位V被设定为栅极电极16的电位。
在实施方式1的半导体装置中，将导体46的电位设定的越低，缓和电场集中于第一区域50的效果越大。此外，在第一实施方式1中，在以满足(V2-BVg2)≤V≤V2的方式设定导体46的电位V的情况下，在栅极电极16和漏极电极20之间施加耐压BVg2时，对导体46能够设定的最低的电位成为栅极电极16的电位。因此，在将导体46的电位V设定为栅极电极16的电位的情况下，能够与在实施方式1中最大限度缓和的情况同程度地缓和电场集中于第一区域50。
结果，能够与在实施方式1中最能获得效果的情况同程度地，不使泄漏电流增大而防止在绝缘区域14中发生破坏。
实施方式4
以下，针对实施方式4的半导体装置的结构和效果，仅说明与实施方式3不同的地方。图7是实施方式4的半导体装置的上视图。导体46和栅极电极16的多个组，分别以与栅极布线32一起包围源极电极18的方式整体地形成为环状。
因此，在源极电极18和漏极布线40之间的路径中没有设置导体46的图6所示的缝隙的路径56，如图7所示那样被导体46堵塞。由此，也能够提高隔着绝缘区域14的源极电极18和漏极布线40之间的耐压。结果，与实施方式3相比，能够更有效地不使泄漏电流增大而防止在绝缘区域14中发生破坏。
实施方式5
以下，针对实施方式5的半导体装置的结构和效果，仅说明与实施方式1不同的地方。图8是实施方式5的半导体装置的上视图。导体46经由源极焊盘30与源极电极18连接。因此，导体46的电位被设定为源极电极18的电位。
在实施方式1的半导体装置中，当导体46的电位被设定为与源极电极18等电位时，能够特别有效地缓和电场集中于第一区域50。因此，在本实施方式中，能够与在实施方式1中特别能获得效果的情况同程度地，不使泄漏电流增大而防止在绝缘区域14中发生破坏。
实施方式6
以下，针对实施方式6的半导体装置的结构和效果，仅说明与实施方式1不同的地方。图9是实施方式6的半导体装置的上视图。
在绝缘区域14上，以从源极电极18朝向漏极焊盘38依次排列的方式设置有第一导体58、第二导体60和第三导体62。第一导体58是肖特基接合于绝缘区域14的金属(第一金属)，第二导体60是欧姆接触于绝缘区域14的金属，第三导体62是肖特基接合于绝缘区域14的金属(第二金属)。
在电流经由绝缘区域14流过源极电极18和漏极焊盘38之间的情况下，源极电极18、第一导体58、第二导体60、第三导体62、以及漏极焊盘38形成栅地-阴地连接(cascode connection)。因此，源极电极18和漏极焊盘38之间的电压被等分到源极电极18和第二导体60之间、以及第二导体60和漏极焊盘38之间。结果，在绝缘区域14中，在第一导体58、第二导体60、以及第三导体62的下侧的区域中均等地施加电场。
因此，能够缓和电场集中于第一区域50和第二区域52，并且防止电场在绝缘区域14中集中于特定的地方。由此，与实施方式1相比，能够更有效果地提高隔着绝缘区域14的源极电极18和漏极焊盘38之间的耐压。因此，不使泄漏电流增大，与实施方式1相比，能够更有效地防止在绝缘区域14中发生破坏。
再有，第二导体60不是欧姆接触于绝缘区域14的金属，而是与掺杂区域12相同导电型的半导体也可。在该情况下，能够获得相同的效果。
此外，第一导体58、第二导体60和第三导体62全部是肖特基接合于绝缘区域14的金属也可，全部是欧姆接合于绝缘区域14的金属也可。在该情况下，在绝缘区域14中，电场也集中于第一导体58、第二导体60、以及第三导体62的下侧的区域。与实施方式1相比，能够更有效地不使泄漏电流增大而防止在绝缘区域14中发生破坏。
实施方式7
以下，针对实施方式7的半导体装置的结构和效果，仅说明与实施方式1不同的地方。图10是表示在实施方式7的半导体装置中，通过与图1所示的A-A′对应的部分的剖面的图。
源极电极18的源极布线电镀26与导体46相比延伸至接近漏极焊盘38的一侧，隔着绝缘膜48覆盖导体46。如上所述，在实施方式1中，电场也集中于绝缘区域14中的导体46下侧的第三区域54。在本实施方式中，由于施加到覆盖导体46的源极电极18的电压的影响，缓和集中于第三区域54的电场。因此，与实施方式1相比，能够更有效果地提高隔着绝缘区域14的源极电极18和漏极焊盘38之间的耐压。因此，与实施方式1相比，能够更有效地不使泄漏电流增大而防止在绝缘区域14中发生破坏。
实施方式8
以下，针对实施方式8的半导体装置的结构和效果，仅说明与实施方式1不同的地方。图11是表示在实施方式8的半导体装置中，通过与图1所示的A-A′对应的部分的剖面的图。
导体46设置在绝缘区域14的上表面侧的凹陷64。由此，电场在导体46的下侧集中的第三区域54，成为比实施方式1宽阔的范围。能够与实施方式1相比有效果地缓和电场集中于第一区域50和第二区域52。因此，与实施方式1相比，能够更有效果地提高隔着绝缘区域14的源极电极18和漏极焊盘38之间的耐压。因此，与实施方式1相比，能够更有效地不使泄漏电流增大而防止在绝缘区域14中发生破坏。
实施方式9
以下，针对实施方式9的半导体装置的结构和效果，仅说明与实施方式8不同的地方。图12是表示在实施方式9的半导体装置中，通过与图1所示的A-A′对应的部分的剖面的图。
导体46具有以向漏极焊盘38侧突出并与绝缘区域14离开的方式设置的突出部66。通过施加在该突出部66的电压的影响，能够缓和集中于第三区域54的电场。因此，与实施方式8相比，能够更有效果地提高隔着绝缘区域14的源极电极18和漏极焊盘38之间的耐压。因此，与实施方式8相比，能够更有效地不使泄漏电流增大而防止在绝缘区域14中发生破坏。
再有，导体46也可以具有向源极电极18侧突出的突出部。在对导体46施加比源极电极18更接近漏极焊盘38的电压的情况下，该方式能获得高的效果。
实施方式10
以下，针对实施方式10的半导体装置的结构和效果，仅说明与实施方式1不同的地方。图13是表示在实施方式10的半导体装置中，通过与图1所示的A-A′对应的部分的剖面的图。
导体46隔着绝缘膜48设置在绝缘区域14上。由此，能够缓和集中于第三区域54的电场。由此，能够防止在绝缘区域14中，集中于第三区域54的电场导致破坏产生。因此，与实施方式1相比，能够更有效果地提高隔着绝缘区域14的源极电极18和漏极焊盘38之间的耐压。因此，与实施方式1相比，能够更有效地不使泄漏电流增大而防止在绝缘区域14中发生破坏。
实施方式11
以下，针对实施方式11的半导体装置的结构，仅说明与实施方式1不同的地方。图14是实施方式11的半导体装置的上视图。图15是表示通过图14所示的C-C′的半导体装置的剖面的图。
与实施方式1的半导体装置不同，在绝缘区域14上，在源极电极18和漏极焊盘38之间没有设置导体46。而且，在半绝缘性GaAs衬底10的上表面侧的掺杂区域12和绝缘区域14之间，以包围掺杂区域12的方式，设置有半导体区域68。半导体区域68在被源极电极18和漏极焊盘38夹着的位置设置。此外，半导体区域68是与掺杂区域12同一导电型，杂质浓度是掺杂区域12的十分之一以下。由此，半导体区域68被设定为比源极电极18的电位高、比漏极焊盘38的电位低的电位。
以下一边与上述比较例进行对比一边说明实施方式11的效果。
在比较例的半导体装置中，如图4所示，在掺杂区域12和绝缘区域14之间，没有设置半导体区域68。而且，电场集中于绝缘区域14中的第一区域50和第二区域52。另一方面，在本实施方式的半导体装置中，半导体区域68被设定为比源极电极18的电位高、比漏极焊盘38的电位低的电位。因此，在比较例中施加于第一区域50的电压被分割并被施加于半导体区域68的与掺杂区域12邻接的第四区域70、和绝缘区域14的与半导体区域68邻接的第五区域72这两方。
因此，能够缓和在绝缘区域14中电场集中。与隔着掺杂区域12的源极电极18和漏极电极20间的耐压相比，能够提高隔着绝缘区域14的源极电极18和漏极焊盘38之间的耐压。通过以上，能够不使泄漏电流增大而防止在绝缘区域14中发生破坏。
实施方式12
以下，针对实施方式12的半导体装置的结构进行说明。图16是实施方式12的半导体装置的上视图。
在半绝缘性GaAs衬底10上，直接设置有第一n型晶体管(第一元件)80和第二n型晶体管(第二元件)82。而且，在半绝缘性GaAs衬底10的上表面侧，通过离子注入而设置有绝缘区域14，该绝缘区域14对第一n型晶体管80和第二n型晶体管82之间进行电分离。
而且，第一n型晶体管80具有在半绝缘性GaAs衬底10的上表面侧设置的第一掺杂区域84、第一栅极电极86、第一源极电极88、以及第一漏极电极90。此外，第一n型晶体管80具有第一栅极焊盘92、第一源极焊盘94、和第一漏极焊盘96。
第一栅极电极86直接设置在第一掺杂区域84上。第一源极电极88和第一漏极电极90以夹着第一栅极电极86的方式直接设置在第一掺杂区域84上。第一栅极焊盘92、第一源极焊盘94以及第一漏极焊盘96直接设置在绝缘区域14上。第一栅极电极86、第一源极电极88和第一漏极电极90分别连接于第一栅极焊盘92、第一源极焊盘94和第一漏极焊盘96。
此外，第二n型晶体管82具有在半绝缘性GaAs衬底10的上表面侧设置的第二掺杂区域98、第二栅极电极100、第二源极电极102、以及第二漏极电极104。此外，第二n型晶体管82具有第二栅极焊盘106、第二源极焊盘108、和第二漏极焊盘110。
第二栅极电极100直接设置在第二掺杂区域98上。第二源极电极102和第二漏极电极104以夹着第二栅极电极100的方式直接设置在第二掺杂区域98上。第二栅极焊盘106、第二源极焊盘108以及第二漏极焊盘110直接设置在绝缘区域14上。第二栅极电极100、第二源极电极102和第二漏极电极104分别连接于第二栅极焊盘106、第二源极焊盘108和第二漏极焊盘110。
进而，在绝缘区域14上，在第一n型晶体管80和第二n型晶体管82之间设置有导体46。导体46设置在第一漏极电极90和第一漏极焊盘96、与第二源极电极102和第二源极焊盘108之间。
而且，在使第一n型晶体管80和第二n型晶体管82作为放大元件而工作的情况下，将第一源极焊盘94和第二源极焊盘108接地。此外，对第一栅极焊盘92和第二栅极焊盘106施加负的直流电压。对第一漏极焊盘96和第二漏极焊盘110施加正的直流电压。在该状态下，对第一栅极焊盘92和第二栅极焊盘106输入RF信号，被放大的RF信号从第一漏极焊盘96和第二漏极焊盘110输出。
如上所述，导体46设置在第一漏极电极90和第一漏极焊盘96、与第二源极电极102和第二源极焊盘108之间。因此，在第二源极电极102和第二源极焊盘108、与导体46之间施加如下电压，即，施加到第二源极电极102和第二源极焊盘108、与第一漏极电极90和第一漏极焊盘96之间的电压以下的电压。
由此，在绝缘区域14中，电场集中在导体46下侧的区域。因此，在绝缘区域14中，能够缓和集中于与第一漏极电极90、第一漏极焊盘96、第二源极电极102、第二源极焊盘108邻接的区域的电场。因此，能够提高第二源极电极102和第二源极焊盘108、与第一漏极电极90和第一漏极焊盘96之间的隔着绝缘区域14的耐压。
通过以上，能够不使泄漏电流增大，防止在绝缘区域14中发生破坏。此外，能够如第一n型晶体管80和第二n型晶体管82那样，将邻接的多个晶体管接近配置。因此，能够缩小半导体装置的尺寸。
以下，针对本实施方式的变形例进行说明。图17～图23是实施方式12的变形例的半导体装置的上视图。
在图17所示的变形例中，导体46以包围第一n型晶体管80的方式设置。隔着绝缘区域14，从第二源极电极102和第二源极焊盘108到第一漏极电极90以及第一漏极焊盘96的全部路径设置有导体46。因此，能够获得更高的效果。
在图18所示的变形例中，不是第二n型晶体82，而是电阻元件112直接设置在半绝缘性GaAs衬底10上。而且，在绝缘区域14上，在第一n型晶体管80和电阻元件112之间设置有导体46。由此，在绝缘区域14中，能够缓和集中于与第一漏极电极90、第一漏极焊盘96、以及电阻元件112邻接的区域的电场。因此，能够提高第一漏极电极90和第一漏极焊盘96、与电阻元件112之间的隔着绝缘区域14的耐压。因此，能够获得同样的效果。
在图19所示的变形例中，不是第二n型晶体82，而是通路孔114直接设置在半绝缘性GaAs衬底10。而且，在绝缘区域14上，在第一n型晶体管80和通路孔114之间设置有导体46。由此，在绝缘区域14中，能够缓和集中于与第一漏极电极90、第一漏极焊盘96、以及通路孔114邻接的区域的电场。因此，能够提高第一漏极电极90和第一漏极焊盘96、与通路孔114之间的隔着绝缘区域14的耐压。因此，能够获得同样的效果。
在图20所示的变形例中，不是第二n型晶体82，而是MIM电容器116直接设置在半绝缘性GaAs衬底10上。而且，在绝缘区域14上，在第一n型晶体管80和MIM电容器116之间设置有导体46。由此，在绝缘区域14中，能够缓和集中于与第一漏极电极90、第一漏极焊盘96、以及MIM电容器116邻接的区域的电场。因此，能够提高第一漏极电极90和第一漏极焊盘96、与MIM电容器116之间的隔着绝缘区域14的耐压。因此，能够获得同样的效果。
在图21所示的变形例中，第三漏极焊盘18在第一n型晶体管80的外侧直接设置在半绝缘性GaAs衬底10上。第三漏极焊盘118连接于第一漏极焊盘96。电阻元件112直接设置在半绝缘性GaAs衬底10上。而且，在绝缘区域14上，在第三漏极焊盘118和电阻元件112之间设置有导体46。因此，能够提高第三漏极焊盘118和电阻元件112之间的隔着绝缘区域14的耐压。因此，能够获得同样的效果。
在图22所示的变形例中，第三漏极焊盘18在第一n型晶体管80的外侧直接设置在半绝缘性GaAs衬底10上。第三漏极焊盘118连接于第一漏极焊盘96。通路孔114直接设置在半绝缘性GaAs衬底10上。而且，在绝缘区域14上，在第三漏极焊盘118和通路孔114之间设置有导体46。由此，能够提高第三漏极焊盘118和通路孔114之间的隔着绝缘区域14的耐压。因此，能够获得同样的效果。
在图23所示的变形例中，第三漏极焊盘18在第一n型晶体管80的外侧直接设置在半绝缘性GaAs衬底10上。第三漏极焊盘118连接于第一漏极焊盘96。MIM电容器116直接设置在半绝缘性GaAs衬底10上。而且，在绝缘区域14上，在第三漏极焊盘118和MIM电容器116之间设置有导体46。由此，能够提高第三漏极焊盘118和MIM电容器116之间的隔着绝缘区域14的耐压。因此，能够获得同样的效果。
此外，作为变形例，也考虑不是第一n型晶体管80，而是电阻元件或MIM电容器在半绝缘性GaAs衬底10上直接设置的半导体装置(未图示)。在该变形例中，在绝缘区域14上，在电阻元件或MIM电容器、与第二n型晶体管82之间设置有导体46。由此，能够缓和集中于与电阻元件或MIM电容器、第二源极电极102、和第二源极焊盘108邻接的区域的电场。因此，能够提高电阻元件或MIM电容器、与第二源极电极102和第二源极焊盘108之间的隔着绝缘区域14的耐压。因此，能够获得同样的效果。
进而，作为变形例，也考虑不是第一n型晶体管80，而是第一电阻元件或第一MIM电容器在半绝缘性GaAs衬底10上直接设置，不是第二n型晶体管82，而是第二电阻元件或第二MIM电容器在半绝缘性GaAs衬底10上直接设置的半导体装置(未图示)。在该变形例中，在绝缘区域14上，在第一电阻元件或第一MIM电容器、与第二电阻元件或第二MIM电容器之间设置有导体46。由此，能够缓和集中于与第一电阻元件或第一MIM电容器邻接的区域，以及与第二电阻元件或第二MIM电容器邻接的区域的电场。因此，能够提高第一电阻元件或第一MIM电容器、与第二电阻元件或第二MIM电容器之间的隔着绝缘区域14的耐压。因此，能够获得同样的效果。此外，在该变形例中，代替第二电阻元件或第二MIM电容器，在半绝缘性GaAs衬底10上直接设置通路孔也可。因此，能够获得同样的效果。
实施方式13
以下，针对实施方式13的半导体装置的结构和效果，仅说明与实施方式12不同的地方。图24是实施方式13的半导体装置的上视图。导体46以经由栅极布线32与第一栅极电极86连接的方式设置。因此，导体46的电位V被设定于栅极电极16的电位，与实施方式12的情况相比能较低地设置。
将导体46的电位设置得越低，在绝缘区域14中缓和集中于与第二源极电极102和第二源极焊盘18邻接的区域的电场的效果越大。因此，与实施方式12相比，能够提高第二源极电极102和第二源极焊盘108、与第一漏极电极90和第一漏极焊盘96之间的隔着绝缘区域14的耐压。因此，与实施方式12相比，能够更有效地不使泄漏电流增大而防止在绝缘区域14中发生破坏。此外，与实施方式12相比能够将邻接的多个晶体管接近地配置。因此，能够使半导体装置的尺寸比实施方式12小。
图25是实施方式13的变形例的半导体装置的上视图。在导体46设置电阻元件112，导体46经由电阻元件连接于第一栅极电极86。在该情况下，能够防止输入到第一栅极焊盘92的RF信号输入到导体46侧。由此，在第一n型晶体管80以高频工作的情况下，导体46的电压维持为一定。因此，与实施方式12相比，能够稳定地提高第二源极电极102和第二源极焊盘108、与第一漏极电极90和第一漏极焊盘96之间的隔着绝缘区域14的耐压。再有，在该变形例中，代替电阻元件112，设置电感器也能获得同样的效果。

Claims (30)

1.一种半导体装置，其特征在于，具备：
半导体衬底；
掺杂区域，设置在所述半导体衬底的上表面侧；
绝缘区域，在所述半导体衬底的上表面侧，通过离子注入而设置在所述掺杂区域的周围；
栅极电极，设置在所述掺杂区域上；
第一电极和第二电极，以夹着所述栅极电极的方式设置在所述掺杂区域上；
第一焊盘，设置在所述绝缘区域上，连接于所述栅极电极；
第二焊盘，在所述绝缘区域上以夹着所述掺杂区域与所述第一焊盘相向的方式设置，连接于所述第二电极；以及
导体，在所述绝缘区域上，设置在所述第一电极和所述第二焊盘之间。
2.根据权利要求1所述的半导体装置，其特征在于，所述导体是肖特基接合于所述绝缘区域的金属。
3.根据权利要求1所述的半导体装置，其特征在于，所述导体是欧姆接合于所述绝缘区域的金属。
4.根据权利要求1所述的半导体装置，其特征在于，所述导体是与所述掺杂区域同一导电型的半导体。
5.根据权利要求2所述的半导体装置，其特征在于，在将所述第二电极的电位作为V2，将所述栅极电极和所述第二电极之间的耐压作为BVg2时，所述导体的电位V以满足(V2-BVg2)≤V≤V2的方式设定。
6.根据权利要求3或4所述的半导体装置，其特征在于，在将所述第一电极的电位作为V1，将所述第二电极的电位作为V2时，所述导体的电位V以满足V1≤V≤V2的方式设定。
7.根据权利要求2～4的任一项所述的半导体装置，其特征在于，所述导体的电位被设定为，将所述第一电极和所述第二焊盘之间的电位差电阻分割而获得的电位差，加到所述第一电极的电位之后的电位。
8.根据权利要求1～5的任一项所述的半导体装置，其特征在于，所述导体包围所述掺杂区域。
9.根据权利要求1～5的任一项所述的半导体装置，其特征在于，还具备：第三焊盘，在所述绝缘区域上相对于所述掺杂区域在与设置了所述第一焊盘的一侧的相同侧设置，连接于所述第一电极，
所述导体以夹着所述掺杂区域、所述第一和第三焊盘的方式，设置为U字状，该U字状相对于所述掺杂区域在与设置了所述第一焊盘的一侧的相同侧具有开口部。
10.根据权利要求2所述的半导体装置，其特征在于，所述导体与所述栅极电极连接。
11.根据权利要求10所述的半导体装置，其特征在于，所述导体和所述栅极电极以包围所述第一电极的方式整体形成为环状。
12.根据权利要求2所述的半导体装置，其特征在于，所述导体与所述第一电极连接。
13.根据权利要求1所述的半导体装置，其特征在于，所述导体包含多个导体，该多个导体从所述第一电极朝向所述第二焊盘依次排列。
14.根据权利要求13所述的半导体装置，其特征在于，所述多个导体包含：从所述第一电极朝向所述第二焊盘依次排列的，肖特基接合于所述绝缘区域的第一金属、欧姆接触于所述绝缘区域的金属或与所述掺杂区域相同导电型的半导体、以及肖特基接合于所述绝缘区域的第二金属。
15.根据权利要求1～5、10～14的任一项所述的半导体装置，其特征在于，
还具备：绝缘膜，在所述绝缘区域上以覆盖所述导体的方式设置，
所述第一电极隔着所述绝缘膜覆盖所述导体。
16.根据权利要求1～5、10～14的任一项所述的半导体装置，其特征在于，所述导体在所述绝缘区域的上表面侧的凹陷设置。
17.根据权利要求1～5、10～14的任一项所述的半导体装置，其特征在于，所述导体具有：突出部，以突出于所述第二焊盘侧或所述第一电极侧并与所述绝缘区域离开的方式设置。
18.根据权利要求1～5、10～14的任一项所述的半导体装置，其特征在于，
在所述绝缘区域上还具备绝缘膜，
所述导体隔着所述绝缘膜设置在所述绝缘区域上。
19.一种半导体装置，其特征在于，具备：
半导体衬底；
掺杂区域，设置在所述半导体衬底的上表面侧；
绝缘区域，在所述半导体衬底的上表面侧，通过离子注入而设置在所述掺杂区域的周围；
栅极电极，设置在所述掺杂区域上；
第一电极和第二电极，以夹着所述栅极电极的方式设置在所述掺杂区域上；
第一焊盘，设置在所述绝缘区域上，连接于所述栅极电极；
第二焊盘，在所述绝缘区域上以夹着所述掺杂区域与所述第一焊盘相向的方式设置，连接于所述第二电极；以及
半导体区域，在所述半导体衬底的上表面侧的所述掺杂区域和所述绝缘区域之间的、被所述第一电极和所述第二焊盘夹着的位置设置，与所述掺杂区域是同一导电型，杂质浓度是所述掺杂区域的十分之一以下。
20.一种半导体装置，其特征在于，具备：
半导体衬底；
第一元件，直接设置在所述半导体衬底上；
第二元件，直接设置在所述半导体衬底上；
绝缘区域，在所述半导体衬底的上表面侧，通过离子注入而设置，将所述第一元件和所述第二元件之间电分离；以及
导体，在所述绝缘区域上，设置在所述第一元件和所述第二元件之间。
21.根据权利要求20所述的半导体装置，其特征在于，
所述第一元件是第一晶体管，
所述第一晶体管具有：第一掺杂区域，设置在所述半导体衬底的上表面侧；第一栅极电极，直接设置在所述第一掺杂区域上；第一源极电极和第一漏极电极，以夹着所述第一栅极电极的方式直接设置在所述第一掺杂区域上；以及漏极焊盘，直接设置在所述绝缘区域上，连接于所述第一漏极电极，
所述导体设置在所述第一漏极电极和所述漏极焊盘、与所述第二元件之间。
22.根据权利要求21所述的半导体装置，其特征在于，
所述第二元件是第二晶体管，
所述第二晶体管具有：第二掺杂区域，设置在所述半导体衬底的上表面侧；第二栅极电极，直接设置在所述第二掺杂区域上；第二源极电极和第二漏极电极，以夹着所述第二栅极电极的方式直接设置在所述第二掺杂区域上；以及源极焊盘，直接设置在所述绝缘区域上，连接于所述第二源极电极，
所述导体设置在所述第一漏极电极和所述漏极焊盘、与所述第二源极电极和所述源极焊盘之间。
23.根据权利要求21所述的半导体装置，其特征在于，所述第二元件是电阻或MIM。
24.根据权利要求20～23的任一项所述的半导体装置，其特征在于，所述导体与所述第一栅极电极连接。
25.根据权利要求24所述的半导体装置，其特征在于，所述导体经由电阻或电感器与所述第一栅极电极连接。
26.根据权利要求20所述的半导体装置，其特征在于，
所述第一元件是第一晶体管，
所述第一晶体管具有：第一掺杂区域，设置在所述半导体衬底的上表面侧；第一栅极电极，直接设置在所述第一掺杂区域上；第一源极电极和第一漏极电极，以夹着所述第一栅极电极的方式直接设置在所述第一掺杂区域上；以及源极焊盘，直接设置在所述绝缘区域上，连接于所述第一源极电极，
所述第二元件是电阻或MIM，
所述导体设置在所述第一源极电极和所述源极焊盘、与所述电阻或所述MIM之间。
27.根据权利要求20所述的半导体装置，其特征在于，所述第一元件是电阻或MIM，所述第二元件是电阻或MIM。
28.一种半导体装置，其特征在于，具备：
半导体衬底；
元件，直接设置在所述半导体衬底上；
通路孔，直接设置于所述半导体衬底；
绝缘区域，在所述半导体衬底的上表面侧，通过离子注入而设置，将所述元件和所述通路孔之间电分离；以及
导体，在所述绝缘区域上，设置在所述元件和所述通路孔之间。
29.根据权利要求28所述的半导体装置，其特征在于，
所述元件是晶体管，
所述晶体管具有：掺杂区域，设置在所述半导体衬底的上表面侧；栅极电极，直接设置在所述掺杂区域上；源极电极和漏极电极，以夹着所述栅极电极的方式直接设置在所述掺杂区域上；以及漏极焊盘，直接设置在所述绝缘区域上，连接于所述漏极电极，
所述导体设置在所述漏极电极和所述漏极焊盘、与所述通路孔之间。
30.根据权利要求28所述的半导体装置，其特征在于，所述元件是电阻或MIM。
CN201010226934.9A 2009-07-13 2010-07-12 半导体装置 Active CN101958321B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-164450 2009-07-13
JP2009164450A JP5458709B2 (ja) 2009-07-13 2009-07-13 半導体装置

Publications (2)

Publication Number Publication Date
CN101958321A true CN101958321A (zh) 2011-01-26
CN101958321B CN101958321B (zh) 2013-03-06

Family

ID=43426816

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010226934.9A Active CN101958321B (zh) 2009-07-13 2010-07-12 半导体装置

Country Status (4)

Country Link
US (1) US8232609B2 (zh)
JP (1) JP5458709B2 (zh)
CN (1) CN101958321B (zh)
DE (1) DE102010026996B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103370777A (zh) * 2011-02-15 2013-10-23 夏普株式会社 半导体装置
CN104425571A (zh) * 2013-09-10 2015-03-18 台达电子工业股份有限公司 半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012028451A (ja) * 2010-07-21 2012-02-09 Hitachi Ltd 半導体集積回路装置
JP2016021530A (ja) * 2014-07-15 2016-02-04 ルネサスエレクトロニクス株式会社 半導体装置
US9882020B2 (en) * 2015-07-24 2018-01-30 Semiconductor Components Industries, Llc Cascode configured semiconductor component

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330332A (ja) * 1995-05-27 1996-12-13 Nec Corp 半導体装置
US5930634A (en) * 1997-04-21 1999-07-27 Advanced Micro Devices, Inc. Method of making an IGFET with a multilevel gate
CN2510997Y (zh) * 2001-11-27 2002-09-11 北京邮电大学 高速、高灵敏度的谐振腔增强型光电探测器
US6846727B2 (en) * 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59224174A (ja) 1983-06-03 1984-12-17 Hitachi Ltd ガリウム砒素集積回路
EP0166112B1 (en) * 1984-04-28 1990-07-04 Sony Corporation Semiconductor device with bonding pads surrounded by source and/or drain regions
JPS60231370A (ja) 1984-04-28 1985-11-16 Sony Corp 半導体装置
JPH0682686B2 (ja) * 1987-03-20 1994-10-19 日本ビクター株式会社 電界効果トランジスタ
JPH0233940A (ja) * 1988-07-23 1990-02-05 Nec Corp 半導体装置の製造方法
JPH03145736A (ja) 1989-10-31 1991-06-20 Victor Co Of Japan Ltd 電界効果トランジスタ
JPH07183345A (ja) * 1993-12-24 1995-07-21 Nec Corp 半導体装置
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
JP4854934B2 (ja) * 2004-06-14 2012-01-18 ルネサスエレクトロニクス株式会社 静電気放電保護素子
JP2007180143A (ja) * 2005-12-27 2007-07-12 Toshiba Corp 窒化物半導体素子
JP5106041B2 (ja) * 2007-10-26 2012-12-26 株式会社東芝 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08330332A (ja) * 1995-05-27 1996-12-13 Nec Corp 半導体装置
US5930634A (en) * 1997-04-21 1999-07-27 Advanced Micro Devices, Inc. Method of making an IGFET with a multilevel gate
US6846727B2 (en) * 2001-05-21 2005-01-25 International Business Machines Corporation Patterned SOI by oxygen implantation and annealing
CN2510997Y (zh) * 2001-11-27 2002-09-11 北京邮电大学 高速、高灵敏度的谐振腔增强型光电探测器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103370777A (zh) * 2011-02-15 2013-10-23 夏普株式会社 半导体装置
CN103370777B (zh) * 2011-02-15 2016-02-24 夏普株式会社 半导体装置
CN104425571A (zh) * 2013-09-10 2015-03-18 台达电子工业股份有限公司 半导体装置
CN104425571B (zh) * 2013-09-10 2017-03-01 台达电子工业股份有限公司 半导体装置

Also Published As

Publication number Publication date
US8232609B2 (en) 2012-07-31
US20110006351A1 (en) 2011-01-13
DE102010026996A1 (de) 2011-03-17
JP5458709B2 (ja) 2014-04-02
CN101958321B (zh) 2013-03-06
DE102010026996B4 (de) 2014-07-10
JP2011023385A (ja) 2011-02-03

Similar Documents

Publication Publication Date Title
CN104916670B (zh) 半导体装置
CN105609545B (zh) 半导体装置
JP5940235B1 (ja) 半導体装置
CN204680675U (zh) 半导体器件的结构
CN102751329B (zh) 半导体装置
US9548370B2 (en) Transistor device with integrated gate-resistor
US8368167B1 (en) Schottky diode with extended forward current capability
CN101958321B (zh) 半导体装置
US20160111529A1 (en) Semiconductor device
CN104995737B (zh) 半导体装置
US11121250B2 (en) Silicon carbide semiconductor device
US20120161225A1 (en) Integrated mosfet devices with schottky diodes and associated methods of manufacturing
US10396148B2 (en) Semiconductor device
CN106129110B (zh) 一种双通道rc-igbt器件及其制备方法
US7423325B2 (en) Lateral field-effect-controllable semiconductor component for RF applications
CN106067481B (zh) 一种双通道rc-igbt器件及其制备方法
CN106098764B (zh) 一种双通道rc-ligbt器件及其制备方法
CN102361035A (zh) 一种无外延层的rf-ldmos器件结构
US8969925B2 (en) Semiconductor element
CN103794599A (zh) 半导体装置
US7868382B2 (en) Emitter-switched power actuator with integrated Zener diode between source and base
US8766278B2 (en) Silicon carbide semiconductor device
US8963658B2 (en) Micropstrip transmission line/coplanar waveguide (CPW) transistor structure
US11508844B2 (en) Semiconductor device
US10811529B2 (en) Transistor device with gate resistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant