JP4854934B2 - 静電気放電保護素子 - Google Patents
静電気放電保護素子 Download PDFInfo
- Publication number
- JP4854934B2 JP4854934B2 JP2004176237A JP2004176237A JP4854934B2 JP 4854934 B2 JP4854934 B2 JP 4854934B2 JP 2004176237 A JP2004176237 A JP 2004176237A JP 2004176237 A JP2004176237 A JP 2004176237A JP 4854934 B2 JP4854934 B2 JP 4854934B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- type well
- region
- well
- protection element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 133
- 239000004065 semiconductor Substances 0.000 claims description 46
- 239000012535 impurity Substances 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 description 58
- 208000028659 discharge Diseases 0.000 description 25
- 229910021332 silicide Inorganic materials 0.000 description 17
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 17
- 230000000694 effects Effects 0.000 description 16
- 230000003071 parasitic effect Effects 0.000 description 14
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000003321 amplification Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
- H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
半導体基板と、この半導体基板の表面に形成され前記半導体基板の表面に垂直な方向から見て矩形である第1の第1導電型ウエルと、
前記半導体基板の表面に前記第1の第1導電型ウエルを囲むように前記第1の第1導電型ウエルから離隔して形成され基準電位が印加される第2の第1導電型ウエルと、
前記第1の第1導電型ウエルの表面に形成され静電気放電が入力される複数の第1の第2導電型領域及び基準電位が印加される複数の第2の第2導電型領域が相互に離隔して形成された複数の第2導電型トランジスタと、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間に設けられ前記第1の第1導電型ウエルの4つの端縁のうちの1以上の端縁それぞれの一部分を前記第2の第1導電型ウエルに接続する第3の第1導電型ウエルと、を有し、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間の領域のうち前記第3の第1導電型ウエルを除く領域の抵抗率が、前記第1乃至第3の第1導電型ウエルの抵抗率よりも高く、
前記第3の第1導電型ウエルにおける前記第1の第1導電型ウエルとの接続部分から前記第2の第1導電型ウエルとの接続部分に向かう方向に直交する方向の長さが、前記第1の第2導電型領域の前記直交する方向における長さよりも小さく、
前記第2導電型トランジスタにおいて夫々複数の前記第1及び第2の第2導電型領域が第1方向に沿って交互に配列されており、前記第3の第1導電型ウエルが前記第1の第1導電型ウエルにおける前記第1方向に延びる端縁に接続され、
前記第3の第1導電型ウエルが、前記端縁における前記第2の第2導電型領域から見て前記第1方向に直交する第2方向に相当する位置に接続されている、
ことを特徴とする。
(2)本発明の第2の観点に係る静電気放電保護素子は、
半導体基板と、この半導体基板の表面に形成され前記半導体基板の表面に垂直な方向から見て矩形である第1の第1導電型ウエルと、
前記半導体基板の表面に前記第1の第1導電型ウエルを囲むように前記第1の第1導電型ウエルから離隔して形成され基準電位が印加される第2の第1導電型ウエルと、
前記第1の第1導電型ウエルの表面に形成され静電気放電が入力される複数の第1の第2導電型領域及び基準電位が印加される複数の第2の第2導電型領域が相互に離隔して形成された複数の第2導電型トランジスタと、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間に設けられ前記第1の第1導電型ウエルの4つの端縁のうちの1以上の端縁それぞれの一部分を前記第2の第1導電型ウエルに接続する第3の第1導電型ウエルと、を有し、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間の領域のうち前記第3の第1導電型ウエルを除く領域の抵抗率が、前記第1乃至第3の第1導電型ウエルの抵抗率よりも高く、
前記第3の第1導電型ウエルにおける前記第1の第1導電型ウエルとの接続部分から前記第2の第1導電型ウエルとの接続部分に向かう方向に直交する方向の長さが、前記第1の第2導電型領域の前記直交する方向における長さよりも小さく、
前記第2導電型トランジスタにおいて夫々複数の前記第1及び第2の第2導電型領域が第1方向に沿って交互に配列されており、前記第3の第1導電型ウエルが前記第1の第1導電型ウエルにおける前記第1方向に直交する第2方向に延びる端縁に接続されている、
ことを特徴とする。
(3)本発明の第3の観点に係る静電気放電保護素子は、
半導体基板と、この半導体基板の表面に形成され前記半導体基板の表面に垂直な方向から見て矩形である第1の第1導電型ウエルと、
前記半導体基板の表面に前記第1の第1導電型ウエルを囲むように前記第1の第1導電型ウエルから離隔して形成され基準電位が印加される第2の第1導電型ウエルと、
前記第1の第1導電型ウエルの表面に形成され静電気放電が入力される複数の第1の第2導電型領域及び基準電位が印加される複数の第2の第2導電型領域が相互に離隔して形成された複数の第2導電型トランジスタと、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間に設けられ前記第1の第1導電型ウエルの4つの端縁のうちの1以上の端縁それぞれの一部分を前記第2の第1導電型ウエルに接続する第3の第1導電型ウエルと、を有し、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間の領域のうち前記第3の第1導電型ウエルを除く領域の抵抗率が、前記第1乃至第3の第1導電型ウエルの抵抗率よりも高く、
前記第3の第1導電型ウエルにおける前記第1の第1導電型ウエルとの接続部分から前記第2の第1導電型ウエルとの接続部分に向かう方向に直交する方向の長さが、前記第1の第2導電型領域の前記直交する方向における長さよりも小さく、
前記第2の第1導電型ウエルの表面に、その不純物濃度が前記第2の第1導電型ウエルの不純物濃度よりも高く前記基準電位が印加される第1導電型のガードリングが、前記第1の第1導電型ウエルを囲むように形成され、
前記ガードリングが前記第3の第1導電型ウエル内に延出している、
ことを特徴とする。
(4)本発明の第4の観点に係る静電気放電保護素子は、
半導体基板と、この半導体基板の表面に形成され前記半導体基板の表面に垂直な方向から見て矩形である第1の第1導電型ウエルと、
前記半導体基板の表面に前記第1の第1導電型ウエルを囲むように前記第1の第1導電型ウエルから離隔して形成され基準電位が印加される第2の第1導電型ウエルと、
前記第1の第1導電型ウエルの表面に形成され静電気放電が入力される複数の第1の第2導電型領域及び基準電位が印加される複数の第2の第2導電型領域が相互に離隔して形成された複数の第2導電型トランジスタと、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間に設けられ前記第1の第1導電型ウエルの4つの端縁のうちの1以上の端縁それぞれの一部分を前記第2の第1導電型ウエルに接続する第3の第1導電型ウエルと、を有し、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間の領域のうち前記第3の第1導電型ウエルを除く領域の抵抗率が、前記第1乃至第3の第1導電型ウエルの抵抗率よりも高く、
前記第3の第1導電型ウエルにおける前記第1の第1導電型ウエルとの接続部分から前記第2の第1導電型ウエルとの接続部分に向かう方向に直交する方向の長さが、前記第1の第2導電型領域の前記直交する方向における長さよりも小さく、
前記第2導電型トランジスタにおいて夫々複数の前記第1及び第2の第2導電型領域が第1方向に沿って交互に配列されており、
前記第1の第2導電型領域と前記第2の第2導電型領域との間の領域の上方に設けられた複数本のゲート電極と、この複数本のゲート電極を相互に接続すると共にその一部が前記第2の第1導電型ウエルに接続された抵抗体と、をさらに有する、
ことを特徴とする。
2;Pウエル
3;Nウエル
4、14;ESD保護素子
5、15;ソース領域
6、16;ドレイン領域
7、17;ゲート電極
8、18;トランジスタ形成領域
9;コンタクト
10、20;シリサイドブロック領域
11;Pウエルブロック領域
11a〜11h;切込
12、22;ガードリング
12a;枠状部
12b;延出部
25;入力パッド
26;配線
31;抵抗体
32、35;上層配線
33;コンタクト
34;P+領域
41;抵抗体
42、44;ビア
43;上層配線
45;コンタクト
51;抵抗体
52、54;ビア
53、56;上層配線
55;コンタクト
57;シリサイド
101;入力バッファ
102;配線
103;入力パッド
104;1次保護素子
105;2次保護素子
106;入力保護抵抗
111;フィンガー
112;P型基板
113;Pウエル
114;STI領域
115;ソース領域
116;ドレイン領域
117;チャネル領域
118;ゲート電極
119;ガードリング
120;コンタクト
121;Pウエルブロック領域
122;辺
131;P型基板
132;PチャネルMOSトランジスタ(PMOS)
133;NチャネルMOSトランジスタ(NMOS)
134;Nウエル
135;ソース領域
136;ガードリング
137;Pウエル
138;ソース領域
139;ガードリング
F1乃至F6;フィンガー
D;長さ
GND;接地電位配線
VDD;電源電位配線
Rd;ドレイン抵抗
Rsub、Rsub1、Rsub1a、Rsub2,3、Rsub2a、Rsub5a、Rsub4,5、Rsub6a、Rsub6;基板抵抗
Claims (11)
- 半導体基板と、この半導体基板の表面に形成され前記半導体基板の表面に垂直な方向から見て矩形である第1の第1導電型ウエルと、
前記半導体基板の表面に前記第1の第1導電型ウエルを囲むように前記第1の第1導電型ウエルから離隔して形成され基準電位が印加される第2の第1導電型ウエルと、
前記第1の第1導電型ウエルの表面に形成され静電気放電が入力される複数の第1の第2導電型領域及び基準電位が印加される複数の第2の第2導電型領域が相互に離隔して形成された複数の第2導電型トランジスタと、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間に設けられ前記第1の第1導電型ウエルの4つの端縁のうちの1以上の端縁それぞれの一部分を前記第2の第1導電型ウエルに接続する第3の第1導電型ウエルと、を有し、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間の領域のうち前記第3の第1導電型ウエルを除く領域の抵抗率が、前記第1乃至第3の第1導電型ウエルの抵抗率よりも高く、
前記第3の第1導電型ウエルにおける前記第1の第1導電型ウエルとの接続部分から前記第2の第1導電型ウエルとの接続部分に向かう方向に直交する方向の長さが、前記第1の第2導電型領域の前記直交する方向における長さよりも小さく、
前記第2導電型トランジスタにおいて夫々複数の前記第1及び第2の第2導電型領域が第1方向に沿って交互に配列されており、前記第3の第1導電型ウエルが前記第1の第1導電型ウエルにおける前記第1方向に延びる端縁に接続され、
前記第3の第1導電型ウエルが、前記端縁における前記第2の第2導電型領域から見て前記第1方向に直交する第2方向に相当する位置に接続されている、
ことを特徴とする静電気放電保護素子。 - 半導体基板と、この半導体基板の表面に形成され前記半導体基板の表面に垂直な方向から見て矩形である第1の第1導電型ウエルと、
前記半導体基板の表面に前記第1の第1導電型ウエルを囲むように前記第1の第1導電型ウエルから離隔して形成され基準電位が印加される第2の第1導電型ウエルと、
前記第1の第1導電型ウエルの表面に形成され静電気放電が入力される複数の第1の第2導電型領域及び基準電位が印加される複数の第2の第2導電型領域が相互に離隔して形成された複数の第2導電型トランジスタと、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間に設けられ前記第1の第1導電型ウエルの4つの端縁のうちの1以上の端縁それぞれの一部分を前記第2の第1導電型ウエルに接続する第3の第1導電型ウエルと、を有し、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間の領域のうち前記第3の第1導電型ウエルを除く領域の抵抗率が、前記第1乃至第3の第1導電型ウエルの抵抗率よりも高く、
前記第3の第1導電型ウエルにおける前記第1の第1導電型ウエルとの接続部分から前記第2の第1導電型ウエルとの接続部分に向かう方向に直交する方向の長さが、前記第1の第2導電型領域の前記直交する方向における長さよりも小さく、
前記第2導電型トランジスタにおいて夫々複数の前記第1及び第2の第2導電型領域が第1方向に沿って交互に配列されており、前記第3の第1導電型ウエルが前記第1の第1導電型ウエルにおける前記第1方向に直交する第2方向に延びる端縁に接続されている、
ことを特徴とする静電気放電保護素子。 - 半導体基板と、この半導体基板の表面に形成され前記半導体基板の表面に垂直な方向から見て矩形である第1の第1導電型ウエルと、
前記半導体基板の表面に前記第1の第1導電型ウエルを囲むように前記第1の第1導電型ウエルから離隔して形成され基準電位が印加される第2の第1導電型ウエルと、
前記第1の第1導電型ウエルの表面に形成され静電気放電が入力される複数の第1の第2導電型領域及び基準電位が印加される複数の第2の第2導電型領域が相互に離隔して形成された複数の第2導電型トランジスタと、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間に設けられ前記第1の第1導電型ウエルの4つの端縁のうちの1以上の端縁それぞれの一部分を前記第2の第1導電型ウエルに接続する第3の第1導電型ウエルと、を有し、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間の領域のうち前記第3の第1導電型ウエルを除く領域の抵抗率が、前記第1乃至第3の第1導電型ウエルの抵抗率よりも高く、
前記第3の第1導電型ウエルにおける前記第1の第1導電型ウエルとの接続部分から前記第2の第1導電型ウエルとの接続部分に向かう方向に直交する方向の長さが、前記第1の第2導電型領域の前記直交する方向における長さよりも小さく、
前記第2の第1導電型ウエルの表面に、その不純物濃度が前記第2の第1導電型ウエルの不純物濃度よりも高く前記基準電位が印加される第1導電型のガードリングが、前記第1の第1導電型ウエルを囲むように形成され、
前記ガードリングが前記第3の第1導電型ウエル内に延出している、
ことを特徴とする静電気放電保護素子。 - 半導体基板と、この半導体基板の表面に形成され前記半導体基板の表面に垂直な方向から見て矩形である第1の第1導電型ウエルと、
前記半導体基板の表面に前記第1の第1導電型ウエルを囲むように前記第1の第1導電型ウエルから離隔して形成され基準電位が印加される第2の第1導電型ウエルと、
前記第1の第1導電型ウエルの表面に形成され静電気放電が入力される複数の第1の第2導電型領域及び基準電位が印加される複数の第2の第2導電型領域が相互に離隔して形成された複数の第2導電型トランジスタと、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間に設けられ前記第1の第1導電型ウエルの4つの端縁のうちの1以上の端縁それぞれの一部分を前記第2の第1導電型ウエルに接続する第3の第1導電型ウエルと、を有し、
前記第1の第1導電型ウエルと前記第2の第1導電型ウエルとの間の領域のうち前記第3の第1導電型ウエルを除く領域の抵抗率が、前記第1乃至第3の第1導電型ウエルの抵抗率よりも高く、
前記第3の第1導電型ウエルにおける前記第1の第1導電型ウエルとの接続部分から前記第2の第1導電型ウエルとの接続部分に向かう方向に直交する方向の長さが、前記第1の第2導電型領域の前記直交する方向における長さよりも小さく、
前記第2導電型トランジスタにおいて夫々複数の前記第1及び第2の第2導電型領域が第1方向に沿って交互に配列されており、
前記第1の第2導電型領域と前記第2の第2導電型領域との間の領域の上方に設けられた複数本のゲート電極と、この複数本のゲート電極を相互に接続すると共にその一部が前記第2の第1導電型ウエルに接続された抵抗体と、をさらに有する、
ことを特徴とする静電気放電保護素子。 - 前記抵抗体の前記第1方向における両端部が前記第2の第1導電型ウエルに接続されていることを特徴とする請求項4に記載の静電気放電保護素子。
- 前記抵抗体の前記第1方向における中央部が前記第2の第1導電型ウエルに接続されていることを特徴とする請求項4に記載の静電気放電保護素子。
- 前記第2導電型トランジスタにおいて夫々複数の前記第1及び第2の第2導電型領域が第1方向に沿って交互に配列されており、前記第3の第1導電型ウエルが前記第1の第1導電型ウエルにおける前記第1方向に延びる端縁に接続されていることを特徴とする請求項3乃至6のいずれか1項に記載の静電気放電保護素子。
- 前記第3の第1導電型ウエルが前記端縁の前記第1方向における中央部に接続されていることを特徴とする請求項7に記載の静電気放電保護素子。
- 前記第1の第1導電型ウエルの不純物濃度と、前記第2の第1導電型ウエルの不純物濃度と、前記第3の第1導電型ウエルの不純物濃度とが相互に等しいことを特徴とする請求項1乃至8のいずれか1項に記載の静電気放電保護素子。
- 一の前記第1の第2導電型領域及びこの一の第1の第2導電型領域に隣り合う前記第2の第2導電型領域からなる一のトランジスタの基板電流が、前記半導体基板における他のトランジスタの直下域を通過するようになっていることを特徴とする請求項1、2、4、5、又は6に記載の静電気放電保護素子。
- 前記半導体基板の表面における前記第2の第1導電型ウエルの内部又は前記第2の第1導電型ウエルに隣接する領域に形成された第2導電型ウエルと、この第2導電型ウエルの表面に形成された第1導電型トランジスタと、を有し、前記第1の第1導電型ウエルにおける前記第2導電型ウエルに対向する端縁の一部が前記第2の第1導電型ウエルに接続されていることを特徴とする請求項1乃至10のいずれか1項に記載の静電気放電保護素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176237A JP4854934B2 (ja) | 2004-06-14 | 2004-06-14 | 静電気放電保護素子 |
US11/150,181 US7595537B2 (en) | 2004-06-14 | 2005-06-13 | MOS type semiconductor device having electrostatic discharge protection arrangement |
TW094119653A TWI253721B (en) | 2004-06-14 | 2005-06-14 | MOS type semiconductor device having electrostatic discharge protection arrangement |
CNB2005100764660A CN100397648C (zh) | 2004-06-14 | 2005-06-14 | 具有静电放电保护结构的mos型半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004176237A JP4854934B2 (ja) | 2004-06-14 | 2004-06-14 | 静電気放電保護素子 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011103285A Division JP5297495B2 (ja) | 2011-05-02 | 2011-05-02 | 静電気放電保護素子 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005354014A JP2005354014A (ja) | 2005-12-22 |
JP4854934B2 true JP4854934B2 (ja) | 2012-01-18 |
Family
ID=35459633
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004176237A Expired - Fee Related JP4854934B2 (ja) | 2004-06-14 | 2004-06-14 | 静電気放電保護素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7595537B2 (ja) |
JP (1) | JP4854934B2 (ja) |
CN (1) | CN100397648C (ja) |
TW (1) | TWI253721B (ja) |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4689244B2 (ja) | 2004-11-16 | 2011-05-25 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
KR100665850B1 (ko) * | 2005-07-22 | 2007-01-09 | 삼성전자주식회사 | 고집적 반도체 메모리 소자용 모오스 트랜지스터들의배치구조 및 그에 따른 배치방법 |
JP4991134B2 (ja) * | 2005-09-15 | 2012-08-01 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP4728833B2 (ja) * | 2006-02-15 | 2011-07-20 | Okiセミコンダクタ株式会社 | 半導体装置 |
JP2008010499A (ja) * | 2006-06-27 | 2008-01-17 | Mitsumi Electric Co Ltd | 半導体集積回路 |
FR2904473B1 (fr) * | 2006-07-27 | 2009-01-16 | St Microelectronics Sa | Dispositif de protection d'un circuit integre contre les decharges electrostatiques |
JP2008198777A (ja) * | 2007-02-13 | 2008-08-28 | Seiko Instruments Inc | 半導体装置 |
KR100873892B1 (ko) * | 2007-02-27 | 2008-12-15 | 삼성전자주식회사 | 멀티 핑거 트랜지스터 |
US20090032906A1 (en) * | 2007-07-30 | 2009-02-05 | Infineon Technologies Austria Ag | Electro static discharge device and method for manufacturing an electro static discharge device |
TWI361485B (en) * | 2008-04-30 | 2012-04-01 | Macronix Int Co Ltd | Transistor layout for electrostatic discharge protective circuit |
CN101587889B (zh) * | 2008-05-21 | 2010-08-18 | 旺宏电子股份有限公司 | 静电放电保护电路的晶体管布局 |
JP2010080622A (ja) * | 2008-09-25 | 2010-04-08 | Panasonic Corp | 半導体集積回路 |
JP5509573B2 (ja) * | 2008-10-28 | 2014-06-04 | 富士通セミコンダクター株式会社 | 静電気放電保護回路及びそれを有する集積回路装置 |
JP2010182727A (ja) * | 2009-02-03 | 2010-08-19 | Renesas Electronics Corp | 半導体装置 |
JP5595751B2 (ja) * | 2009-03-11 | 2014-09-24 | ルネサスエレクトロニクス株式会社 | Esd保護素子 |
JP5458709B2 (ja) * | 2009-07-13 | 2014-04-02 | 三菱電機株式会社 | 半導体装置 |
US8218277B2 (en) * | 2009-09-08 | 2012-07-10 | Xilinx, Inc. | Shared electrostatic discharge protection for integrated circuit output drivers |
JP5529607B2 (ja) * | 2010-03-29 | 2014-06-25 | セイコーインスツル株式会社 | 半導体装置 |
CN102214689B (zh) | 2010-04-06 | 2012-11-07 | 上海华虹Nec电子有限公司 | 超级结器件的终端保护结构及其制造方法 |
US8881085B1 (en) * | 2010-06-03 | 2014-11-04 | Xilinx, Inc. | Cell-level electrostatic discharge protection for an integrated circuit |
US8350329B2 (en) | 2010-10-19 | 2013-01-08 | International Business Machines Corporation | Low trigger voltage electrostatic discharge NFET in triple well CMOS technology |
US9209098B2 (en) | 2011-05-19 | 2015-12-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | HVMOS reliability evaluation using bulk resistances as indices |
JP2013008715A (ja) * | 2011-06-22 | 2013-01-10 | Semiconductor Components Industries Llc | 半導体装置 |
JP5849670B2 (ja) * | 2011-12-09 | 2016-02-03 | セイコーエプソン株式会社 | 半導体装置 |
US8853783B2 (en) * | 2012-01-19 | 2014-10-07 | Globalfoundries Singapore Pte. Ltd. | ESD protection circuit |
CN103545367B (zh) * | 2012-07-17 | 2016-01-20 | 旺宏电子股份有限公司 | 半导体结构及其形成方法 |
US9058853B2 (en) * | 2012-08-16 | 2015-06-16 | Xilinx, Inc. | Integrated circuit having improved radiation immunity |
US9378958B2 (en) | 2012-12-28 | 2016-06-28 | United Microelectronics Corporation | Electrostatic discharge protection structure and fabricating method thereof |
US9105477B2 (en) * | 2013-03-28 | 2015-08-11 | Semiconductor Manufacturing International (Shanghai) Corporation | ESD protection structure and ESD protection circuit |
US9462674B1 (en) | 2013-08-26 | 2016-10-04 | Xilinx, Inc. | Circuits for and methods of providing a charge device model ground path using substrate taps in an integrated circuit device |
TWI585945B (zh) * | 2014-10-14 | 2017-06-01 | 健行學校財團法人健行科技大學 | 一種具有閘極化二極體的靜電放電防護元件 |
EP3163618A1 (en) | 2015-10-27 | 2017-05-03 | Nexperia B.V. | Electrostatic discharge protection device |
JP2017123374A (ja) * | 2016-01-05 | 2017-07-13 | ソニー株式会社 | 半導体集積回路及びその制御方法 |
CN106952901B (zh) * | 2016-01-06 | 2020-08-07 | 中芯国际集成电路制造(北京)有限公司 | 静电放电保护结构及其形成方法 |
US9806112B1 (en) * | 2016-05-02 | 2017-10-31 | Huawei Technologies Co., Ltd. | Electrostatic discharge guard structure |
DE102016119813B4 (de) | 2016-10-18 | 2024-03-28 | Infineon Technologies Ag | Schutzstruktur gegen elektrostatische Entladung und Verfahren zum Herstellen einer Schutzstruktur gegen elektrostatische Entladung |
JP6828588B2 (ja) * | 2017-05-22 | 2021-02-10 | 株式会社ソシオネクスト | 半導体装置 |
US10833151B2 (en) * | 2017-06-07 | 2020-11-10 | Macronix International Co., Ltd. | Semiconductor structure and operation method thereof |
US10740527B2 (en) * | 2017-09-06 | 2020-08-11 | Apple Inc. | Semiconductor layout in FinFET technologies |
US11562953B2 (en) * | 2018-10-23 | 2023-01-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cell having stacked pick-up region |
CN112289790B (zh) * | 2020-11-30 | 2022-10-25 | 杰华特微电子股份有限公司 | 一种用于esd防护电路的多指型ggnmos器件及其制作方法 |
CN115249689A (zh) * | 2021-04-28 | 2022-10-28 | 长鑫存储技术有限公司 | 图形单元结构及图形阵列结构 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3149999B2 (ja) * | 1992-10-31 | 2001-03-26 | 日本電気株式会社 | 半導体入出力保護装置 |
KR100203054B1 (ko) * | 1995-12-02 | 1999-06-15 | 윤종용 | 개선된 정전기 방전 능력을 갖는 집적 회로 |
JP3237110B2 (ja) * | 1998-03-24 | 2001-12-10 | 日本電気株式会社 | 半導体装置 |
JP3317345B2 (ja) * | 1999-07-23 | 2002-08-26 | 日本電気株式会社 | 半導体装置 |
JP3942324B2 (ja) * | 1999-09-29 | 2007-07-11 | Necエレクトロニクス株式会社 | 入力保護回路 |
US6399990B1 (en) * | 2000-03-21 | 2002-06-04 | International Business Machines Corporation | Isolated well ESD device |
KR100383003B1 (ko) * | 2000-12-30 | 2003-05-09 | 주식회사 하이닉스반도체 | 멀티-핑거구조의 esd 보호회로 |
US6815775B2 (en) * | 2001-02-02 | 2004-11-09 | Industrial Technology Research Institute | ESD protection design with turn-on restraining method and structures |
JP2003249625A (ja) * | 2002-02-22 | 2003-09-05 | Nec Microsystems Ltd | 保護素子 |
JP3888912B2 (ja) * | 2002-03-04 | 2007-03-07 | ローム株式会社 | 半導体集積回路装置 |
TWI259573B (en) * | 2002-04-22 | 2006-08-01 | Ind Tech Res Inst | High efficiency substrate-triggered ESD protection component |
US20030202307A1 (en) * | 2002-04-26 | 2003-10-30 | Kei-Kang Hung | Semiconductor device with ESD protection |
US6841825B2 (en) * | 2002-06-05 | 2005-01-11 | Shindengen Electric Manufacturing Co., Ltd. | Semiconductor device |
CN1241262C (zh) * | 2002-10-08 | 2006-02-08 | 台湾积体电路制造股份有限公司 | 静电放电防护电路与相关的金属氧化半导体晶体管结构 |
JP2004006949A (ja) * | 2003-07-07 | 2004-01-08 | Seiko Epson Corp | 半導体装置 |
US6979869B2 (en) * | 2003-10-01 | 2005-12-27 | Lsi Logic Corporation | Substrate-biased I/O and power ESD protection circuits in deep-submicron twin-well process |
-
2004
- 2004-06-14 JP JP2004176237A patent/JP4854934B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-13 US US11/150,181 patent/US7595537B2/en not_active Expired - Fee Related
- 2005-06-14 CN CNB2005100764660A patent/CN100397648C/zh not_active Expired - Fee Related
- 2005-06-14 TW TW094119653A patent/TWI253721B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US7595537B2 (en) | 2009-09-29 |
TW200605278A (en) | 2006-02-01 |
US20050275032A1 (en) | 2005-12-15 |
JP2005354014A (ja) | 2005-12-22 |
TWI253721B (en) | 2006-04-21 |
CN1716604A (zh) | 2006-01-04 |
CN100397648C (zh) | 2008-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4854934B2 (ja) | 静電気放電保護素子 | |
KR100341379B1 (ko) | 보호 회로를 갖는 반도체 장치 | |
US8008723B2 (en) | Semiconductor device including a plurality of diffusion layers and diffusion resistance layer | |
US7465995B2 (en) | Resistor structure for ESD protection circuits | |
US7525779B2 (en) | Diode strings and electrostatic discharge protection circuits | |
US7183612B2 (en) | Semiconductor device having an electrostatic discharge protecting element | |
JP4290468B2 (ja) | 静電気放電保護素子 | |
US20080135940A1 (en) | Semiconductor Device | |
US6777721B1 (en) | SCR device for ESD protection | |
JP4209433B2 (ja) | 静電破壊保護装置 | |
KR20040081055A (ko) | 반도체 장치 | |
JP2010182727A (ja) | 半導体装置 | |
JP2006074012A (ja) | 双方向型静電気放電保護素子 | |
JP3888912B2 (ja) | 半導体集積回路装置 | |
US20080169509A1 (en) | Semiconductor device | |
US10700053B2 (en) | Electrostatic protection element | |
JP3169844B2 (ja) | 半導体装置 | |
JP5297495B2 (ja) | 静電気放電保護素子 | |
JP2010080622A (ja) | 半導体集積回路 | |
JP2007019413A (ja) | 保護回路用半導体装置 | |
JP4781620B2 (ja) | 静電気放電保護素子 | |
JP4504664B2 (ja) | 静電気放電保護素子及び静電気放電保護回路 | |
JP2005259953A (ja) | 半導体装置 | |
US20130168772A1 (en) | Semiconductor device for electrostatic discharge protecting circuit | |
JP2012028380A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070126 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070514 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080620 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110502 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110928 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111025 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111026 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141104 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |