TWI253721B - MOS type semiconductor device having electrostatic discharge protection arrangement - Google Patents

MOS type semiconductor device having electrostatic discharge protection arrangement Download PDF

Info

Publication number
TWI253721B
TWI253721B TW094119653A TW94119653A TWI253721B TW I253721 B TWI253721 B TW I253721B TW 094119653 A TW094119653 A TW 094119653A TW 94119653 A TW94119653 A TW 94119653A TW I253721 B TWI253721 B TW I253721B
Authority
TW
Taiwan
Prior art keywords
region
layer
well
type
semiconductor device
Prior art date
Application number
TW094119653A
Other languages
English (en)
Other versions
TW200605278A (en
Inventor
Noriyuki Kodama
Hitoshi Irino
Original Assignee
Nec Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nec Electronics Corp filed Critical Nec Electronics Corp
Publication of TW200605278A publication Critical patent/TW200605278A/zh
Application granted granted Critical
Publication of TWI253721B publication Critical patent/TWI253721B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/027—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path
    • H01L27/0277—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements specially adapted to provide an electrical current path other than the field effect induced current path involving a parasitic bipolar transistor triggered by the local electrical biasing of the layer acting as base of said parasitic bipolar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

1253721 九、發明說明： 【發明所屬之技術領域】 到由靜電放電現防止其内部電路受 氧化物半導_體之種包含數個金屬 【先前技術】 -備在化物半導體鮮導體裝置中裝設―種靜電放雷料 能適當的操作前予以解;生4 電保護設備 與閉容易.::為-者= 揭-+ 在日本么開專利公報第JP-A-H11-274404 _巾所 鎖問題之發Σ ㈣之驟回問題，但是卻沒有提及任何閉 【發明内容】 之 驟回問題和閉裝置之設立使得不均句 开，提出—種半導體裝置，包括-半導體基板、- 2:ΐΐ:板之井區、一界定於該井區之電晶體形成區、 J，Βθ_颜所產生之靜電放魏護元件，該轉體裝置 含數個指狀之多指狀結構為其繼。各指狀結構包含數 個被此平行配置之狹長型閘極電極、數個呈現出第-導電型之i 1253721 —區及數個呈現出第一導電型之第二區， 。該半導體裝置又包括—形成於所述;區之防護環，、環 3 Ξΐί之井區，及—基板電_定系統，係與該靜電放電 ίϊΐϊ 決定電晶體形成區上基板電阻之分佈，使得驟 發生=抑^反應之方式發生闕有錄結構，以致關狀態之 所料區呈現出第—導· ’輕阻隔區也許會顯現出和
導電型式。或，該井區阻隔區也許可為_呈 —導電型之尚電阻區。 在一較佳實施例中，電晶體形成區係形成為一矩形區， 1區阻隔區之配置，使得-間隙被界定於電晶體形成區之一邊的 中間旁，該邊係與該狹長型閘極電極之延伸方向相互垂直。依此 情況，該基板電阻測定系統包含界定該間隙之井區阻隔區。又， 在車乂佳情況下，在各第一區上形成一第一石夕化層，在各第二區上 形成一第二矽化層，一矽化物阻隔區係界定在第二矽化層。 /、在另:較佳實施例，該半導體裝置又包括一界定出該電晶體 形成區之淺溝槽隔離層，所述井區阻隔區係設置在淺溝槽隔離層 之下。該淺溝槽隔離層具有一間隙，係在井區阻隔區之間隙的上 面形成。依此情況，該基板電阻測定系統又包含一突起部分，係 ，防護環延伸到形成於淺溝槽隔離之間隙。在較佳情況下，在各 第一區上形成一第一矽化層，在各第二區上形成一第二矽化層， 一矽化物阻隔區係界定在第二矽化層。 在另一較佳實施例中，一對井區阻隔區係用以代替所述井區 阻隔。依此情況，此一井區阻隔區之設置，使得二間隙界定於 電晶體形成區對邊之中間的旁邊，此與該狹長型閘極電極之延伸 方向垂直，所述基板電阻測定系統包含一對井區阻隔區，界定出 該間隙。在較佳情況下，一第一井區阻隔區係界定於各第一區下 面之井區，而第二井區阻隔區係界定於各第二區下面之井區。 6 125.3721 形成2實施例中，該半導體裝置又包括—界定該電晶體 層ίϊ ϊΐΐ隔離層，所述井區阻隔區係設置於該淺溝槽隔離 板電阻、、則丄§玄！晶^^區係形成為一矩形區，所述基 淺含二電阻層，係於該井區阻隔區之各邊之上的 带成^「k上形成’其靠近最外邊指祕構，各電阻層連接著 :區’並且呈現出第一導電型，並且再與防; 第連ί卜2月況下，在各第—區上形成—第—石夕化層，在各 Γ匕i 成—第二魏層，—魏物阻隔區係界定於該第二石夕 阻ρΐ另實施例中，數個井區阻隔區係用來代替所述井區 “數個井區阻隔區之設置，使得該間隙位 :¾ 細，，與該狹長型問極電極之延伸方 門階t板電阻歡祕包含數個井區阻隔區界定出該 二永：在練情況下，第—井區阻隔區係位於 1上开 1:井Γ隔區係位於各第二區之下之井區。或，在 二幵:成-第-魏層，在各第二區上則形成H 並 中一矽化物阻隔區係被界定於第二矽化層。 ” 佳實施例中，—對井區阻隔區用來代替所述井區阻 51，況，該二井區阻隔區係沿著電晶體形成區之二對邊 -、，此一對邊與該狹長型閘極電極之延伸方向相互垂直，又， =基板電_定系統包含數個界定於第—區下面之井區之 J品，隔區，及數個界定於第二區下面之井區 甲1和電極之延伸方向平行之電晶體形成區之二對邊。 ，另-較佳實施例中’所述基板電阻測定系統包含二狹 電曰!體师之二對邊配置，此二對邊係與該 Ξί係連接者—狹長型電阻層之—端，並且連接著其他狹長型電 ρ層之另一端，而該狹長型電阻層係連接著該防護環之各端。在 7 1253721 在各第二區上形 較佳情況下’在各第-區上形成—第一石夕化芦 成一第二矽化層。 曰 層，二Γ半導體裝置又包括-_^ 區，前述之基板電_定系統包; =一 ίΐ面ί爾槽隔離層’該邊與狹長型閉極電極之二： S i二/曰一，連結之該電阻層，係形成 石 形成—第―石夕化層，在各第二區上形成—第二魏ϊ: 一矽化物阻隔區係界定於該第二矽化層。 坪/化層 【實施方式】 呈右發日狀數個難實關之前，將先描述先前技術中 電放電(ESD)保護設備之金屬氧化物半導體_ 體I置，以對本發明有較佳之了解。 干导 圖1和圖2說明第前技術之具有靜電放電保 屬乳化物半導體型半導體裝置。 荀 如圖2所示，第一先前技術之金屬氧化物半導體型 ，包含-P型半導體基板1()，係源自—p型石夕晶圓，及 係職於該ρ型半導體基板1G。此—先前技術之金屬氧 ，半導體型半導體裝置，其特徵為具有—多指狀結構，以有效 構成靜電放電保護設備。 ，在前述之多指狀結構中，數個狹長型閘極電極14係形成於p 型井區12,以彼此平行來配置。如圖2所示，各狹長型閘極電極 ^又包含一閘極絕緣層14A，在p型井區12上形成，作為一矽 氧化層，以及一形成於閘極絕緣層14a上之閘極電極層14B，作 為一多晶石夕層。 又’如圖1所示，在該多指狀結構中，數個N+型區16S、 1253721 16D係形成於P型井區12，以致交替的配置於狹長型 14。在此實施例，N型雜質擴散區i6S係作為一源極區， 16D係作為-沒極區，—通道區16C被界跋介於 ϋ 和汲極區16D之間。 雖然圖1和圖2沒有顯示，實際上，—中間絕 包含P型井區之P型半導體基板1〇之表面，因此 閘極電極14、源極區16S、及汲極區16D。 乂又 接觸插塞17S係形成於各源極區16S上面之中 因此與對應之源極區16S相接，而且配置於狹長型閘極電極曰’ m向(如圖1所示)。同樣的，接觸插塞i7D係形成於各& 極區16D上面之中間絕緣層，因此與對應之汲極區廳 及 而且配置於狹長朗極電極14之延伸方向。再者，：接觸= 接飼㈣極14之末端上面之中間絕緣層: 在圖1中，圖號18係指一界定一電晶體 電晶體形成區19中產生和形成狹長侧 偏二,/及沒極區16D。另外’圖號20係指一 p+型區， 刑F %口/、於P型井區12’以環繞著淺溝槽隔離層18,該P+ 型區20係作為一防護環。 簡言之，圖1所示之以多指狀結構為 ί^_ίί長型問極電極14、源極區16S、及没極區16D t ，而數個金屬氧化物半導體電晶體係依序沿i 各狹長型閘極電極14形成和配置。 布 圖圖中，源極區應係經由接觸插塞17S (未顯示於 插夷14C;^f地。相似的’各狹長型閘極電極14係經由接觸 極電極14而中介而接地。亦即，沿著各狹長型閘 接二極厘ΐ各金屬乳化物半導體電晶體，係被界定為一連 _金屬氧化物半導體電晶體。又，ρ+型區或ρ+型防護環 1253721 化物贿賴之金屬氧 ，3中’圖號TR表示一沿著各狹長型間極電極 &屬乳化物半導體電晶體。另外，如 =之 态’成為一形成於ρ型半導體基板1〇 =^ (CMOS)反相器，而該互補式全乳化物+導體 茶照上述圖2，金屬氧化物半導體電晶體TR之間 2=)係接地(GND)’該金屬氧化物半_電晶體极之二 ϊΐίΪί/雜板扣。又，輸錢衝1或互赋金屬氧化物 丰^^CMOS}反相裔BU之-共同電極係連接著電極板pD，而 互，式金屬氧化物半導體（CMOS)反相器BU之共同汲極係連 結著-形成於P型半導體基板1〇之内部電路（圖中未標示）。再 者，在該輸入緩衝器或互補式金屬氧化物半導體(CM〇s)反相器 BU’如圖2所示，該P型通道金屬氧化物半導體電晶體之一源極 係以連線方式輸入供應電壓(VDD)，而該N型通道金屬氧化物半導 體電晶體之一源極係連線以致於接地(GND)。 當一負極靜電放電電流經由電極板PD流入接地極(gnd)， 而且連接二極體之金屬氧化物半導體電晶體TR呈現一較低電 阻，藉此可防止内部電路受到負向突波電流所造成之損害。 "另一方面，當一正向靜電放電電流經由電極板PD流入金屬 氧化物半導體電晶體TR，該金屬氧化物·半導體電晶體TR可以 當作一寄生NPN型雙載子電晶體22，即如圖2所示，其中源極 1253721 1 16S係作為一射極，汲極區16D係作為一集極，而包含p型 ^區12和防護環20之P型半導體基板i。係作為一基極。注 : 圖2中’圖號R1、R2代表包括p型井區12之？型半導 豆土板10之基板電阻。亦即，經由運作寄生NPN型 體22 ’有可能防止内部電路受到正向突波電流所造成之損宝電曰曰 ⑽尤入其^當突波電流經由電極板PD之媒介而流入^極區 至屬氣化物+導體電晶體TR呈現一電流 如圖4所示）。亦即，由於突波電流流人汲極區娜戍: 壓vH、1?之沒極電壓上升，而且當汲極電壓超過—臨界電 t〇 (圖4)，在汲極區161)和通道區16C之間之一 pN接而g|7 ΐϋΓ1潰狀態，因此在該PN接面產生二個電子和電洞。該 區16D所吸收。另—方面，該電洞係 g =入包括p型井區12之p型半導體基板1〇,最後到達防& -電區12之p型半導體基板10造成 站ϋ錢與基板電流和p型半導體基板w之電阻-ϋ、防物2G相關之鄰近源極區⑽ t曾^立产—電壓值(例如:°.7伏特)，其中汲:區Si C之間之PN接面為順向偏壓，例當 (圖4)，寄生雙載子電晶體22被開啟上 和源極區16S之間形成低電阻之狀態。 •顯著的減少，因此大量之突波電雙載:ΐ:及;亟2電2阻； .此可雜突波電流或靜電放電電流被放出。電曰曰體22，猎 v 情ί，崩潰電壓^ (圖4)必須被設定為高於觸私㈣ 驟回狀恶之部分指狀結構之電屢„初發生
It2將流、經最初發生驟回狀能 ’朋潰電流 up分指狀結構。此時，金屬氧化物 1253721 ίϊΐϊΐϊ，置之内部電路可能會中斷。簡言之，為了解決 有之問題，必須確㈣回狀態能夠均勻的發生於所 合屬Ϊ i t 係顯示第二先前技術中具有靜電放電保護設備之 開型半導體裝置，該半導體|置係揭示於日本公 2 a-hii_2744(m號中。注意，在圖5和圖6中， ，、回t圖2標示部位相似之部位係以同樣的圖號指出。 型丰術之具靜電放電保護設備之金屬氧化物半導體 曰骑#二=中，P型井區阻隔區24係介於P+型防護環20和電 二119之間之p型井區12，因此位於淺溝槽隔離層18 =卜面(如圖5和圖6所示）。亦即，電晶體形成區19係由p型井 區阻隔區24所圍住。 生开 μΪ意當P型井區12經由一p型雜質植入製程而形成時，P 24係經由遮罩—與1"型井區阻隔區24相對應之區 域而界疋出來。需注意的是，ρ型井區阻隔區24亦可被界定為一 低密度之Ν型區。 π 心存有—Μ井區阻隔區24，介於電晶體形成區19和防 ^ 之間之一基板電阻（如圖6中之圖號R3)增加，導致電壓 (Vtl)之下降，因此在第二先前技術之金屬氧化物半導體型半導體 裝置中的靜電放電保護設備中，驟回狀態即可能不均勻的發生於 所有指狀結構。 x ' 第二先前技術中之金屬氧化物半導體型半導體裝置，在 驟回狀態平均的發生在所有指狀結構之前，必須妥善的決定一電 晶體形成區19和喊環20之間之基板餘值。該絲電阻 經由調節P型井區阻隔區24之寬度而決定。依此情況，不可讓 P型井區阻隔區24之寬度過窄，因為p型雜質係由p型井區 擴散到P型井區阻隔區24,使得該p型井區阻隔區消失。 因此，在第二先前技術中之金屬氧化物半導體型半導沪狀 置，有可能無法適當的設定在電晶體形成區19和防護環 12 1253721 之基板電值阻，以確保驟回狀態平均的發生於所有的指狀結構。 圖7係概念性的顯示第三先前技術中一具有靜電放電保護設 備之金屬氧化物半導體型半導體裝置，該裝置之特徵在於具有一 互補式金屬氧化物半導體(CMOS)結構，此結構係揭示於
Tung_Yang Chen 等人於“Analysis on the Dependence of Layout
Parameters on ESD Robustness of CMOS Devices for Manufacturing in Deep-Submission CMOS process，，(EE TRANSACTION SEMICONDUCTOR MANUFACTURING，VOL· 16，NO. 3, AUGUST2003, PP· 486-500) —文中。需注意的是，雖然圖7顯示 出所述靜電放電保護設備之一橫剖面圖，此圖與實際情況有所不 馨同，因為其只是一概念構圖。 如圖7所示，第三先前技術之金屬氧化物半導體型半導體裝 置，包含一源自於一 P型矽晶圓之P型半導體基板26。與上 第一先前技術金屬氧化物半導體型半導體裝置相似，第三先前 術之金屬氧化物半導體型半導體裝置之特徵在於具有一多指狀結 構，以有效的建構靜電放電保護設備。在各指狀結構中，Νθ型；^ 區28Ν和Ρ型井區28Ρ係沿著一狹長型閘極電極(圖中未 Ρ型半導體基板26形成，該二區彼此相接。 、 在Ν型井區28Ν中，一源極區30PS係形成成為一 ρ+型區。 雖然圖7並未顯示，一汲極區在Ν型井區28Ν形成為—Ρ+型區。 簡言之，一 Ρ型通道金屬氧化物半導體電晶體，通常以圖铲^ 表示，係於Ν型井區28Ν產生，以一防護環34Ν圍 ^ 井區28Ν形成為一 Ν+型區。 +另-方面，在Ρ型井區28Ρ中，―源極區3_係 N型區。雖然圖7並未顯示，一汲極區在p型井區2 ^
- N型區。簡言之，-N型通道金屬氧化物半導體電^乍^ 常以圖號32N标，係於P型井區28p產生，以曰二’通 圍住，於P型井區28P形成為一 P+型區。 n衣34P 如圖7所示’在P型通道金屬氧化物㈣體電晶體处，源 13 1253721 極區30PS和防護環3侧係以連線方式供給供 又jN型通道金屬氧化物半導體電晶體32N，源&區dd)。口 防護環34P係連線而接地(GND)。儘管圖 i °π σ 32? * Ν 型通道金屬 -電:巧相接。因此，有可能防止内部 甩路以又由逆向犬波電流或正向突波電流所造成之損害。 '、、、:而對於上述弟二先前技術之具有靜電放電保護設備之今 人超Ϊ一具有Λ型通道金屬氧化物半導體電晶體32P和N型通道 槐屬氧化物半導體電晶體32N之互補式金屬 j 7所不。亦即，所述寄生閘流(thyrist〇r)結構包括一寄生pNp雔 ，子電晶體TR1和-寄生NPN雙載子電晶體TR2。在^ =!>雙載子電晶體TR1中，P型半導體基板26係作為一集極， 型井28N係作為一基極，而源極區3〇ps係作為一射極。另一 ^面:在寄生NPN雙載子電晶體TR2巾，P型料體基板％和 ^井區皆可作為-基極，N型井區遞係作為—集極，而源極 區30NS係作為一射極。注意，在圖7中，圖號綱、腿、刪、 及RN4为別代表n型井區28N之基板電阻，圖號rpi、Rp2、 =3、及RP4分別代表P型井區28p之基板電阻，圖號代 又在可生PNP雙載子電晶體tri之集極和npn雙載子電晶體 TR2之基極之間之基板電阻。 ^舉例而吕，當Ρ型通道金屬氧化物半導體電晶體32Ρ之汲極 區（圖中未標示)被供予大量之載子(電子），一部分之載子被Ν型 雜質，散區或防護環34Ν所吸收，但是剩餘之載子流入ρ型通道 金屬氧化物半導體電晶體32Ρ之源極區30PS，藉此在Ν型井區 28Ν產生一電流。此時，在Ν型井區28Ν發生電位降，該電位 14 1253721 降係與N型井區28N之基板電阻值和在其中產生之電流值相對 應。由於在N型井區28N所發生之電位降，寄生pNp雙載子電 晶體TR1被開啟。由於pnp雙載子電晶體TR1之集極和NpN 雙載子電晶體ΊΊ^2之基極之間的連結，寄生pNp雙載子電晶體 TR1之開啟狀態造成NPN雙載子電晶體TR2之基極電位升_ = 致於NPN雙載子電晶體TR2之基極亦被開啟，導致在寄生閘流 -(PNPN)結構中發生閉鎖狀態。 . 閉鎖狀態之發生導致電源供應線(VDD)和接地線(GND)之間之 基板電阻之下降，以致於大量之電流流經半導體基板26，因而導 致靜電放電保護設備之損害。 馨 注思，上述之第一和第二金屬氧化物半導體型半導體裝置 中，閉鎖f悲也會發生，因為圖1和圖5所示之各靜電放電保 護設備通常會形成一部分之互補式金屬氧化物半導體結構。
Tiziana Cavioni 等人於“Latch-Up Characterization in Standard and Twin-Tub Test Structures by Electrical Measurements, 2-D Simulations and IR Microscopy-(Pr〇c. IEEE 1990 Int. Conference on
Microelectronic Test Structures，Vol. 3, March 1990, PP· 41,46)—文 中即探討到閉鎖狀態之發生。 又 ’ Liao S·等人於“New Observation and Analysis of Various 馨 Guaid-ring Structures on Latch-Up Hardness by Backside Photo Emission Image”（Reliability Symposium. Proceedings，2003 41st
Annual. 2003 IEEE International, March 30-April 4? 2003； pp 92-98) -一文中以光子發射照片揭示閉鎖狀態之發生。 ， 為了防止閉鎖狀態之發生，P型通道金屬氧化物半導體電晶體 32P和N型通道金屬氧化物半導體電晶體32N可以有效的於半 導體基板26形成’彼此以間隔隔開。然而，由於p型通道金屬氧 化物半$體電晶體32P和N型通道金屬氧化物半導體電晶4 32N 之間之間隔導致具靜電放電保護設備之M0S型半導體裝置之一 佈線區之增加，因此不能採用此製程。 15 1253721 你、工由瓖包括N型井區28N和P型井區28P之半導濟其 體基板電阻變小’有可能防止閉鎖狀態之發生。尤其’ ΐί 值二改· γΛ電4立依據基板電阻值和：：危經半導體基板26之電流 化亦^。，因此/當基板電阻較小時’半_基板26中電位之變 導，以致於難以開啟寄生雙載子電晶體TR1、TR2，進而 寺致防止閉鎖狀態之發生。 似進而 上升然板電阻設為較小時，驟回發生賴_發電壓(Vtl) 喊和局部發生之__之間存在—競合_。卩在閉鎖問 半導/裝置，如曰本公開專利公報第 4404號所揭不。注思，在圖8中，與圖5 相似之部位係以相同圖號表示。 ^四先前技，种之金屬氧化物半導體型半導體裝置，與 口圖所7ft之第二先前技術中之金屬氧化物半 妒 員似’除了二P型井區阻隔區36A、36B被界定於介 =電晶體形祕I9之間之p型井區12,因而沿著最外邊之狹 ，，極14而延伸。亦即，沒有任何p型井區阻隔區被界$ 體形成區19之各邊38A、遍，此與狹長型閘極電極Μ 、，在第四先前技術之金屬氧化物半導體型半導體裝置中，妳 適當的調整防護環20和各邊38A、38B之間之距離，有、= 制包含P型井區12之半導體基板(1〇)的基板電阻，使得 驟回發生問題不會發生。 =-J之 又:在第四先前技術之金屬氧化物半導體型半導體裝置 由於半導體基板本身形成即為一低電阻基板，因此實降丄 生閉鎖問題。 9 ^ 第一實施例 16 1253721 參照圖9至圖12,茲將說明依本發明之第一實施例中具有靜 電放電保護設備之金屬氧化物半導體型半導體裝置。 如圖10所示，該金屬氧化物半導體型半導體裝置包含一 p型 半導體基板40，其係源自一 p型矽晶圓。由圖9和圖1〇可見， 了P型井區41P係形成於p型半導體基板4〇,而一n型井區41n 係形成於P型井區41P。又，—矩形電晶體形成區π?經由形成 - 淺溝槽隔離層43P而被界定於p型井區41p，一矩形電晶體形 成區42N經由形成一淺溝槽隔離層43N而被界定於N型井區 31N 〇 /該金屬氧錄半導體型半導體裝置，仙―乡指狀結構 攀徵，以有效構成靜電放電保護設備。 、尤其，在電晶體形成區42P，數個狹長型閘極電極44P係形 成於P型井區41P，彼此互相平行配置。如圖1〇所示，各狹長 型閘極電，44P包含一閘極絕緣層44pA，形成於p型井區4ιρ 而成一矽氧化層，以及一閘極電極層44PB，形成於閘極絕緣層 44PA而成一多晶矽層。注意，閘極電極層44pB之各端，係藉由 層囪插塞(圖中未標不)之中介而與p型井區4ip連接。 又，在電晶體形成區42P，數個N+型區45PS、45PD係形成 於P型井區41P，交替的配置於狭長型閘極電極44p。在此實施
鲁例，如圖10所示，N+型區45PS係作為一源極區，而N+型區45pD 係作為一汲極區，一通道區45PC被界定在源極區45ps和汲極 45PD之間。 各源極區45PS皆覆蓋一層形成其上之矽化層（silicide) 4fPS。又，各汲極區45PD上部分覆蓋一層中間矽化層46pDi和 形成其上之二邊矽化層46PD2,以致一矽化物阻隔區47p被界定 於汲極區45PD(如圖9所示）。各邊石夕化層46PD係荖靡 狹長型閘極電極44P延伸出來。 ” 口 t ^另一方面，在電晶體形成區42N，數個狹長型閘極電極44N 係形成於N型井區41N，彼此平行配置。如圖I〗所示，各狹長 17 1253721 型閘極電極44N包括一閘極絕緣層44NA，形成於N型井區41N 而成-秒氧化層’以及-閘極電極層44NB，形成於閘極絕緣層 44NA而成-多晶韻。注意，閘極電極| 44nb之各端，係經由 一介層窗插塞(圖中未標示)之中介而與N型井區連接。 又，在電晶體形成區42N，數個P+型區45NS、45ND传形 成於N型井區，交替的配置於狹長·㈣極術。^實 施例中’ P 區45NS係作為一源極區，p+型雜質擴散區 -係作為-酿區，通道區45NC被界定在源健^和汲極區 45ND之間（如圖η所示）。 、各源極區45NS上係覆蓋—形成於其上之碎化層4祕。又， 各;及極區45ND上係部份覆蓋一形成於其上之中間石夕化層4咖1 ^一邊則t層46nd2 m於則b物阻隔區47Ν被界定於汲極 區45ND，如圖9所示。各邊石夕化層46ΝΕ>2係由一對應之狹 型閘極電極44Ν延伸出來。 雖然圖9、圖1〇、及圖η並未顯示，實際上，一中間絕緣層 係形成於包括Ρ型井區41Ρ和Ν型井區41Ν之Ρ型半導體基板 30上’以致该狹長型閘極電極44ρ、4倾、没極區柳d、衫如、 及源極區45PS、45NS被該中間絕緣層所覆蓋。 在電晶體形成區42P，接觸插塞47PS係形成於各源極區 修45PS上面之中間絕緣層，以便與一對應之石夕化層接觸，並 且在狹長型閘極電極44P之-延伸方向上配列(如圖9所示） 樣的，接觸插塞47PD係形成於各汲極區45PD上面之中間絕 層，以便與一對應之中間之石夕化層46PDi接觸，並且在狹長型閘 極電極44P之延伸方向上配列。另外，接觸插塞44pc係形 各狹長型’電極44P之-端上面之中間絕緣層，以致於與狹导 型閘極電極44P之各對應端接觸。 、 、如圖9和圖10所示，P+型區48P係於ρ型井區41P形成作 為一=護環，因此圍繞著淺溝槽隔離層43p。 簡言之，形成於電晶體形成區42P之狹長型閘極電極44p、 18 1253721 汲，區45PD、及源極g 45PS，界定出—多指狀型靜 =件’而-指狀結構係由沿著狹長型閘極電極辦之各晋 3型極44P、、汲極區!_5PD、及源極區4鄕其中之Ϊ所 二型，型通迢金屬氧化物半導體電晶體係依序沿著各 狀型靜電放電保護耕包含六個指狀結構，彼此平行^置
夂別ϋ面，在電晶體形成區42N，接觸插塞4爾係形成於 相7 =日5*NS上面之中間絕緣層’以便與~~對應之石夕化層46NS Ϊ ^ 長型閘極電極_之―延伸方向配置，如圖9 的，接觸插塞侧係形成於各汲極區侧上面之 :間心、彖層，以便與一對應之中間石夕化層4 f於各狹長朗極電極楊之―端上面之中間絕緣層，以便與狹 長型閘極電極44N之對應端相接。 、如圖9和圖π所示，N+型區48N係形成型井區4in 而成一防濩環’以致環繞著淺溝槽隔離層UN。 簡曰之，形成於電晶體形成區42N之狹長型閘極電極44N、 汲，區45ND、及源極區45NS，係用以界定該多指狀型靜電放電 保6蒦元件，而一指狀結構係由沿著狹長型閘極電極44N之各邊配 置之狹長型閘極電極44N、汲極區45ND、及源極區45NS其中 =二所界定，其中數個P型通道金屬氧化物半導體電晶體係依序 沿著各狹長型閘極電極44N產生和配置。注意，在此實施例中， 此夕私狀型靜電放電保護元件包含六個指狀結構，係以圖號F1、 ]?2、173、？445、及？6表示。 在電晶體形成區42P、42N之靜電放電保護元件，其中汲極 區45PD、45ND係連線以便連接一形成於上述中間絕緣層之電極 板（未標示於圖中），該電極板又經由一輸入緩衝器（未標示於圖 中）之中介而與一内部電路（未標示於圖中)相連接。又，源極區 45PS係連線以便供給一供應電壓（VDD)，源極區45NS係連線以 19 1253721 接地CGND>。 在第-實施例中，P型井區阻隔區49被界定在電晶體形成區 42P和P型雜質擴散區或防護環48p之間之p型井區42，因此位 於淺溝槽隔離層43P之下面，如圖9和圖10所示。尤其，p型井 區阻隔區49之設置係用以界定一位於電晶體形成區42p之一邊 51中間之旁邊之間隙50,其係鄰近電晶體形成區42N，並且與狹 長型閘極電極44P之延伸方向垂直，如圖9和圖12 意的是，如圖12所示，_ 50係為p型井區I二;:主 —當Ρ型井區41Ρ經由-Ρ型雜質植入製程而形成，ρ型井區 =隔區+49可經由遮單一對應ρ型井區阻隔區49之區域而界定出 來，接著’淺溝槽隔離層43Ρ係沿著ρ型井區阻隔區奶而形成。 沾楚^3顯不—界^於電晶體形成區42Ρ之靜電放電保護元件 在關巾，如上_，隨卩1至押係代 如圖13所示，各指狀結構1?1至176皆包含一^型 ΐΓ電晶體，這些N型通道金屬氧化物半導體電晶體 °各1"型通道金屬氧化物半導體電晶體之4及極 極電阻奶之中介而與輸入電極板52相接， ^形成電仙為各及極區45PD上之石夕化物阻隔區47p之界定 縣5圖4〇13:垚圖唬53係指一輸入緩衝器’係形成於P型半導 ^ ^ -道金細)\反相益包含一互有關聯之P型通 體。該輪人缕输體和型通道金屬氧化物半導體電晶 ΐ-：ϊί Γίί1式金屬氧化物半導體(C_反相器· 半導體(CMOS)反才目dH?相接，而互補式金屬氧化物 體基板4G之^電路m ;錄，係與—形成於P型半導 器或CMOS反相哭53，中上^不)相接。另外，在該輸入緩衝 相為53，P贿道金屬氧化物轉《晶體之- 20 1253721 源極係連接著-供應電壓線d)，N型通道金屬氧化物半導體電 晶體之一源極係連接著一接地線(GND)。 在圖 13 中’圖號 RsUBl、RsUB2、RsUB3、RsUB4、RsUB5、RsUB6、 SUB7、及RSUB8各代表指狀結構耵至抑之各通道區45pc之間 的基板電阻。例如，指狀結構F1之通道區45PC和指狀結構F2 道區45PC經由基板電阻Rsubi、、及之中介而 -彼此相互連接。又，指狀結構F3之通道區45PC和指狀結構F4 、區 45PC 係經由基板電阻 RsUB3、RsUB4、RsUB5、及 RSUB6 之中介而彼此相互連接。 “曰在圖13中，圖號rsub/gap代表一基板電阻，其係來自位於 ，晶體形成區42P之一邊51中間之旁邊的間隙50。亦即，基板 電，Rsub/gap係介於接地線沿^^和指狀結構们至怀之各通 道區，45PC之間，位於中間指狀結構F3和F4之通道區45PC之 間的銜接處。結果，介於接地線（GND)和最外邊之指狀結構F1 和F6之各通道區45PC之間之基板電阻相較之下較大，而介於接 地線(GND)和中間指狀結構F3和F4之各通道區45PC之間之基 板電阻相較之下較小。 ^如上所述，各狹長型閘極電極44P之閘極電極層44PA係連 接著P型井區41p之各端。另外，間隙5〇係位於電晶體形成區 鲁42P之一邊51中間之旁邊。因此，相較於最外邊之指狀結構pi和 F6之閘極電阻，指狀結構F2至F5中介於接地線(GND)和各狹 長型閘極電極44P之間之閘極電阻顯得較小。因此，在指狀結構 F2至F5中’各N型通道金屬氧化物半導體電晶體也許可視為一 ，f閘極接地(gate_grounded，gg)之N金屬氧化物半導體電晶體。注 在圖13中，圖號⑽⑴和奶以係代表介於接地線(GND)和 攻外邊之指狀結構和F6之狭長型閘極電極44P之閘極電阻， 各閘極電阻RGG1、rgG6可能介於100歐姆〜1000歐姆。 茲將說明依本發明之第一實施例之金屬氧化物半導體型半導 體裝置之操作方式。 21 Ϊ253721 舉例而言，當輸入電極板52輸入—正向突波電流，即流入電 晶體形成區42P中之靜電放電保護元件之汲極區45ND。此時， 驟回狀態會發生在最外邊之各指狀結構F1、F6，因為最外邊之 指狀結構F1和F6之基板電阻大於其他指狀結構F2至朽之美 板電阻。接著’經由驟回狀態之發生喊生之基板電流，係依^ 藉由指狀結構2、5之基板部分和指狀結構3、4之基板部分之 中介，而流向間隙50，使得基板電位上升至指狀結構2、5和指 狀結構3、4之各基板部分。結果，_狀態發生在指狀結構ρ2 和F5 ,接著’驟回狀態又發生在指狀結構F3和R。亦即，驟回 狀悲係以連鎖反應之方式由最外邊之指狀結構F卜F6朝著中間 之指狀結構F3、F4發生。因此，有可能安全的將正向突波電流 排放到接地線(GND)。 根據第一實施例，只要經由調整間隙5〇之寬度，即有可能輕 易的、理想的蚁-基板電阻值rsub/gap，以便確保驟回狀態以 連鎖反應之方式發生於所有的指狀結構F1 i F6。依此情況，如 要適度的控制驟回狀態發生於所有的指狀結構F1至F6，並不需 要增加電晶體形成區42P和防護環48P之間之距離，亦不需要= P型井區阻隔區49之寬度過窄。 υ 又’由於在電晶體形成區42Ρ之一邊51中間之旁邊存在一間 馨隙5〇’不僅中間之指狀結構F3和F4之基板電阻可以變得較小， Ρ型井區41Ρ和Ν型井區41Ν之間之基板電阻亦可變得較小。因 此，有可旎有效的防止閉鎖狀態發生於界定於電晶體形 42Ρ、42Ν之靜電放電保護元件。 根據第-實_ ’有可能適度的解決局部發生之驟回和閉鎖 問題’而不需增加Ρ型井區41Ρ和Ν型井區41Ν之間之距離。 在確保驟回狀態發生於所有的指狀結構打至F6之鹿 该將間隙50之寬度盡可能的設定為較小。在較 應該設定為比汲極區45PD之寬度更小。 h凡卜以見度 簡言之，在此實施例中，由於圍繞著電晶體形成區41p之？ 22 1253721 -第二實施例 電伴示依本發明H關所枕具有靜電放 ίΞίΓφ Λ祕物半導體型半導體裝置。注意，在圖14 圖L示 9和圖12中標示之部位-樣之部分係以相同之 ，一貝加例與上述之第一實施例類似，除了 一間隙54 =^電=體形成區42Ν之電晶體形成區42ρ之一邊51二 im隔離層柳，*且防護環術具有—突起部分 48ΡΡ，由其中延伸到間隙54。 刀 在第二實施例中，由於存在一形成為防護環48ρ之一 Ϊϊ:48ΡΡ」ί可能讓基板電阻(R··)小於介於電晶體形 ^ 和防物48P之間之值，因此更可確保驟回狀態發生於 所有的指狀結構F1至F6。 、 又，根據第二實施例，經由調整間隙50之寬度和突起部分 之定一理想的基板電阻值(Rs_ap)。 注意，在第二實施例中，該靜電放電保護元件之操作 際上與上述如圖9至圖13所示之第一實施例一樣。 貝 第三實施例 圖16係顯示依本發明之第三實施例之具有靜電放電保 備之金屬氧化物半導體型半導體裝置。注意，在圖16中，與圖° 中標示一樣之處係以相同之圖號表示。 、π 在圖>16中，只呈現一界定於矩形電晶體形成區42ρ之 放電保護元件’目I6未呈贼触隔離層(43ρ)，而是直接以實線 23 1253721 顯示成對之P型井區阻隔區49】、492。 在第三實施例中，該靜電放電保護元件之特徵在於具有一勺 括十個指狀結構之多指狀結構，各指狀結構又包括一狹長型= 電極44P，源極區45PS和汲極區45PD係沿著狹長型閘極電極44p 之各邊配置。各源極區45PS均係覆蓋一層形成其上之矽化厣 46PS。同樣的，各源極區45PS均係覆蓋―層形成其上之石夕化^ -47PD。注意，在此實施例中，沒有任何的矽化物阻隔區界定於石^ 化層47PD中。接觸插塞47PS係配置於各源極區45ps，以致於 配置於狹長型閘極電極44P之一延伸方向上，而接觸插塞47pD 係配置於各汲極區45PD，以致於配置於狹長型閘極電極44p之 •延伸方向上。簡言之，與上述第-實施例之數個N型通道金屬氧 化物半導體電晶體相似，該N型通道金屬氧化物半導體電晶體係 產生於電晶體形成區42P,以致沿著各狹長型閘極電極44p依 配置。 又，在第三實施例中，狹長型P型井區阻隔區558係沿著接 觸插基47PS而被界定於各源極區45PS下面之p型井區4ip。另 外，狹長型P型井區阻隔區55D係沿著接觸插塞47ps而被界定 於各源極區45PS下面之P型井區41P。因此，由於狹長型p型 井區阻隔區55S、55D之存在，使得一基板電阻在電晶體形成區 參42P增加。 另外，在第三實施例中，二p型井區阻隔區49ι、492大體上 具有一 c形結構，該結構之配置方式使得二間隙5〇A、5〇B被界 - 定於電晶體形成區42P之二邊51A、51B之各中間點旁邊之間， 其係與狹長型閘極電極44P之延伸方向垂直。 在上述之第一實施例中，當驟回狀態發生在各指狀結構F1 至F6 ’驟回狀態較傾向於在各指狀結構之一端開始發生，亦即在 靠近P型井區阻隔區49之間隙50之電晶體形成區42P之一邊 51。g驟回狀悲在各指狀結構之一端開始發生，大量之電流會集 中在此指狀結構之一端。依此情況，此指狀結構之一端會產生大 24 1253721 量的熱。 區二第之三實真施=中’由t二間隙5〇A、遞係位於電晶體形成 之—达51A、51B中間之旁邊，當驟回狀態發生在各 、、、。構％，驟回狀態較傾向於從各指狀結構之中間開始發生。 ，，狀態會由各指狀結構之中間朝尾發生，因 止熱於，半導縣置巾局職的赶。 以防 —每，在第三實施例中，所述靜電放電保護元件之操作方式， _ W不上與上述圖9至圖13所示之第一實施例的操作方式—樣。 弟四實 U: f顯示依本發明之第四實施例之具有靜電放電保護設 ΪΪ盃屬乳化物半導體型半導體裝置。注意，圖17中，盥圖9 中標不一樣之處係以相同之圖號標示。 /、 放帝Hi中’僅顯示—界定於矩形電晶體形成區42P之靜電 3 ’ ® 17未顯示淺溝槽隔離層(43P)，而是直接以實 電“:件^隔區49。又’該具有一多指狀結構之靜電放 實施例的！樣:5又置方式實際上與上述圖9 i圖13所示之第- 42P 中’數個P+型 %係形成於電晶體形成區 P+型區56在，以致沿著各最外邊之指狀結構配置，這些 厚59°\=讀錯塞％喃—導麵57相接。一電阻 ΐ成，靠近各二之;;气面的淺溝槽隔離層(43Ρ) ㈣導電層57延film冓声一經由介層窗插塞
Si 2 ^ 而連接著二導電層63A、㈣，此二導電層 之，介層窗插塞65而連接—p+型防護環48P。簡言 、、主i二由電阻層59之中介而連接防護環辦。 晉17沒有顯示，該金屬氧化物半導體型半導體裝 夕b ，、’結構，上述各導電層和介層窗插塞係形成於該 25 1253721 多層佈線結構。 在較佳情況下，電阻層59係由多晶矽所組成。依此情況，有 可能形成狹長型閘極電極44P之同時又形成電阻層59。 在第四實施例中，最外邊指狀結構之基板電阻比中間指狀結 構之基板電阻更小。因此，當正向突波電流流入靜電放電保護元 件之沒極區45ND，驟回狀態最初發生於中間之指狀結構。接著， 驟回狀態朝最外邊之指狀結構發生。亦即，驟回狀態以連鎖反應 之方式由中間之指狀結構往最外邊指狀結構發生。 當然，儘管必須決定各個最外邊指狀結構之基板電阻值，以 確保驟回狀態發生於所有的指狀結構，然而有可能經由調整電阻 層或多晶石夕層59之電阻值而輕易的決定最佳之基板電阻值。 居五實施何 圖18顯示依本發明之第五實施例中具有靜電放電保護設備 之金屬氧化物半導體型半導體裝置。注意，在圖18中，與圖16 所標示之相似之處係以相同之圖號標示。 圖18僅顯示一界定於矩形電晶體形成區42p之靜電放電保 護兀件，並沒有顯示淺溝槽隔離層(43P)，而是直接以實線表示p 49A、49B、49C、及。另夕卜，所述靜電放電保 二兀牛之夕指狀結構之構成方式，實際上與上述圖16所示之 貫施例一樣。 一 士雜ΪΪ五貫施例中’如圖18所示，P型井區阻隔區49A、视 i ΐίϋ形結構，並且沿著電晶體形成區42p之各對邊配 P與該狹長型閘極電極44P之一延伸方向垂直。又， 点F 且田區49C、49D具有一狹長結構，並且沿著電晶體形 方^相互^對亦邊置係與狹長則極電極44P之延伸
即型井區阻隔區49A、49B、49C、及49D ，雷放雷間隙f6A、66B和另二間隙67A、67B被界定於 月… '、叙狀最外触狀結_旁邊，該最外邊指狀結構 26 1253721 係產生於電晶體形成區42P。在較佳情況下，如圖18所示，二 隙6όΑ、66Β和另二間隙ΝΑ、6%係對稱地放置在穿過與該 長型閘極電極44P5之延伸方向平行之矩形電晶體形成區微之 -中心軸。與用於上述第-實_之間隙5G相似，各 ·、 66B、67A、及67B係被界定P型井區41p之一部分。、
與圖17所示之第四實施例相似，在第五實施例中，由於間隙 6从、_、ΝΑ、及67B之存在，最外邊指狀結構之基板電阻比 其他指狀結構之基板電阻更小。因此，當—正向突波電流流入靜 電放電保護元件之汲極區45ND，驟回狀態最初發生於中間之指 狀結構。接著，驟回狀態係朝著最外邊之指狀結構發生。亦即， 驟回狀態以連鎖反應之方式由中間指狀結構朝最外邊之指狀結構 發生。 當然，儘管必須在各最外邊指狀結構決定一最佳之基板電阻 值，以確保驟回狀態發收生於所有的指狀結構，然而有可能崾由 調整間隙66A、66B、67A、及67B之寬度，而輕易的決定最佳之 I柘雷阳佶。 又，在第五實施例中，所述靜電放電保護元件構成，以便一 基板電流流向與狹長型閘極電極44P之延伸方向垂直之方向，因 此有可能進一步促使驟回狀態以連鎖反應之方式發生。 第六貫施例 圖19顯示依本發明之第六實施例中具有靜電放電保護設備 _ 之金屬氧化物半導體型半導體裝置。注意，在圖丨9中，與圖9 標示相似之處係以相同之圖號表示。 ’ 圖19僅顯示一界定於矩形電晶體形成區42P之靜電放電保 護元件，並沒有顯示淺溝槽隔離層(43P)，而是直接以實線表示p 型井區阻隔區49E〗、49¾、49F!至49h、及49Gi至49G6。另 外’所述靜電放電保護元件之多指狀結構之構成方式，實際上與 上述圖9至圖13所示之第一實施例一樣。 、 27 1253721 f六實施例中，如圖19所示，p型井區阻隔區49Ei、49E2 豆〔有一 c形結構，亚且沿著電晶體形成區42p之 對邊係與狹長型閘極電極44P之一延伸方向垂直。又、’ p =隔區49Fi至柳6具有—方形結構，並且沿著電晶體形 二之—對邊配置’該對邊係與狹長型閘極電極44P之延伸 =向平行。再者，P型井區阻隔區％至彻6具有一方形結 並且沿著著電晶體形成區42p之另一邊配置，該邊係盘狹長 極電極辦之延伸方向平行。亦即，p型井區阻隔區4、 =、49Fl至柳6、及49Gl至49G6之配置，使得一組(七個） 間隙曰68和另一組(七個）間隙69係被界定於靜電放電保護元件 之各最外邊之指狀結構之間，該最外邊之指狀結構係產生於電晶 體形成區42P。在較佳情況下，如圖19所示，所述一组(七個)間 隙68和另一組(七個）間隙69，係對稱的被放置在穿過盥狹長型 閘極電極44P之延伸方向平行之矩形電晶體形成區42p之一中 心軸。與用於上述第一實施例之間隙50相似，各間隙68、69係 被界定為P型井區41P之一部分。 和圖17所示之第四實施例相似，在第六實施例中，最外邊指 狀結構之基板電阻比中間指狀結構之基板電阻更小。因此，當一 正向突波電流流入靜電放電保護元件之沒極區45ND，驟回狀態 I隶初啦生於中間之#曰狀結構。接者，驟回狀態朝著最外邊之指狀 結構發生。亦即，驟回狀態係以連鎖反應之方式由中間之指狀結 構朝向最外邊之指狀結構發生。 ° 當然，儘管必須在各最外邊之指狀結構決定一最佳之基板電 阻值，以確保驟回狀態發生於所有的指狀結構，然而有可能經由 調整間隙68、69之寬度而輕易的決定最佳之基板電阻值。 第七實施例 圖20顯示依本發明之第七實施例中具有靜電放電保護設備 之金屬氧化物半導體型半導體裝置。注意，在圖20中，與圖16 28 1253721 所不相似之處係以相同之圖絲示。 1开f 2G僅顯不一界定於矩形電晶體形成區42P之靜電放電保 ;並沒有顯示淺溝槽隔離層(43p)，而是直接以實線表示一 之隔ΐ49。另外，所述靜電放電保護元件之多指狀結構 μ式，貫際上與上述圖16所示之第三實施例一樣。 著防罐實施例中’二狹長型P型井區阻隔區7从、7()8係沿 邊係鱼之内對邊71Α、71Β被界定於ρ型井區41Ρ，該對 上極電”ρ之一延伸方向垂直。亦即，沒有任何 姑尺—μ品阻隔區被沿著防護環48ρ之其他内對邊72Α、72Β而 健型井區仙。然，防護環卿之其他對邊72Α、72Β 係接近電晶體形成區42Ρ之對應邊。 4RP 七實施例中，由於沒有任何Ρ型井區阻隔區沿著防» 區42m子邊72α、72β配置，因此有可能減少電晶體形成 °口 土板電阻，進而有可能有效的防止閉鎖問題之發生。 區，由於狹長型？型井區阻隔區55S被界定於各源極 二於女面之^區41P，而狹長型p型井區阻隔區55D被界 5PS下面之P型井區41P，在各源極區侧和汲 =區45PD之-基板電阻增加’藉此可確保驟回狀態 於所有的指狀結構。 X生 與圖17所示之第四實施例相似，在第五實施例中，最外邊於 狀結構之基板電阻比巾間錄結構之基板電阻更小。因此，^ ，突波電流流人靜電放電保護元件之汲極區45ND “ 取初發生於中間之指狀結構。接著，驟回狀態轉_最 = 狀結構發生。亦即，驟回狀態以連鎖反應之方式由中間 : 構朝向最外邊之指狀結構發生。 9… 當然，儘管必須在各最外邊之指狀結構決定一最佳之 阻值，以確保驟回狀態發生於所有的指狀結構，然而 士 調整狹長型P型井區阻隔區55S、55D之長度， 佳之基板電阻值。 匆决疋一取 29 1253721 第八實施例 備的ί屬護設 所示相似之處係以。注思，在圖21中’與圖9 罐- ^，2ΐ/ΪΪ不:界定於矩形電晶體形成區42P之靜電放電保 。兀 亚，又有顯示淺溝槽隔離層(43P)，而是直接以與岣# - 丨3 麻 n 關一樣。 和成溝槽隔離層(43P)兩者有部分重最。 型問73A、73B ‘度，實際上與最外邊之狹長 200 1 之間的長度—樣’其在縱長方向上之電阻值介於
人Ϊ 姆。在較佳情況下，狹長型電阻層—、73B 之、ρ二成。依此情況，有可能在形成狹長型閘極電極44Ρ 之閘極電極層日才，同時又形成電阻層73α、73β。 狹長型電阻層73Α之-端，係藉由介層窗插塞74Α而連接 二mi74 °該l形導電層74係藉由介層窗插塞_ 狹長型電極4仲之—端，並且藉由介層窗插塞 Ρ杆ίί二防柄卿。狹長型電阻層7从之另—端係藉由介 而連接一匕形_ 75。該：形_ 75係藉 層窗插塞75B而連接其他最外邊之狹長型電極44p之一 端，並且藉由介層窗插塞74C而連接一防護環48p。設置於最外 ^之狹，型電極44P之間之其餘的狹長型閘極電極44p之一 端，係藉由介層窗插塞76A而連接一導電層76,該導電層76又 30 1253721
藉由介屉窑庙窒7Αβ :由从V_L
77。該L形導電層77， 上述一最外邊之狹長型電極44p之另一端， 一端，並且藉由介層窗插塞
狀注意，雖然圖21沒有顯示，所述金屬氧化物半導體型半導體 笔’係藉由介層窗插塞77A連接一 L 77，係藉由一介層窗插塞77B連接 構’ *上述各導電層和介層窗插塞係形^ 於该多層佈線結構。 依據上述之配置方式，所述狹長型閘極電極44ρ係經由電阻 層73A、73Β而相互連接，然後與接地之防護環48ρ相連。 因此，介於防護環48Ρ和各最外邊之狹長型閘極電極44ρ之 間之基板電阻顯得較小，而介於防護環48ρ和其餘狹長型間極電 極44Ρ之間之基板電阻則較大。亦即，介於防護環48ρ和中間之 狹長，閘極電極44Ρ (最接近狹長型閘極電極44ρ之中間)之^板 電阻最大。簡έ之，在電晶體形成區42Ρ中，基板電阻由電晶體 形成區42Ρ之各邊朝向中間逐漸增大。又，在各指狀結構，狹長 型閘極電極(44Ρ)和汲極區(45PD)係經由一產生於豆中之字味雷交 而相連。 /、 可土电合 口操作時，當一正向突波電流流入該靜電放電保護元件之汲極 區（45ND)’由於連接於閘極電極和一對應之汲極區之間之寄生電 容，各狹長型閘極電極44Ρ之電位上升。此時，最外邊之狹長型 閘極電極44Ρ的電位最小，而中間之狹長型閘極電極44ρ(最^近 狹長型閘極電極44Ρ之中間)之電位最大。因此，驟回狀態發生 31 1253721 保驟回狀態發生於所有的的分佈或變化，以確 73A^3B\twΐ Ιί'Γ^ί^ 電阻值之最佳分佈或變化。 I易的決疋该基板 差ik實施例 ，22顯示依本發明之第九實施例 — 之金屬氧化物半導體型半導體裝置。注音備 標示相似之處係以相同之圖號^在圖22巾’與圖9 ，22 ^顯示-界定於矩形電晶體形成區42p之靜電放電保 件，亚未顯示淺溝槽隔離層(43P)，而是直接以實線表示一 p 51井區阻隔區49。另外，所述靜電放電保護元件之多指狀結 構成方，，^際上與上述圖9至圖13所示之第一實施例;;樣。 、在第九實施例中，四個P+型區80A和三個P+型區80B係形 成於位於電晶體形成區42P之一 p型井區41P，以便沿著電晶體 形成區42P之一對邊配置，該對邊係與狹長型閘極電極44p^! 延伸方向垂直。如圖22所示，P+型區80之大小比P+型區80B 更小，並且在對應之情況下配置於源極區45P。另一方面，型區 80B係與汲極區45D相對應。所述p+型區g〇A、80B係經由介層 囪插基82而連接一導電層81。 電阻層83係形成於P型井區阻隔區49之一邊上面之淺溝 槽隔離層（43P)，其係靠近p+型區80A、80B，並且經由介層窗插 塞85連接一層由導電層81延伸出來之導電層84。又，該電阻 層83係經由介層窗插塞87而連接二導電層86A、86B，此二導 電層86A、86B係經由介層窗插塞狀而連接p+型防護環48p。 簡言之，P+型區80A、80B係藉由電阻層83之中介而與防護環 32 1253721 48P相接。 注意，雖然圖22並未顯示，所述金屬氧化物半導體型半導體 裝置又包括一多層佈線結構，而上述各導電層和介層窗插塞係形 成於該多層佈線結構。 在較佳情況下，電阻層83係由多晶矽所組成。依此情況，有 可能在形成狹長型閘極電極44P之閘極電極層(44pb)的同時，又 形成電阻層83。 根據上述之第-實施例’在第九實施例中，最外邊指狀結構 之基板電阻比中間指狀結構之基板電阻更大。因此，當一正向突 波電流流入靜電放電保護元件之汲極區45ND，驟回&態最初 生於最外邊之指狀結構。接著，驟回狀態轉而朝向 構發生。亦即，驟回狀態係以連鎖反應之方式由最外^ 構朝向中=之指狀結構發生，此與上述第一實施例之方式一樣了 根據第九實施例，有可能僅經由調整電阻層83 式發生於所有的指狀結構。 、μ 在上述之實施例中，Ρ型井區阻隔區49為一具有大於p J ，區41Ρ之電阻值之區域，該ρ型井區阻隔區49之電垂 與Ρ型半導Μ基板40-樣。ρ型井區阻隔區49也許可= 為=高電阻區，像是-低密度型區，如有必要 丄 型半導體基板40更大之電阻值。 、/、 Κ依據本發明讀電放1賴元件也許可祕—觸發電路，以 觸發一閘流型靜電放電元件。 路以 最後，那些熟悉本技術的人將察覺到 =之=實關，而橋_揭 的軛舞和精神下，可為各種修改及替換。 固中 五 、【圖式簡單說明】 33 1253721 圖1係第-先前技術中具有靜電放電 ^ 半導體型半導體裝置的平面圖； 又備之金屬氧化物 圖2係一沿著圖1之ΙΗΙ線所示之部分横 圖3係第一先前技術中具有靜電放回， 半導體型半導體裝置之一等效電路； ’、遵故備之金屬氧化物 ，4係顯示第-讀技術中具有靜電 —化物半導體型半導體裝置，當其具有正向突坡之金屬氧 _電放電電流之電流/電壓特性； 门大波電流作為施加之靜 半導體二裝先置=;：圖具有靜電放電保護設備之金屬氧化物 Ξ Vd圖4之VI_VI線所示之部分橫剖面圖； 半導體型半導體裝置的概念化部分橫剖$早又備之金屬乳化物 半導=前=^具树較魏敎叙錢氧化物 圖9係依本發明之第一實施例之具 屬氧化物半導體型半_裝置的平面圖； 電保45又備之金 圖10係^一沿者圖9夕γγ綠-^*17 \ 图η孫一^ χ線所不之部分横剖面圖； 圖13係一包含於如H 9『夕之口P刀橫剖面圖； 置中之多指狀型靜電屬路^物半導體型半導體裝 細====^刪_峨備之金 14之XV_XV線所示之部分橫剖面圖； 屬氧化物半導體型^具有靜電放電保護設備之金 氧化細《纖備之金屬 34 1253721 ιΐ I·8、依本發明之第五實施例之具#靜電放絲護設備之金屬 乳化物半導體型半導體裝置之平面圖； ufi9依本發明之第六實關之具有靜電放電俩鋪之金屬 氧化物半導體型半導體裝置之平面圖； 、 發明之第七實施例之具有靜電放絲賴備之金屬 乳化物半泠體型半導體裝置之平面圖； 〃圖21依本發明之第八實施例之具有靜電放電賴鋪之金 氧化物半導體型半導體裝置之平面圖；及 ^圖22依本發明之第九實施例之具有靜電放電保護設備之金屬 氧化物半導體型半導體裝置之平面圖。 【主要元件符號說明】 10 : Ρ型半導體基板 12、28Ρ、41Ρ : Ρ型井區 14、44Ν、44Ρ :狹長型閘極電極 14Α、44ΝΑ、44ΝΒ、44ΡΑ :閘極絕緣層 14Β、44ΡΒ :閘極電極層 4C、17D、17S、44NC、44PC、47NS、47ND、47PD、47PS :接 觸插塞 φ 16C、45NC :通道區 響 16D、16S、48Ν : Ν+型區 18、43Ν、43Ρ :淺溝槽隔離層 19 ·電晶體形成區 20、45NS、45ND、48Ρ、56、80Α、80Β ·· Ρ+型區 26、40 : Ρ型半導體基板 22:寄生ΝΡΝ型雙載子電晶體 24、36Α、36Β : Ρ型井區阻隔區 28Ν、31Ν、41Ν : Ν型井區 32Ρ : Ρ型通道金屬氧化物半導體電晶體 35 1253721 32N : N型通道金屬氧化物半導體電晶體 34P、34N、34NS、20、48P :防護環 38A、38B、42N、42P :電晶體形成區 45PD、45ND :汲極區 45PS、45NS :源極區 46PD!、46PD2、46NS、46PS、46NDi、46ND2、47PD :矽化層 — 46PS :第一矽化層 46PD ··第二矽化層 ’ 47N、47P :矽化物阻隔區 49h492; 49A，49B，49C，49D; 49Eb 49E2; 49F广49F6; 50; 48PP; _ 49G广49G6; 50A，50B; 59; 66A，66B，67A，67B; 68, 69; 55S，55D; 73A，73B; 83 ·井區阻隔區 48PP ··突起部分 59 :電阻層 50; 48PP; 50A，50B; 59; 66A，66B，67A，67B; 68, 69; 55S，55D; 73A， 73B;83 :基板電阻測定系統 51A、51B :電晶體形成區42P之二邊 52 :輸入電極板 53 :輸入緩衝器或CMOS反相器 • 55D、55S、70A、70B :狹長型P型井區阻隔區 57、 60、63A、63B、76、79、81、84、86A、86B :導電層 58、 6卜 64、65、74A、74B、74C、75A、75B、76A、76B、77A、 -77B、77C、78A、78B ' 78C、79A、79B、82、85、87、88 :介層
窗插塞 S 50A、50B、54、68、69、66A、66B、67A、67B :間隙 71A、71B :防護環48P之内對邊 72A、72B :防護環48P之其他内對邊 73A、73B :狹長型電阻層 74、77、78 : L形導電層 36 1253721 ΪΠ、R2 : P型井區12之P型半導體基板10之基板電阻 m、RP2、RP3、RP4 ·· P型井區28P之基板電阻 RN1、RN2、RN3、RN4 : N型井區28N之基板電阻 F卜 F2、F3、F4、F5、F6 :指狀結構
37

Claims (1)

1253721 十、申請專利範圍： 1· 一種半導體裝置，包括： 一半導體基板(40); 一井區(41P)，形成於該半導體基板； 一電晶體形成區(42P)，被界定於該井區； 一靜電放電保護元件，產生於該電晶體形成區，其特徵在 - 於具有一包含複數指狀(F卜F2、F3、F4、F5、F6)之多指狀結構， ， 各指狀結構包含複數個互相平行配置之狹長型閘極電極(44P)，複 數個呈現出第一導電型之第一區(45PS)和複數個呈現出第一導電 型之第二區(45PD)，對於該狹長型閘極電極係交替的配置； _ 一防護環(48p)，形成於該井區，圍繞著該電晶體形成區； 一井區阻隔區(49)，形成於介於該電晶體形成區和防護環之 間之井區；及 一基板電阻測定系統(5〇; 48PP; 50A，50B; 59; 66A，66B， 67A，67B; 68, 69; 55S，55D; 73A，73B)，與該靜電放電保護元件相 聯結，以判定該電晶體形成區之基板電阻分佈，以致驟回狀態以 連鎖反應方式發生於所有的指狀結構，使得閉鎖狀態之發生受到 抑制。 _ 如申請專利範圍第1項之半導體裝置，其中該井區(41P)顯 現一第一導電型，該井區阻隔區（5〇; 48PP; 50A，50B; 59; 66A，66B， 67A，67B; 68, 69; 55S，55D; 73A, 73B; 83)呈現和該井區一樣之導 - 電型式。 3·如申請專利範圍第1項之半導體裝置，其中該井區(41P)呈 現第一導電型，該井區阻隔區(50; 48PP; 5〇A，5〇B; 59; 66A，66B， 67A，6TB; 68, 69; MS，MD; ?3A，73B)係界定為一呈現出第二導 電型之南電阻區。 38 1253721 (42W^ (42P)係开^成為-矩形區，該井區 係被^於魏_顧（42p) 該狹長型閉極電極(44P)之延伸方向#亩，兮H方故5亥达契 含界定該_之井方㈣直《板電阻晰系統包 5. 上料Hi/ri圍帛4項之半導體裝置，其中各第—區(调 ' Mi46PD、 “46PS) ’各第二區(45PD)上形成一第二矽化 層(46PD) ’ -石夕化物阻隔區(47p)係界定於該第二石夕化層中。 • 請 1 利範圍第4項之半導體裝置，更包括—界定出該電 5G、、盖lit淺溝槽隔離層(43P)，該井區阻隔區(49)係設置 ^ 槽隔離層之下面，該淺溝槽隔離層(43p)具有一間隙 UfH成賴阻隔區之聰(5G)之上面，絲板電阻測定 tii Ϊ，起部分(48PP)，由該防護環(卿)延伸到形成於該 淺溝槽隔離層之間隙(54)。 了·如申—請專利範圍帛6項之半導體裝置，其中各第一區(45ps) 一第一石夕化層(46PS)，各第二區(45PD)上形成一第二石夕化層 # (46PD)，一矽化物阻隔區(47p)係界定於該第二矽化層中。 域圍第1項之半導體裝置，其中該電晶體形顏 (2^係形成為—矩形區，—對井區阻隔區(49ι，492)侧以代替該 =阻隔區(49)，該二井區阻隔區係設置以致二間隙(遍，5〇Β)被 I疋於該電晶體形成區之對邊巾間之旁邊，其能狹長型間極電 極(44Ρ)之延伸方向垂直，該基板電阻測定系統包含界定該間隙之 此二井區阻隔區。 9·如申請專利範圍第8項之半導體裝置，其中第一井區阻隔區 39 1253721 ^(45PS)T ® ^(41Ρ) ^ ^ 係界疋於各第二區(45PS)下面之井區（41Ρ)。 10·如申請專利範圍第！項之半導體裝置，更包括一界定 曰曰，形成區(42P)之淺溝槽隔離層(43P)，該井區阻隔區(49)係設置 於該淺溝槽隔離層之下面，其巾該電晶體形成區(42p)係形成為一 ^區，該基板電阻測^统包含二電阻層(59)係形成於井區阻隔 區(49)之各邊上面之淺溝槽隔離層上，靠近最外邊之指狀結構，各 電阻層係與形成於該井區(41Ρ)之一區(56)相接，呈現 : 型，更與防護環(48Ρ)相接。 导包 如巾請專利範圍第1G項之半導體裝置，其中各第一區 ()上形成—第—魏層（46PS)，各第二區(45PD)上形成一第 -石夕化層(46PD)，-魏物阻隔區（47p)係界定於該第二梦化層。 利範圍第1項之半_裝置，其中該電晶體形成 k(42P)係形成為一矩形區，複數個井區阻隔區(49Α、49β、49C、 lH1 V!T2 ;柳1 ^ 柳6 ; 49Gl ^ 49G6)佩#該井區阻 j(49) ’·該專井區阻隔區之設置使得各間隙(66A、66B、66C、 Μ且#|68，69)被界疋於该電晶體形成區之各對邊旁，該對邊與該 :挪範其S 糸位於各弟一區(45PS)下面之井區（41P)。 ⑷二广申上請气利範圍第12項之半導體裝置，其中各第一區 )上形成一第一矽化層(46PS)，各第二區(45PD)上形成一第二 1253721 石夕化層(46PD)，-魏物阻隔區(47p)係界定於該第二石夕化層。 區巳圍第1項之半導體裝置’其中該電晶體形成 二H糸开V成為一矩形區’一對井區阻隔區(70Α，70Β)係用以代替 ^Ϊ ίΪί(49)’該二井區阻隔區係沿著該電晶體形成區之對邊 ΐί型Γ_(44Ρ)之延伸方向垂直’該基板電阻 δΙ苐一井區阻隔區(55S)，係被界定於該第一區 七制井區(41P)，及複數個第二井區阻隔區(55D)，係被界 疋於6亥弟一區(45PD)下面之井區(4ip)。 且右 16」專f範圍第15項之半導體裝置，其中該防護環(卿） ，罪近該電晶體形成區(42p)之對邊，該對邊與該狹 長型閘極電極(44P)之延伸方向平行。 αϋϊΓί專利範圍第1項之半導體裝置，其中該電晶體形成 ί 7 ? i細彡5，該基板電_定緖包含二狹長型電阻 二L兮魅丨’係沿著該電晶體形成區(42p)之各對邊配置，該對 雜雜(44P)之延伸方向《，各錄飼極電^ L )#、-狹長型電阻層之一端相接，並且與另一狹長型電阻層 为鳊相接，該狹長型電阻層與該防護環(48P)之各端相接。 (4=目如/請專魏圍第17項之料«置，其巾各第一區 =5PS)具有一形成於其上之第一石夕化層(46ps)，各第二_5 有一形成於其上之第二矽化層（46pd)。 八 曰利範圍第1項之半導體裝置，更包括一界定該電 賴隔騎（43Ρ)，該井區_區（49)係設 欠溝枱隔離層之下面，其中該電晶體形成區(42Ρ)係形 —矩形區’該基板電阻測定祕包含—電Μ (83)，係形成於井 41 1253721 的淺溝槽隔離層上，該邊與狹長型閘極 二i ΐ ’該電阻層係與形成於井區(綱之至 (48P)二接。’)目接，壬現出第一導電型，接著再與該防護環 20·如申請專利範圍第19項之半導體裝置，其中各第一區 ^ (45PS)上形成一第一矽化層（46PS)，各第二區(45PD)上形成一第 二石夕化層（46PD)，一矽化物阻隔區(47P)被界定於該第二矽化 層。 •十一、圖式：
42
TW094119653A 2004-06-14 2005-06-14 MOS type semiconductor device having electrostatic discharge protection arrangement TWI253721B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004176237A JP4854934B2 (ja) 2004-06-14 2004-06-14 静電気放電保護素子

Publications (2)

Publication Number Publication Date
TW200605278A TW200605278A (en) 2006-02-01
TWI253721B true TWI253721B (en) 2006-04-21

Family

ID=35459633

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094119653A TWI253721B (en) 2004-06-14 2005-06-14 MOS type semiconductor device having electrostatic discharge protection arrangement

Country Status (4)

Country Link
US (1) US7595537B2 (zh)
JP (1) JP4854934B2 (zh)
CN (1) CN100397648C (zh)
TW (1) TWI253721B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549253B (zh) * 2012-01-19 2016-09-11 格羅方德半導體私人有限公司 靜電放電防護電路

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4689244B2 (ja) 2004-11-16 2011-05-25 ルネサスエレクトロニクス株式会社 半導体装置
KR100665850B1 (ko) * 2005-07-22 2007-01-09 삼성전자주식회사 고집적 반도체 메모리 소자용 모오스 트랜지스터들의배치구조 및 그에 따른 배치방법
JP4991134B2 (ja) * 2005-09-15 2012-08-01 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4728833B2 (ja) * 2006-02-15 2011-07-20 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2008010499A (ja) * 2006-06-27 2008-01-17 Mitsumi Electric Co Ltd 半導体集積回路
FR2904473B1 (fr) * 2006-07-27 2009-01-16 St Microelectronics Sa Dispositif de protection d'un circuit integre contre les decharges electrostatiques
JP2008198777A (ja) * 2007-02-13 2008-08-28 Seiko Instruments Inc 半導体装置
KR100873892B1 (ko) * 2007-02-27 2008-12-15 삼성전자주식회사 멀티 핑거 트랜지스터
US20090032906A1 (en) * 2007-07-30 2009-02-05 Infineon Technologies Austria Ag Electro static discharge device and method for manufacturing an electro static discharge device
TWI361485B (en) * 2008-04-30 2012-04-01 Macronix Int Co Ltd Transistor layout for electrostatic discharge protective circuit
CN101587889B (zh) * 2008-05-21 2010-08-18 旺宏电子股份有限公司 静电放电保护电路的晶体管布局
JP2010080622A (ja) * 2008-09-25 2010-04-08 Panasonic Corp 半導体集積回路
JP5509573B2 (ja) * 2008-10-28 2014-06-04 富士通セミコンダクター株式会社 静電気放電保護回路及びそれを有する集積回路装置
JP2010182727A (ja) * 2009-02-03 2010-08-19 Renesas Electronics Corp 半導体装置
JP5595751B2 (ja) * 2009-03-11 2014-09-24 ルネサスエレクトロニクス株式会社 Ｅｓｄ保護素子
JP5458709B2 (ja) * 2009-07-13 2014-04-02 三菱電機株式会社 半導体装置
US8218277B2 (en) * 2009-09-08 2012-07-10 Xilinx, Inc. Shared electrostatic discharge protection for integrated circuit output drivers
JP5529607B2 (ja) * 2010-03-29 2014-06-25 セイコーインスツル株式会社 半導体装置
CN102214689B (zh) 2010-04-06 2012-11-07 上海华虹Nec电子有限公司 超级结器件的终端保护结构及其制造方法
US8881085B1 (en) * 2010-06-03 2014-11-04 Xilinx, Inc. Cell-level electrostatic discharge protection for an integrated circuit
US8350329B2 (en) 2010-10-19 2013-01-08 International Business Machines Corporation Low trigger voltage electrostatic discharge NFET in triple well CMOS technology
US9209098B2 (en) 2011-05-19 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. HVMOS reliability evaluation using bulk resistances as indices
JP2013008715A (ja) * 2011-06-22 2013-01-10 Semiconductor Components Industries Llc 半導体装置
JP5849670B2 (ja) * 2011-12-09 2016-02-03 セイコーエプソン株式会社 半導体装置
CN103545367B (zh) * 2012-07-17 2016-01-20 旺宏电子股份有限公司 半导体结构及其形成方法
US9058853B2 (en) * 2012-08-16 2015-06-16 Xilinx, Inc. Integrated circuit having improved radiation immunity
US9378958B2 (en) 2012-12-28 2016-06-28 United Microelectronics Corporation Electrostatic discharge protection structure and fabricating method thereof
US9105477B2 (en) * 2013-03-28 2015-08-11 Semiconductor Manufacturing International (Shanghai) Corporation ESD protection structure and ESD protection circuit
US9462674B1 (en) 2013-08-26 2016-10-04 Xilinx, Inc. Circuits for and methods of providing a charge device model ground path using substrate taps in an integrated circuit device
TWI585945B (zh) * 2014-10-14 2017-06-01 健行學校財團法人健行科技大學 一種具有閘極化二極體的靜電放電防護元件
EP3163618A1 (en) 2015-10-27 2017-05-03 Nexperia B.V. Electrostatic discharge protection device
JP2017123374A (ja) * 2016-01-05 2017-07-13 ソニー株式会社 半導体集積回路及びその制御方法
CN106952901B (zh) * 2016-01-06 2020-08-07 中芯国际集成电路制造(北京)有限公司 静电放电保护结构及其形成方法
US9806112B1 (en) * 2016-05-02 2017-10-31 Huawei Technologies Co., Ltd. Electrostatic discharge guard structure
DE102016119813B4 (de) 2016-10-18 2024-03-28 Infineon Technologies Ag Schutzstruktur gegen elektrostatische Entladung und Verfahren zum Herstellen einer Schutzstruktur gegen elektrostatische Entladung
JP6828588B2 (ja) * 2017-05-22 2021-02-10 株式会社ソシオネクスト 半導体装置
US10833151B2 (en) * 2017-06-07 2020-11-10 Macronix International Co., Ltd. Semiconductor structure and operation method thereof
US10740527B2 (en) * 2017-09-06 2020-08-11 Apple Inc. Semiconductor layout in FinFET technologies
US11562953B2 (en) * 2018-10-23 2023-01-24 Taiwan Semiconductor Manufacturing Company, Ltd. Cell having stacked pick-up region
CN112289790B (zh) * 2020-11-30 2022-10-25 杰华特微电子股份有限公司 一种用于esd防护电路的多指型ggnmos器件及其制作方法
CN115249689A (zh) * 2021-04-28 2022-10-28 长鑫存储技术有限公司 图形单元结构及图形阵列结构

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149999B2 (ja) * 1992-10-31 2001-03-26 日本電気株式会社 半導体入出力保護装置
KR100203054B1 (ko) * 1995-12-02 1999-06-15 윤종용 개선된 정전기 방전 능력을 갖는 집적 회로
JP3237110B2 (ja) * 1998-03-24 2001-12-10 日本電気株式会社 半導体装置
JP3317345B2 (ja) * 1999-07-23 2002-08-26 日本電気株式会社 半導体装置
JP3942324B2 (ja) * 1999-09-29 2007-07-11 Ｎｅｃエレクトロニクス株式会社 入力保護回路
US6399990B1 (en) * 2000-03-21 2002-06-04 International Business Machines Corporation Isolated well ESD device
KR100383003B1 (ko) * 2000-12-30 2003-05-09 주식회사 하이닉스반도체 멀티-핑거구조의 ｅｓｄ 보호회로
US6815775B2 (en) * 2001-02-02 2004-11-09 Industrial Technology Research Institute ESD protection design with turn-on restraining method and structures
JP2003249625A (ja) * 2002-02-22 2003-09-05 Nec Microsystems Ltd 保護素子
JP3888912B2 (ja) * 2002-03-04 2007-03-07 ローム株式会社 半導体集積回路装置
TWI259573B (en) * 2002-04-22 2006-08-01 Ind Tech Res Inst High efficiency substrate-triggered ESD protection component
US20030202307A1 (en) * 2002-04-26 2003-10-30 Kei-Kang Hung Semiconductor device with ESD protection
US6841825B2 (en) * 2002-06-05 2005-01-11 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN1241262C (zh) * 2002-10-08 2006-02-08 台湾积体电路制造股份有限公司 静电放电防护电路与相关的金属氧化半导体晶体管结构
JP2004006949A (ja) * 2003-07-07 2004-01-08 Seiko Epson Corp 半導体装置
US6979869B2 (en) * 2003-10-01 2005-12-27 Lsi Logic Corporation Substrate-biased I/O and power ESD protection circuits in deep-submicron twin-well process

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI549253B (zh) * 2012-01-19 2016-09-11 格羅方德半導體私人有限公司 靜電放電防護電路

Also Published As

Publication number Publication date
US7595537B2 (en) 2009-09-29
TW200605278A (en) 2006-02-01
US20050275032A1 (en) 2005-12-15
JP2005354014A (ja) 2005-12-22
CN1716604A (zh) 2006-01-04
JP4854934B2 (ja) 2012-01-18
CN100397648C (zh) 2008-06-25

Similar Documents

Publication Publication Date Title
TWI253721B (en) MOS type semiconductor device having electrostatic discharge protection arrangement
TWI287289B (en) Embedded silicon-controlled rectifier (SCR) for HVPMOS ESD protection
US8008723B2 (en) Semiconductor device including a plurality of diffusion layers and diffusion resistance layer
TW441124B (en) Electrostatic discharge protection device for semiconductor integrated circuit, method for producing the same, and electrostatic discharge protection circuit using the same
TWI233688B (en) Diode structure with low substrate leakage current and applications thereof
US7465995B2 (en) Resistor structure for ESD protection circuits
TWI445161B (zh) 半導體裝置及其製備方法
US8921943B2 (en) Methods and apparatus for ESD structures
US20070040222A1 (en) Method and apparatus for improved ESD performance
TWI295487B (en) Semiconductor device
TW200816445A (en) ESD protection apparatus and circuit thereof
JP2006523965A (ja) シリコンオンインシュレータ技術を対象とする静電放電（ｅｓｄ）保護用低電圧シリコン制御整流器（ｓｃｒ）
TW200845353A (en) A semiconductor structure for protecting an internal integrated circuit
US11658176B2 (en) ESD protection device with deep trench isolation islands
US6764892B2 (en) Device and method of low voltage SCR protection for high voltage failsafe ESD applications
CN108807364A (zh) 静电放电保护装置、电路及其制作方法
US6670678B2 (en) Semiconductor device having ESD protective transistor
US6347026B1 (en) Input and power protection circuit implemented in a complementary metal oxide semiconductor process using salicides
TW201015702A (en) Electrostatic discharge projection semiconductor device and method for manufacturing the same
TW200814282A (en) Layout structure of electrostatic discharge protection circuit and production method thereof
JP2010135755A (ja) 静電気放電保護素子及びその製造方法
TW445627B (en) Electrostatic discharge buffer apparatus
US6724050B2 (en) ESD improvement by a vertical bipolar transistor with low breakdown voltage and high beta
TWI361485B (en) Transistor layout for electrostatic discharge protective circuit
TW503558B (en) Low-noise silicon controlled rectifier for electrostatic discharge protection

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees