JP5849670B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5849670B2
JP5849670B2 JP2011269891A JP2011269891A JP5849670B2 JP 5849670 B2 JP5849670 B2 JP 5849670B2 JP 2011269891 A JP2011269891 A JP 2011269891A JP 2011269891 A JP2011269891 A JP 2011269891A JP 5849670 B2 JP5849670 B2 JP 5849670B2
Authority
JP
Japan
Prior art keywords
impurity diffusion
diffusion region
region
conductivity type
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011269891A
Other languages
English (en)
Other versions
JP2013122945A5 (ja
JP2013122945A (ja
Inventor
奥山　正樹
正樹 奥山
久克 佐藤
久克 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011269891A priority Critical patent/JP5849670B2/ja
Priority to PCT/JP2012/007661 priority patent/WO2013084451A1/ja
Priority to CN201280060455.1A priority patent/CN103988305A/zh
Priority to US14/358,982 priority patent/US9312329B2/en
Priority to TW101145500A priority patent/TWI497683B/zh
Publication of JP2013122945A publication Critical patent/JP2013122945A/ja
Publication of JP2013122945A5 publication Critical patent/JP2013122945A5/ja
Application granted granted Critical
Publication of JP5849670B2 publication Critical patent/JP5849670B2/ja
Priority to US15/049,839 priority patent/US9859359B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関し、特に静電気等を要因とするサージ電流から回路を保護する構造に関する。
従来、様々な素子を形成して半導体装置が形成されてきた。その中のひとつとして、デジタル回路とアナログ回路を混在させた半導体装置がある。デジタル回路部分は、閾値と呼ばれるハイレベルとローレベルとの境目となる電圧レベルに対し取り扱う信号の電圧レベルが電圧の変化範囲の両端に近いレベルとなることから、信号値を取り間違える可能性は低く、閾値から外れたところの電圧レベルの取り扱いはアナログ信号に比べてシビアではないという利点がある。デジタル回路の多くは基準となる動作クロック信号の切替わりタイミングでの信号の電圧レベルにより信号のレベルが確定されることから、該動作クロック信号の切替わりタイミング以外のときの電圧レベルの乱れは、デジタル回路の処理結果に対して影響を与えない場合が多い。これに対して、アナログ回路部分では、取り扱う信号の電圧レベルを正確に検出し伝達及び処理を行うことが重要であり、信号電圧の乱れは処理結果に大きな影響を与えることになる。
信号電圧の乱れは様々なノイズの影響により発生する。半導体装置外部から与えられるノイズなどは、半導体装置自体の所謂シールド性を高めることで内部素子への影響を低減することができる場合がある。しかしながら、ノイズには半導体素子内部で発生するものもある。たとえば、デジタル素子はハイレベルからローレベルへのスイッチング並びにローレベルからハイレベルへのスイッチングにおいてノイズが発生する。このようなスイッチングノイズはデジタル回路においては誤動作に繋がらなくても、アナログ回路の処理においては大きな影響を与えることになる。このような問題に対応するために、半導体装置内でデジタル素子とアナログ素子とを分離するトリプルウェルと呼ばれる構造がとられる場合がある。
しかしながら、他の構造と同様に、トリプルウェルの構造においてもＥＳＤ（静電気放電）などによるサージ電流が要因となって内部素子が破壊される問題がある。サージ電流に対する対応としては、例えば特許文献１に記載されている方法がある。
特開平１１−１３５７３５号公報
サージによる注入電荷を、半導体基板に設けた複数の不純物拡散領域からなる素子を介して、ＧＮＤ等の所望の領域に放電させるためには、不純物拡散領域の配置および電位の制御が重要となる。特にサージによる注入電荷が、外部端子、配線、コンタクトを経由して半導体基板に到達する不純物領域においては、周辺の領域との境界における電位差が拡大し、静電破壊に至る場合がある。静電破壊は、コンタクトの直下の境界において特に発生しやすい。
本発明は、上述した問題若しくは課題の少なくともひとつを解決するためになされたものであり、以下の適用例若しくは実施形態として実現することが可能である。
［適用例１］
本適用例にかかる半導体装置は、第１導電型の半導体基板と、第２導電型の第１不純物拡散領域と、第１導電型の第２不純物拡散領域と、第２導電型の第３不純物拡散領域と、第２導電型の第４不純物拡散領域と、第１コンタクトと、第１の電源と、を含み、前記第１不純物拡散領域は、前記半導体基板内に設けられ、前記第２不純物拡散領域は、前記第１不純物拡散領域内に設けられ、前記第３不純物拡散領域は、前記第２不純物拡散領域内に設けられ、前記第４不純物拡散領域の第１の部分は、前記第２不純物拡散領域内に、前記第３不純物拡散領域に離間して設けられ、前記第４不純物拡散領域の第２の部分は、前記第１不純物拡散領域の第３の部分の前記半導体基板の表面側に設けられ、前記第１の部分と前記第２の部分が連続し、前記第１コンタクトは、前記第２の部分に接するように設けられ、前記第１コンタクトと前記第３の部分とが平面視において重なり、前記第１の電源は前記第３不純物拡散領域に接続されていることを特徴とする。尚、本明細書において、「離間」というのは、接することなく適切な距離を保っていることを言う。
この構成によれば、第１導電型の半導体基板と、第２導電型の第１不純物拡散領域と、第１導電型の第２不純物拡散領域と、第２導電型の第３不純物拡散領域と、第２導電型の第４不純物拡散領域と、第１コンタクトと、第１の電源と、を含み、前記第１不純物拡散領域は、前記半導体基板内に設けられ、前記第２不純物拡散領域は、前記第１不純物拡散領域内に設けられ、前記第３不純物拡散領域は、前記第２不純物拡散領域内に設けられ、前記第４不純物拡散領域の第１の部分は、前記第２不純物拡散領域内に、前記第３不純物拡散領域に離間して設けられ、前記第４不純物拡散領域の第２の部分は、第１不純物拡散領域の第３の部分の前記半導体基板の表面側に設けられ、前記第１の部分と前記第２の部分が連続し、前記第１コンタクトは、前記第２の部分に接するように設けられ、前記第１コンタクトと前記第３の部分とが平面視において重なり、前記第１の電源は前記第３不純物拡散領域に接続されていることで、第１コンタクトに進入したサージ電流による第４不純物拡散領域の破壊若しくは第４不純物拡散領域の周辺領域における破壊を低減することができる。特に、第１コンタクト直下の第４不純物拡散領域と他の領域とが接している領域における破壊を防止することができる。
従来のトリプルウェル構造の半導体装置は、第１導電型の半導体基板を用いる場合には、コンタクトが接続された第２導電型の不純物拡散領域の下には第１導電型の不純物拡散領域が形成され、当該第１導電型の不純物拡散領域の下には第２導電型の不純物拡散領域が形成されている。即ち、コンタクトの下の層は、当該コンタクト側から見て第２導電型の層、第１導電型の層、第２導電型の層及び第１導電型の層（基板）の順に層が存在する。この場合、コンタクトにサージ電流が進入するとコンタクトが接続された第２導電型の層と、導電型の異なる当該層直下の第１導電型の層との間の界面において破壊が起こりやすい。
これに対して本発明にかかる半導体装置は、第１コンタクトが接続された第２導電型の第４不純物拡散領域の下が第２導電型の第１不純物拡散領域であり、同一の導電型となることから第４不純物拡散領域との第１不純物拡散領域との境界における破壊が起こりにくくなる。また、この第１不純物拡散領域は、例えば、アナログ素子とデジタル素子との間における素子分離の機能を有する層であり、半導体装置を平面視した場合における第１不純物拡散領域の面積の広さは上述した他の不純物拡散領域の面積の広さよりも大きくなり、第１不純物拡散領域と半導体基板との間の境界におけるサージ電流の影響は第４不純物拡散領域の境界における影響より小さいと考えられる。
第２導電型の第３不純物拡散領域には第１の電源が接続されている。第１の電源とは、例えばＧＮＤでよい。また、第４不純物拡散領域の第１の部分と第３不純物拡散領域との間にゲートコントロールドダイオード（ＧＣＤ）などを設けることで、第４不純物拡散領域と第３不純物拡散領域との間の障壁を適切に制御することができる。
［適用例２］
上記適用例にかかる半導体装置において、前記第１コンタクトと、前記第３の部分との間で前記第２不純物拡散領域を挟むことができる前記第１不純物拡散領域の所定の領域とが、第１の配線で接続されていることが好ましい。
この構成によれば、第１コンタクトと、第３の部分との間で第２不純物拡散領域を挟むことができる第１不純物拡散領域の所定の領域とが第１の配線で接続されることで、サージ電圧による電圧が、主に素子が形成されることになる第２不純物拡散領域を挟んで広く第１不純物拡散領域にかかることにより第１不純物拡散領域内における電位差の発生を低減できることで、第１の電源へのルート以外でのサージ電流の流れを抑制でき、サージ電流による破壊を低減することができる。
［適用例３］
本適用例にかかる半導体装置は、第１導電型の半導体基板と、前記半導体基板内に設けられた第２導電型の第１不純物拡散領域と、前記第１不純物拡散領域内に設けられた第１導電型の第２不純物拡散領域と、前記第２不純物拡散領域内に設けられた第２導電型の第３不純物拡散領域と、第２導電型の第４不純物拡散領域と、前記第２不純物拡散領域内に設けられた第２導電型の第５不純物拡散領域と、第１コンタクトと、第１の電源と、を含み、前記第２不純物拡散領域は、平面視において、前記第１不純物拡散領域の第１の領域に囲まれると共に前記第１不純物拡散領域の第２の領域を囲むように配置され、前記第３不純物拡散領域及び前記第５不純物拡散領域は、平面視において、前記第２の領域が間に位置するように配置され、前記第４不純物拡散領域は、平面視において、前記第３不純物拡散領域と前記第５不純物拡散領域との間に配置され、前記第４不純物拡散領域は、第１部分と、第２部分と、第３部分とからなり、前記第２部分は前記第２の領域に配置され、前記第１部分は前記第２不純物拡散領域の前記第３不純物拡散領域側に前記第３不純物拡散領域に離間して配置され、前記第３部分は前記第２不純物拡散領域の前記第５不純物拡散領域側に前記第５不純物拡散領域に離間して配置され、前記第１部分と、前記第２部分と、前記第３部分が連続し、前記第１コンタクトは、前記第２部分に接するように設けられ、前記第１の電源は前記第３不純物拡散領域および前記第５不純物拡散領域に接続されていることを特徴とする。
この構成によれば、本発明にかかる半導体装置が、第１導電型の半導体基板と、前記半導体基板内に設けられた第２導電型の第１不純物拡散領域と、前記第１不純物拡散領域内に設けられた第１導電型の第２不純物拡散領域と、前記第２不純物拡散領域内に設けられた第２導電型の第３不純物拡散領域と、第２導電型の第４不純物拡散領域と、前記第２不純物拡散領域内に設けられた第２導電型の第５不純物拡散領域と、第１コンタクトと、第１の電源と、を含み、前記第２不純物拡散領域は、平面視において、前記第１不純物拡散領域の第１の領域に囲まれると共に前記第１不純物拡散領域の第２の領域を囲むように配置され、前記第３不純物拡散領域及び前記第５不純物拡散領域は、平面視において、前記第２の領域が間に位置するように配置され、前記第４不純物拡散領域は、平面視において、前記第３不純物拡散領域と前記第５不純物拡散領域との間に配置され、前記第４不純物拡散領域は、第１部分と、第２部分と、第３部分とからなり、前記第２部分は前記第２の領域に配置され、前記第１部分は前記第２不純物拡散領域の前記第３不純物拡散領域側に前記第３不純物拡散領域に離間して配置され、前記第３部分は前記第２不純物拡散領域の前記第５不純物拡散領域側に前記第５不純物拡散領域に離間して配置され、前記第１部分と、前記第２部分と、前記第３部分が連続し、前記第１コンタクトは、前記第２部分に接するように設けられ、前記第１の電源は前記第３不純物拡散領域および前記第５不純物拡散領域に接続されていることにより、第１コンタクトに進入したサージ電流による第４不純物拡散領域の破壊若しくは第４不純物拡散領域の周辺領域における破壊を低減することができる。特に、第１コンタクト直下の第４不純物拡散領域と他の領域とが接している領域における破壊を防止することができる。
第１コンタクトが接続された第２導電型の第４不純物拡散領域の第２部分が第２導電型の第１不純物拡散領域の第２の領域に形成されており、第１コンタクトが接続された領域とその下の領域が同一の導電型となることから第４不純物拡散領域との第１不純物拡散領域との境界における破壊が起こりにくくなる。また、第１部分と第３不純物拡散領域との間、及び、第３部分と第５不純物拡散領域との間にＧＣＤなどを設けることで、第４不純物拡散領域と第３不純物拡散領域との間の障壁を適切に制御することができる。
［適用例４］
上記適用例にかかる半導体装置において、前記第１コンタクトと前記第１の領域とが第１の配線で接続されていることが好ましい。
この構成によれば、第１コンタクトと第１の領域が第１の配線で接続されることにより、第１不純物拡散領域の異なる部分に対して同電位が供給されることになり、第１不純物拡散領域内で電位差を低減することができ、第１の電源へのルート以外でのサージ電流の流れを抑制でき、サージ電流による破壊を低減することができる。
半導体装置の断面の模式図。 実施例１における半導体装置の平面及び断面の模式図。 実施例２における半導体装置の平面及び断面の模式図。 半導体装置の製造過程を示す図。 従来の半導体装置の製造過程を示す図。 半導体装置の平面の模式図。 従来の半導体装置の断面図。
以下、図を用いて本発明の実施形態について説明する。尚、模式図に描かれているものは、説明に必要な部分を記載した便宜上のものである。このため、同じものを記載していても図により異なった表記となっている場合があり、形状若しくは各部分の大きさなどを正しく示しているものではない。例えば、縦横の長さの比率などは図で示した比率と実際のものでは異なっている場合がある。
まず、従来のトリプルウェルの構造における、サージ電流を原因とするドレイン領域と他の領域との境界の破壊について図を用いて説明する。図７−（ａ）に、従来のトリプルウェルの構造を有する半導体装置９００の所定部分における断面図を示す。半導体装置９００は、第１導電型の半導体基板９１０に第２導電型の第１不純物拡散領域９２０が形成され、第１不純物拡散領域９２０内に浮かぶように第１導電型の第２不純物拡散領域９３０が形成され、第２不純物拡散領域９３０内に浮かぶように第２導電型の第３不純物拡散領域９４０、第２導電型の第３不純物拡散領域９４１及び第２導電型の第４不純物拡散領域９５０が形成されている。
第４不純物拡散領域９５０にはコンタクト９５３が形成されており、コンタクト９５３に第１配線９０１が接続されている。第１配線９０１は、外部端子に接続されるパッド９０９に繋がる配線である。また、第３不純物拡散領域９４０及び第３不純物拡散領域９４１の表面にはコンタクト９４８及びコンタクト９４９が形成されており、コンタクト９４８には第２配線９０２が接続され、コンタクト９４９には第３配線９０３が形成されている。第２配線９０２及び第３配線９０３は図示しない第１電源に接続されている。また、第３不純物拡散領域９４０と第４不純物拡散領域９５０との間には第１ゲート９６０が設けられ、第３不純物拡散領域９４１と第４不純物拡散領域９５０との間には第２ゲート９６１が設けられている。
ここで、第１導電型をＰ型、第２導電型をＮ型とすると、第１不純物拡散領域９２０はＮ型ウェル、第２不純物拡散領域９３０はＰ型ウェルとなる。即ち、半導体基板９１０、第１不純物拡散領域９２０及び第２不純物拡散領域９３０が、トリプルウェルの構造を形成している。また、第１電源はＧＮＤでよい。
ここで、パッド９０９にサージ電圧がかかると、第２不純物拡散領域９３０と第４不純物拡散領域９５０との間に存在する寄生ダイオードがアバランシェブレークを起こし、その後に第２不純物拡散領域９３０、第３不純物拡散領域９４０及び第４不純物拡散領域９５０により構成されるバイポーラＢＰ（図７−（ａ）のＢＰ及び図７−（ｂ））がオンとなり、バイポーラＢＰを介して第１電源にサージ電流を流すことが可能である。しかしながら、バイポーラＢＰがオンになるまでには所定の時間が経過し、その間にコンタクト直下の第４不純物拡散領域９５０と第２不純物拡散領域９３０との境界付近（図７の×で示した辺り）が破壊されるおそれがある。尚、図示及び上記説明にないが、上記のバイポーラＢＰと同様な動作は、第３不純物拡散領域９４１側でも発生している。
次に本発明の第１実施形態について説明する。
（第１実施形態）
図１に、本発明を適用した半導体装置１００の所定部分における断面図を示す。半導体装置１００は、第１導電型の半導体基板１０に、第２導電型の第１不純物拡散領域２０、第１導電型の第２不純物拡散領域３０、第２導電型の第３不純物拡散領域４０、第２導電型の第３不純物拡散領域４１及び第２導電型の第４不純物拡散領域５０が形成されたものである。また、第３不純物拡散領域４０と第４不純物拡散領域５０との間には第１ゲート６０が設けられ、第３不純物拡散領域４１と第４不純物拡散領域５０との間には、第２ゲート６１が設けられている。半導体基板１０、第１不純物拡散領域２０及び第２不純物拡散領域３０による構造が、トリプルウェルの構造を構成している。尚、上述した従来例と同様に、ここで、第１導電型をＰ型、第２導電型をＮ型とする。第１不純物拡散領域２０はＮ型ウェル、第２不純物拡散領域３０はＰ型ウェルである。
また、第４不純物拡散領域５０の表面にはコンタクト５３が形成されており、コンタクト５３に第１配線１０１が接続されている。第１配線１０１は、外部端子に接続されるパッド１０９に繋がる配線である。また、コンタクト５３が設けられている部分の第４不純物拡散領域５０の直下の領域は、第１不純物拡散領域２０が配置されている。また、第３不純物拡散領域４０及び第３不純物拡散領域４１の表面にはコンタクト４８及びコンタクト４９が形成されており、コンタクト４８には第２配線１０２が接続され、コンタクト４９には第３配線１０３が形成されている。第２配線１０２及び第３配線１０３は図示しない第１電源に接続されている。
ここで、パッド１０９にサージ電圧がかかると、第２不純物拡散領域３０と第４不純物拡散領域５０との間に存在する寄生ダイオードがアバランシェブレークを起こし、その後に第２不純物拡散領域３０、第３不純物拡散領域４０及び第４不純物拡散領域５０により構成されるバイポーラＢＰがオンとなり、バイポーラＢＰを介して第１電源にサージ電流を流すことが可能である。バイポーラＢＰがオンになるまでには所定の時間が経過するが、コンタクト５３が設けられている部分の第４不純物拡散領域５０の直下は、第４不純物拡散領域５０と同じ導電型の第１不純物拡散領域２０であることから、第４不純物拡散領域５０と第１不純物拡散領域２０との境界付近における破壊を防ぐことができる。また、第１電源はＧＮＤでよい。
本実施例は、第１導電型をＰ型、第２導電型をＮ型とする半導体装置２００（ＣＭＯＳを構成する出力素子の一部）に適用した例である。図２に、半導体装置２００の一部における平面図と該平面図のＡ−Ｂにおける断面図とを示す。破線は平面図と断面図との対応を便宜的に示すものである。尚、本実施例の説明において、半導体装置１００と同様の構成部分においては、同じ番号を付し、その説明を省略する場合がある。
半導体装置２００は、それぞれの領域において半導体基板の表面側に不純物の濃度がより高い領域（以降、タップ領域と呼ぶ）が存在する。半導体基板１０におけるタップ領域８０、第１不純物拡散領域２０におけるタップ領域２１、第２不純物拡散領域３０におけるタップ領域３２、第３不純物拡散領域４０におけるタップ領域４２、第３不純物拡散領域４１におけるタップ領域４３及び第４不純物拡散領域５０におけるタップ領域５１がこれに当たる。尚、タップ領域２１とタップ領域５１は第１配線１０１を介して接続されている。また、それぞれのタップ領域を挟むようにして素子分離領域９０が接続されている。第２不純物拡散領域３０は第１不純物拡散領域２０に浮かぶように形成されており、平面視した場合において、コンタクト５３の直下の領域は、第１不純物拡散領域２０の一部の領域であり、第４不純物拡散領域５０が該一部の領域に蓋をするような構造となっている。
第１配線１０１は、パッド１０９に接続されていると共に、対となるＣＭＯＳの一部に接続される。第１ゲート６０及び第２ゲート６１に繋がる第１信号配線１０４は、図示しない回路に接続されている。また、タップ領域３２、タップ領域４２及びタップ領域４３は、ＧＮＤに接続されている。
第１配線１０１がタップ領域２１及びタップ領域５１に接続されていることから、パッド１０９にサージ電圧がかかった場合でも第１不純物拡散領域２０内は同電位に保たれる。この構造により、第４不純物拡散領域５０と第１不純物拡散領域２０との境界付近でサージ電流による破壊が起こるのを防ぐことができる。サージ電圧が正電圧の場合は、第４不純物拡散領域５０と第２不純物拡散領域３０の間の寄生ダイオードがアバランシェブレークとなった後、第２不純物拡散領域３０、第３不純物拡散領域４０及び第３不純物拡散領域４１を介してＧＮＤにサージ電流が流れることになる。また、サージ電圧が負電圧の場合には、第４不純物拡散領域５０と第２不純物拡散領域３０との間の寄生ダイオードにおいて順方向に電流が流れることになり、タップ領域３２から第４不純物拡散領域５０に対してサージ電流が流れることになる。
尚、タップ領域２１、タップ領域３２、タップ領域４２、タップ領域４３及びタップ領域５１、タップ領域８０の表面にはシリサイド５２が形成されている。シリサイド５２が形成されていることにより電流路における抵抗値を低減することができる。
本実施例は、第１導電型をＰ型、第２導電型をＮ型とする半導体装置３００（ＥＳＤ素子）に適用した例である。図３に、半導体装置３００の一部における平面図と該平面図のＡ−Ｂにおける断面図とを示す。破線は平面図と断面図との対応を便宜的に示すものである。本実施例の説明においても、半導体装置１００若しくは半導体装置２００と同様の構成部分においては、同じ番号を付し、その説明を省略する場合がある。
本実施例において、第１ゲート６０は第２配線１０２に接続されている。また、第２ゲート６１は第３配線１０３に接続されている。第１ゲート６０及び第２ゲート６１がＧＮＤに接続されていることで第４不純物拡散領域５０と第３不純物拡散領域４０との間の障壁は適切に維持される。半導体装置３００はＥＳＤのためだけの素子であり、第１配線１０１は、他の入出力素子に接続されることになる。他の構造は半導体装置２００と同じである。この構造により、第４不純物拡散領域５０と第１不純物拡散領域２０との境界付近でサージ電流による破壊が起こるのを防ぐことができる。
サージ電圧が正電圧の場合は、第４不純物拡散領域５０と第２不純物拡散領域３０の間の寄生ダイオードがアバランシェブレークとなった後、第２不純物拡散領域３０、第３不純物拡散領域４０及び第３不純物拡散領域４１を介してＧＮＤにサージ電流が流れることになる。また、サージ電圧が負電圧の場合には、第４不純物拡散領域５０と第２不純物拡散領域３０との間の寄生ダイオードにおいて順方向に電流が流れることになり、タップ領域３２から第４不純物拡散領域５０に対してサージ電流が流れることになる。
（第２実施形態）
本実施形態は、半導体装置２００若しくは半導体装置３００の製造方法について説明するものである。尚、本実施形態の説明において、第１実施形態で説明した半導体装置の構成要素と同じ若しくは同等の構成要素については同じ番号を付与し、その説明は省略する場合がある。
はじめに、図４及び図５を用いて、従来及び本発明の半導体装置の製造方法について説明する。図４及び図５で示したのは、図２若しくは図３で示したのと同じ位置における断面図である。
まず、第１導電型の半導体基板１０の第１の面の表面に複数の素子分離領域９０を形成する（図４−（ａ））。ここで、複数の素子分離領域９０は、第１素子分離領域９１及び第２素子分離領域９２を含む。
次に、第１素子分離領域９１に囲まれる領域にイオン注入などの処理を行い、第１不純物拡散領域２０を形成する（図４−（ｂ））。
次に、第２素子分離領域９２に囲まれる領域を残してレジスト９３を形成し、イオン注入を行うことで第２不純物拡散領域３０を形成する（図５−（ａ））。
更に工程が繰り返され、第２不純物拡散領域３０内に、第３不純物拡散領域４０、第４不純物拡散領域５０、第１ゲート６０及び第２ゲート６１などが形成される。また、素子分離領域９０で覆われていない領域にはより濃度の高いタップ領域が形成される（図５−（ｂ））。
続いて、本発明にかかる半導体装置の製造方法について説明する。
まず、第１導電型の半導体基板１０の第１の面の表面に複数の素子分離領域９０を形成する（図４−（ａ））。
次に、第１素子分離領域９１に囲まれる領域にイオン注入を行い、第１不純物拡散領域２０を形成する（図４−（ｂ））。
次に、第２素子分離領域９２に囲まれる領域の中の、第１不純物拡散領域２０の表面の一部の領域を残してレジスト９４を形成し、イオン注入を行うことで第２不純物拡散領域３０を形成する（図４−（ｃ））。ここで、第１不純物拡散領域２０の表面の一部の領域以外の領域は、後の工程でコンタクト５３が形成される領域である。
更に工程が繰り返され、第２不純物拡散領域３０内に、第３不純物拡散領域４０、第４不純物拡散領域５０、第１ゲート６０及び第２ゲート６１などが形成される。また、素子分離領域９０で覆われていない領域にはより濃度の高いタップ領域が形成される（図４−（ｄ））。
図６に半導体装置２００若しくは半導体装置３００の図４−（ｄ）の工程後における平面図を示す。図６においては、半導体装置２００若しくは半導体装置３００の表面における第１不純物拡散領域２０、第２不純物拡散領域３０、第３不純物拡散領域４０、第３不純物拡散領域４１及び第４不純物拡散領域５０の配置を破線で示している。第４不純物拡散領域５０のコンタクト５３が形成された部分の下は第２不純物拡散領域３０が形成されておらず、第１不純物拡散領域２０が形成されている。
本実施形態で示すように、本発明にかかる半導体装置の製造方法と従来の半導体装置の製造方法の違いは、形成されるレジスト９３とレジスト９４の形の違いのみである。よって、製造設備などの大きな変更を行うことなく本発明にかかる半導体装置を製造することが可能である。
以上、本発明の実施形態並びに適用例の説明を行ったが、本発明の適用は上述した記載内容に限られるものではない。本発明の趣旨を逸脱しない範囲において広く適用が可能である。たとえば、本実施形態においては第１導電型をＰ型、第２導電型をＮ型としたが、第１導電型をＮ型、第２導電型をＰ型として適用させることも可能である。
１０…半導体基板、２０…第１不純物拡散領域、２１…タップ領域、３０…第２不純物拡散領域、３２…タップ領域、４０…第３不純物拡散領域、４１…第３不純物拡散領域、４２…タップ領域、４３…タップ領域、４８…コンタクト、４９…コンタクト、５０…第４不純物拡散領域、５１…タップ領域、５２…シリサイド、５３…コンタクト、６０…第１ゲート、６１…第２ゲート、８０…タップ領域、９０…素子分離領域、９１…第１素子分離領域、９２…第２素子分離領域、９３…レジスト、９４…レジスト、１００…半導体装置、１０１…第１配線、１０２…第２配線、１０３…第３配線、１０９…パッド、２００…半導体装置、３００…半導体装置、９００…半導体装置、９０１…第１配線、９０２…第２配線、９０３…第３配線、９０９…パッド、９１０…半導体基板、９２０…第１不純物拡散領域、９３０…第２不純物拡散領域、９４０…第３不純物拡散領域、９４１…第３不純物拡散領域、９４８…コンタクト、９４９…コンタクト、９５０…第４不純物拡散領域、９５３…コンタクト、９６０…第１ゲート、９６１…第２ゲート。

Claims (7)

  1. 第１導電型の半導体基板と、
    第２導電型の第１不純物拡散領域と、
    第１導電型の第２不純物拡散領域と、
    第２導電型の第３不純物拡散領域と、
    第２導電型の第４不純物拡散領域と、
    第１コンタクトと、
    第１の電源と、
    第１のゲートと、を含み、
    前記第１不純物拡散領域は、前記半導体基板内に設けられ、
    前記第２不純物拡散領域は、前記第１不純物拡散領域内に設けられ、
    前記第３不純物拡散領域は、前記第２不純物拡散領域内に設けられ、
    前記第４不純物拡散領域の第１の部分は、前記第２不純物拡散領域内に、前記第３不純物拡散領域に離間して設けられ、前記第４不純物拡散領域の第２の部分は、前記第１不純物拡散領域の第３の部分の前記半導体基板の表面側に設けられ、
    前記第１の部分と前記第２の部分が連続し、
    前記第１コンタクトは、前記第２の部分に接するように設けられ、
    前記第１コンタクトと前記第３の部分とが平面視において重なり、
    前記第１の電源は前記第３不純物拡散領域に接続され、
    前記第１ゲートは、前記第４不純物拡散領域と前記第３不純物拡散領域との間の前記第２不純物拡散領域の上方に設けられ、
    前記第１ゲートはＧＮＤに接続され、
    前記第１ゲートの一部が、前記第４不純物拡散領域に平面視で重なっていることを特徴とする半導体装置。
  2. 前記第１ゲートの一部が、前記第３不純物拡散領域に平面視で重なっていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第４不純物拡散領域の前記半導体基板の表面側に、第２導電型の第６不純物拡散領域が設けられ、
    前記第６不純物拡散領域の不純物濃度は、前記第４不純物拡散領域の不純物濃度より高いことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記第６不純物拡散領域の表面にはシリサイド層が設けられていることを特徴とする請求項３記載の半導体装置。
  5. 前記第１コンタクトと、前記第３の部分との間で前記第２不純物拡散領域を挟むことができる前記第１不純物拡散領域の所定の領域とが、第１の配線で接続されていることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置。
  6. 第１導電型の半導体基板と、
    前記半導体基板内に設けられた第２導電型の第１不純物拡散領域と、
    前記第１不純物拡散領域内に設けられた第１導電型の第２不純物拡散領域と、
    前記第２不純物拡散領域内に設けられた第２導電型の第３不純物拡散領域と、
    第２導電型の第４不純物拡散領域と、
    前記第２不純物拡散領域内に設けられた第２導電型の第５不純物拡散領域と、
    第１コンタクトと、
    第１の電源と、
    前記第４不純物拡散領域と前記第３不純物拡散領域との間の前記第２不純物拡散領域の上方に設けられた第１のゲートと、
    前記第４不純物拡散領域と前記第５不純物拡散領域との間の前記第２不純物拡散領域の上方に設けられた第２のゲートと、
    を含み、
    前記第２不純物拡散領域は、平面視において、前記第１不純物拡散領域の第１の領域に囲まれると共に前記第１不純物拡散領域の第２の領域を囲むように配置され、
    前記第３不純物拡散領域及び前記第５不純物拡散領域は、平面視において、前記第２の領域が間に位置するように配置され、
    前記第４不純物拡散領域は、平面視において、前記第３不純物拡散領域と前記第５不純物拡散領域との間に配置され、
    前記第４不純物拡散領域は、第１部分と、第２部分と、第３部分とからなり、前記第２部分は前記第２の領域に配置され、前記第１部分は前記第２不純物拡散領域の前記第３不純物拡散領域側に前記第３不純物拡散領域に離間して配置され、前記第３部分は前記第２不純物拡散領域の前記第５不純物拡散領域側に前記第５不純物拡散領域に離間して配置され、
    前記第１部分と、前記第２部分と、前記第３部分が連続し、
    前記第１コンタクトは、前記第２部分に接するように設けられ、
    前記第１の電源は前記第３不純物拡散領域および前記第５不純物拡散領域に接続され、
    前記第１ゲートおよび前記第２ゲートはＧＮＤに接続され、
    前記第１ゲートの一部および前記第２ゲートの一部が、前記第４不純物拡散領域に平面視で重なっていることを特徴とする半導体装置。
  7. 前記第１コンタクトと前記第１不純物拡散領域の所定の領域とが第１の配線で接続されていることを特徴とする請求項６に記載の半導体装置。
JP2011269891A 2011-12-09 2011-12-09 半導体装置 Expired - Fee Related JP5849670B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011269891A JP5849670B2 (ja) 2011-12-09 2011-12-09 半導体装置
CN201280060455.1A CN103988305A (zh) 2011-12-09 2012-11-29 半导体装置
US14/358,982 US9312329B2 (en) 2011-12-09 2012-11-29 Semiconductor device
PCT/JP2012/007661 WO2013084451A1 (ja) 2011-12-09 2012-11-29 半導体装置
TW101145500A TWI497683B (zh) 2011-12-09 2012-12-04 Semiconductor device
US15/049,839 US9859359B2 (en) 2011-12-09 2016-02-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011269891A JP5849670B2 (ja) 2011-12-09 2011-12-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2015174454A Division JP2015216410A (ja) 2015-09-04 2015-09-04 半導体装置

Publications (3)

Publication Number Publication Date
JP2013122945A JP2013122945A (ja) 2013-06-20
JP2013122945A5 JP2013122945A5 (ja) 2015-01-29
JP5849670B2 true JP5849670B2 (ja) 2016-02-03

Family

ID=48573842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011269891A Expired - Fee Related JP5849670B2 (ja) 2011-12-09 2011-12-09 半導体装置

Country Status (5)

Country Link
US (2) US9312329B2 (ja)
JP (1) JP5849670B2 (ja)
CN (1) CN103988305A (ja)
TW (1) TWI497683B (ja)
WO (1) WO2013084451A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6894715B2 (ja) * 2017-01-31 2021-06-30 ラピスセミコンダクタ株式会社 半導体装置
JP2019029399A (ja) * 2017-07-26 2019-02-21 パナソニックＩｐマネジメント株式会社 撮像装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59217368A (ja) * 1983-05-26 1984-12-07 Hitachi Ltd 集積回路とその製造方法
KR100190008B1 (ko) * 1995-12-30 1999-06-01 윤종용 반도체 장치의 정전하 보호 장치
JP3472911B2 (ja) 1997-10-31 2003-12-02 セイコーエプソン株式会社 半導体装置
JP3123489B2 (ja) 1997-11-20 2001-01-09 日本電気株式会社 半導体集積回路における静電保護回路及びその製造方法
TW399337B (en) 1998-06-09 2000-07-21 Koninkl Philips Electronics Nv Semiconductor device
JP3317345B2 (ja) 1999-07-23 2002-08-26 日本電気株式会社 半導体装置
JP3430080B2 (ja) * 1999-10-08 2003-07-28 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6489653B2 (en) * 1999-12-27 2002-12-03 Kabushiki Kaisha Toshiba Lateral high-breakdown-voltage transistor
JP3875460B2 (ja) * 2000-07-06 2007-01-31 株式会社東芝 半導体装置
KR100448925B1 (ko) 2002-03-11 2004-09-16 삼성전자주식회사 정전기 방전 보호를 위한 반도체 장치 및 그 제조 방법
KR100645039B1 (ko) 2003-12-15 2006-11-10 삼성전자주식회사 정전기 방전 보호 소자 및 그 제조방법
JP2006013450A (ja) 2004-05-27 2006-01-12 Renesas Technology Corp 半導体装置およびその製造方法
JP4854934B2 (ja) * 2004-06-14 2012-01-18 ルネサスエレクトロニクス株式会社 静電気放電保護素子
JP4703196B2 (ja) * 2005-01-18 2011-06-15 株式会社東芝 半導体装置
CN100511405C (zh) 2005-06-30 2009-07-08 精工爱普生株式会社 集成电路装置及电子设备
US7190030B1 (en) * 2005-09-07 2007-03-13 United Microelectronics Corp. Electrostatic discharge protection structure
JP2008004703A (ja) 2006-06-21 2008-01-10 Ricoh Co Ltd 半導体装置及び半導体装置の製造方法
JP5165321B2 (ja) * 2007-09-28 2013-03-21 オンセミコンダクター・トレーディング・リミテッド 静電気破壊保護素子、静電気破壊保護回路、半導体装置および半導体装置の製造方法
JP4595002B2 (ja) 2008-07-09 2010-12-08 株式会社東芝 半導体装置
JP5203850B2 (ja) 2008-08-22 2013-06-05 パナソニック株式会社 静電気保護素子
JP5349885B2 (ja) * 2008-09-30 2013-11-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US9312329B2 (en) 2016-04-12
TW201332082A (zh) 2013-08-01
US20160204095A1 (en) 2016-07-14
US9859359B2 (en) 2018-01-02
TWI497683B (zh) 2015-08-21
WO2013084451A1 (ja) 2013-06-13
CN103988305A (zh) 2014-08-13
US20140312462A1 (en) 2014-10-23
JP2013122945A (ja) 2013-06-20

Similar Documents

Publication Publication Date Title
JP6243720B2 (ja) Ｅｓｄ保護回路を備えた半導体装置
JP2009049331A (ja) 半導体装置
TW201532162A (zh) 半導體積體電路裝置
JP2008091687A (ja) 半導体集積回路装置
CN109300891B (zh) 静电保护元件以及半导体装置
JP5849670B2 (ja) 半導体装置
JP5511395B2 (ja) 半導体装置
TWI477018B (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
US9293452B1 (en) ESD transistor and a method to design the ESD transistor
WO2013128583A1 (ja) 半導体装置
KR101489003B1 (ko) 반도체 장치
JP5835977B2 (ja) 保護ダイオードを備えた半導体装置
JP5085045B2 (ja) 半導体装置
JP2015216410A (ja) 半導体装置
KR102082644B1 (ko) 반도체 장치
US9337077B2 (en) Semiconductor device
JP6624912B2 (ja) 半導体装置
JP6847731B2 (ja) 半導体装置
JP2009146977A (ja) 半導体装置
TWI538153B (zh) 半導體裝置
JP6099986B2 (ja) 半導体装置
JP2011142189A (ja) 半導体装置
WO2012120802A1 (ja) 半導体装置
CN107204328A (zh) 具有esd保护元件的半导体装置
JP2011192842A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141204

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151117

R150 Certificate of patent or registration of utility model

Ref document number: 5849670

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees