JP6847731B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6847731B2 JP6847731B2 JP2017065910A JP2017065910A JP6847731B2 JP 6847731 B2 JP6847731 B2 JP 6847731B2 JP 2017065910 A JP2017065910 A JP 2017065910A JP 2017065910 A JP2017065910 A JP 2017065910A JP 6847731 B2 JP6847731 B2 JP 6847731B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- layer
- region
- conductive type
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Bipolar Transistors (AREA)
Description
しかし、高耐圧なトランジスタでは、電界の集中を防ぐためにドレイン(もしくは、コレクタ)側の距離が長くなるように設計することが多く、素子面積が大きくなる傾向にある。
一般に、ESD保護素子は、ESDによる大量の電流を流すために面積を大きくする必要があり、半導体装置の中でも面積の占有率が高い。
結果的に、小面積のESD保護素子を作るためには、コレクタの不純物濃度を上げる用途とベースの不純物濃度を下げる用途との二枚フォトマスクを追加する必要があり、コストが大幅に上がってしまう。
さらに、第1のトレンチ絶縁領域と第2のトレンチ絶縁領域の深さを異ならせるには、フォトマスクを一枚追加するだけでよいため、コスト増を抑えることが可能である。
[第1の実施形態]
図1は、本発明の第1の実施形態による半導体装置100を示す模式的断面図である。
図1に示すように、本実施形態の半導体装置100は、P型の半導体基板1の領域Aに設けられたバイポーラトランジスタ10と、半導体基板1の領域Aとは異なる領域Bに設けられたバイポーラトランジスタ20とを備えている。
領域A及びBは、トレンチ素子分離領域2によって区画されている。
バイポーラトランジスタ10においては、拡散層12がベースとして機能し、拡散層13及び埋め込み層11がコレクタとして機能する。
バイポーラトランジスタ20においては、拡散層22がベースとして機能し、拡散層23及び埋め込み層21がコレクタとして機能する。
また、本実施形態では、トレンチ素子分離領域14とトレンチ素子分離領域2とが同じ深さを有しており、これらは、一枚のフォトマスクで同時に形成することができる。
また、トレンチ絶縁領域14については、バイポーラトランジスタ10が所望の性能となるように深さを決定するのが望ましい。
なお、図2〜図7において、図1に示す第1の実施形態の半導体装置100と同一の構成要素には同一の符号を付し、重複する説明は適宜省略する。
図2は、本発明の第2の実施形態による半導体装置200を示す模式的断面図である。
図2に示すように、本実施形態の半導体装置200は、図1に示す半導体装置100に加えて、半導体基板1の領域A及びBとは異なる領域Cに設けられたMOSトランジスタ30を備えている。
なお、埋め込み層31については、MOSトランジスタ30の動作には特に影響を与えないため、設けなくてもかまわない。
図3は、本発明の第3の実施形態による半導体装置300を示す模式的断面図である。
図3に示すように、本実施形態の半導体装置300は、図1に示す半導体装置100におけるトレンチ絶縁領域24の内部に、ゲート電極20gを埋め込むことでいる。これにより、トレンチ絶縁領域24内の絶縁膜がゲート絶縁膜として、拡散層22がウェル及びチャネルとして、拡散層23がドレイン電界緩和層として、ベースコンタクト領域25がウェルコンタクト領域として、エミッタ領域26がソース拡散層として、コレクタコンタクト領域27がドレイン拡散層として機能し、領域Bの素子をMOSトランジスタ20mとして用いることができる。
図4は、本発明の第4の実施形態による半導体装置400を示す模式的断面図である。
図4に示すように、本実施形態の半導体装置400は、図1に示す半導体装置100に加えて、埋め込み層11と拡散層12及び13との間設けられたN型の拡散層18と、埋め込み層21と拡散層22及び23との間に設けられたN型の拡散層28とをさらに備えている。拡散層18及び28は、埋め込み層11及び21よりも不純物濃度が低い。
図5は、本発明の第5の実施形態による半導体装置500を示す模式的断面図である。
図5に示すように、本実施形態の半導体装置500は、図1に示す半導体装置100において、埋め込み層11と埋め込み層21とが別個に設けられているのに代えて、これらを一体形成したN型の埋め込み層501を備えている。
図6は、本発明の第6の実施形態による半導体装置600を示す模式的断面図である。
図6に示すように、本実施形態の半導体装置600は、図2に示す半導体装置200において、埋め込み層11と埋め込み層21と埋め込み層31とが別個に設けられているのに代えて、これらを一体形成したN型の埋め込み層601を備えている。
図7は、本発明の第7の実施形態による半導体装置700を示す模式的断面図である。
図7に示すように、本実施形態の半導体装置700は、図5に示す半導体装置500において、拡散層13と拡散層23を統一して一つのN型の拡散層703とし、コレクタコンタクト領域17とコレクタコンタクト領域27を統一した一つのコレクタコンタクト領域707が拡散層703の表面に設けられている。これにより、拡散層703とコレクタコンタクト領域707は、バイポーラトランジスタ10とバイポーラトランジスタ20とにより共用されている。
本実施形態によれば、コレクタである拡散層703を共用することで、拡散層13と拡散層23のいずれか一つ分とアクティブエリア間スペースルールのために必要な領域分を省略することができ、半導体装置500と比べて、更なる面積の縮小が可能である。
例えば、上記実施形態においては、第1導電型をP型、第2導電型をN型として説明したが、導電型を入れ替えて、第1導電型をN型、第2導電型をP型とすることも可能である。
また、各拡散層の濃度を適宜変更するために、各拡散層と同一の導電型の拡散層を重ねて導入してもかまわない。
2 トレンチ素子分離領域
10、20 バイポーラトランジスタ
20m、30 MOSトランジスタ
11、21、31、501 N型埋め込み層
12、22、32 P型拡散層
13、23、703 N型拡散層
14、24 トレンチ絶縁領域
15、25 P型ベースコンタクト領域
16、26 N型エミッタ領域
17、27、707 N型コレクタコンタクト領域
18、28 低濃度N型拡散層
33 ゲート酸化膜
20g、34 ゲート電極
35 ソース拡散層
36 ドレイン拡散層
Claims (8)
- 第1導電型の半導体基板の第1の領域に設けられた第2導電型の第1の埋め込み層と、
前記第1の埋め込み層の上に互いに隣接して設けられた第1導電型の第1の拡散層及び第2導電型の第2の拡散層と、
前記第1の拡散層と前記第2の拡散層との間に介在するようにして前記第1の拡散層及び前記第2の拡散層よりも深く設けられた第1のトレンチ絶縁領域と、
前記第1の拡散層の表面に設けられた第1導電型の第1のベースコンタクト領域及び第2導電型の第1のエミッタ領域と、
前記第2の拡散層の表面に設けられた第2導電型の第1のコレクタコンタクト領域とを有する第1のバイポーラトランジスタと、
前記半導体基板の前記第1の領域とは異なる第2の領域に、前記第1の埋め込み層と同じ深さに設けられた第2導電型の第2の埋め込み層と、
前記第2の埋め込み層の上に互いに隣接して設けられた第1導電型の第3の拡散層及び第2導電型の第4の拡散層と、
前記第3の拡散層と前記第4の拡散層との間に介在するようにして前記第3の拡散層及び前記第4の拡散層よりも浅く設けられた第2のトレンチ絶縁領域と、
前記第3の拡散層の表面に設けられた第1導電型の第2のベースコンタクト領域及び第2導電型の第2のエミッタ領域と、
前記第4の拡散層の表面に設けられた第2導電型の第2のコレクタコンタクト領域とを有する第2のバイポーラトランジスタとを備えることを特徴とする半導体装置。 - 前記第1導電型の半導体基板の前記第1の領域及び第2の領域とは異なる第3の領域に設けられた第1導電型の第5の拡散層と、
前記第5の拡散層の上にゲート絶縁膜を介して設けられたゲート電極と、
前記第5の拡散層の表面においてそれぞれ前記ゲート電極の両側に位置するように設けられた第2導電型のソース拡散層及びドレイン拡散層とを有するMOSトランジスタをさらに備えることを特徴とする請求項1に記載の半導体装置。 - 前記第5の拡散層の下に設けられた第2導電型の第3の埋め込み層をさらに備えることを特徴とする請求項2に記載の半導体装置。
- 前記第2のトレンチ絶縁領域内に絶縁膜を介して埋め込まれた電極をさらに備え、
当該電極をゲート電極とし、前記第2のトレンチ絶縁領域内の前記絶縁膜をゲート絶縁膜とし、前記第2のエミッタ領域及び前記第2のコレクタコンタクト領域をソース拡散層及びドレイン拡散層とするMOSトランジスタが構成されることを特徴とする請求項1乃至3のいずれか一項に記載の半導体装置。 - 前記第1の埋め込み層と前記第1及び第2の拡散層との間に設けられた、前記第1の埋め込み層よりも低濃度の第2導電型の第6の拡散層と、
前記第2の埋め込み層と前記第3及び第4の拡散層との間に設けられた、前記第2の埋め込み層よりも低濃度の第2導電型の第7の拡散層とをさらに備え、
前記第7の拡散層が前記第6の拡散層と同じ深さであることを特徴とする請求項1乃至4のいずれか一項に記載の半導体装置。 - 前記第1の埋め込み層と前記第2の埋め込み層とが一体形成されていることを特徴とする請求項1乃至5のいずれか一項に記載の半導体装置。
- 前記第1の埋め込み層と前記第2の埋め込み層と前記第3の埋め込み層とが一体形成されていることを特徴とする請求項3に記載の半導体装置。
- 前記第2の拡散層と前記第4の拡散層とが一つの拡散層であり、前記第1のバイポーラトランジスタと前記第2のバイポーラトランジスタとにより共用され、
前記第1のコレクタコンタクト領域と前記第2のコレクタコンタクト領域とが一つの領域であり、前記第1のバイポーラトランジスタと前記第2のバイポーラトランジスタとにより共用されていることを特徴とする請求項1乃至7のいずれか一項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017065910A JP6847731B2 (ja) | 2017-03-29 | 2017-03-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017065910A JP6847731B2 (ja) | 2017-03-29 | 2017-03-29 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018170378A JP2018170378A (ja) | 2018-11-01 |
JP6847731B2 true JP6847731B2 (ja) | 2021-03-24 |
Family
ID=64020610
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017065910A Active JP6847731B2 (ja) | 2017-03-29 | 2017-03-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6847731B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0669142B2 (ja) * | 1983-04-15 | 1994-08-31 | 株式会社日立製作所 | 半導体集積回路装置 |
JP3052975B2 (ja) * | 1993-02-02 | 2000-06-19 | 株式会社デンソー | 半導体装置 |
JP4304779B2 (ja) * | 1999-08-20 | 2009-07-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
US7368786B2 (en) * | 2005-03-11 | 2008-05-06 | Freescale Semiconductor, Inc. | Process insensitive ESD protection device |
US8648419B2 (en) * | 2010-01-20 | 2014-02-11 | Freescale Semiconductor, Inc. | ESD protection device and method |
-
2017
- 2017-03-29 JP JP2017065910A patent/JP6847731B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018170378A (ja) | 2018-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4689244B2 (ja) | 半導体装置 | |
JP5090696B2 (ja) | 半導体装置 | |
US8035229B2 (en) | Semiconductor device | |
JP5941448B2 (ja) | 半導体装置 | |
JP5968548B2 (ja) | 半導体装置 | |
KR100734507B1 (ko) | 고전압 소자의 전류 누설을 방지하기 위한 구조 | |
KR20090074970A (ko) | 가아드 링을 갖는 반도체 장치 | |
JP2009064883A (ja) | 半導体装置 | |
US10269898B2 (en) | Surrounded emitter bipolar device | |
JP6847731B2 (ja) | 半導体装置 | |
JP2007019413A (ja) | 保護回路用半導体装置 | |
JP4205732B2 (ja) | 半導体集積回路装置 | |
JP5685060B2 (ja) | 半導体装置 | |
JP6085166B2 (ja) | 半導体装置 | |
JP5849670B2 (ja) | 半導体装置 | |
JP2009187987A (ja) | 半導体装置 | |
JP2017092297A (ja) | 電界効果トランジスタ、および半導体装置 | |
JP2007242899A (ja) | 半導体装置 | |
JP2019029361A (ja) | 静電保護素子および半導体装置 | |
CN109300891B (zh) | 静电保护元件以及半导体装置 | |
JP2014165317A (ja) | 半導体装置 | |
JP5163212B2 (ja) | 半導体装置及びその製造方法 | |
JP5130843B2 (ja) | 半導体装置 | |
JP2009016725A (ja) | 半導体装置 | |
JP2009146977A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201027 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201030 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6847731 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |