JP6085166B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6085166B2
JP6085166B2 JP2012278560A JP2012278560A JP6085166B2 JP 6085166 B2 JP6085166 B2 JP 6085166B2 JP 2012278560 A JP2012278560 A JP 2012278560A JP 2012278560 A JP2012278560 A JP 2012278560A JP 6085166 B2 JP6085166 B2 JP 6085166B2
Authority
JP
Japan
Prior art keywords
type diffusion
diffusion region
pad
region
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012278560A
Other languages
English (en)
Other versions
JP2014123632A (ja
Inventor
ひと美 桜井
ひと美 桜井
嘉胤 廣瀬
嘉胤 廣瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2012278560A priority Critical patent/JP6085166B2/ja
Priority to TW102145872A priority patent/TWI595625B/zh
Priority to KR1020130156173A priority patent/KR102145169B1/ko
Priority to CN201310705960.3A priority patent/CN103887305B/zh
Priority to US14/134,438 priority patent/US9337077B2/en
Publication of JP2014123632A publication Critical patent/JP2014123632A/ja
Application granted granted Critical
Publication of JP6085166B2 publication Critical patent/JP6085166B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/761PN junctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。より詳細にはラッチアップの発生を抑制できる半導体装置に関する。
まず、従来の半導体装置について説明する。図5は、従来の半導体装置を示す断面図である。
入力パッド71への負の電圧を有するサージが印加された場合、P型半導体基板87における少数キャリアである電子が、ESD保護回路の領域のN型拡散領域81からP型の半導体基板87に漏れ出ることがある。この少数キャリアは、半導体基板87から、接地パッド72に接続されるP型拡散領域82に、流れ込み、吸収される。ここで、ESD保護回路から内部回路への方向におけるP型拡散領域82の水平方向の長さは十分に長いので、少数キャリアは十分にP型拡散領域82に吸収される。P型拡散領域82に吸収されなかった少数キャリアは、半導体基板87から、電源パッド73に接続されるN型拡散領域83〜84に、強制的に引き抜かれる。入力パッド71へのサージにより発生する少数キャリアは、内部回路でのラッチアップの発生の主要原因であるが、以上のように半導体基板87から逃がすことで、内部回路でのラッチアップを発生しにくくしている(例えば、特許文献1参照)。
特開2007−019345号公報
しかし、特許文献1で開示された技術では、ESD保護回路から内部回路への方向におけるP型拡散領域82の水平方向の長さが長いので、その分、半導体装置の面積が大きくなってしまう。
本発明は、上記課題に鑑みてなされ、小さい面積でラッチアップの発生を抑制できる半導体装置を提供する。
本発明は、上記課題を解決するため、パッドに接続される拡散領域であるドレインと、内部回路の領域と、前記ドレインと前記内部回路の領域との間に設けられ、第一P型拡散領域と、第二P型拡散領域と、前記第一P型拡散領域と前記第二P型拡散領域とに挟まれるN型拡散領域と、の3重ガードリングを備え、前記パッドへのサージによる少数キャリアを捕獲する少数キャリア捕獲領域と、を備え、前記第一P型拡散領域と前記第二P型拡散領域とは、最短距離でなくて迂回して金属膜配線によって接続され、且つ、それぞれ接地パッドに接続され、前記N型拡散領域は、電源パッドに接続される、ことを特徴とする半導体装置を提供する。
本発明では、3重ガードリング内において、正の電源電位を有するN型の拡散領域を接地電位を有するP型拡散領域によって挟むことで、ESD保護回路から内部回路への方向におけるP型拡散領域の長さを短くしても、内部回路でのラッチアップの発生が抑制される。半導体装置の面積を小さくすることが可能となる。
半導体装置を示す断面図である。 半導体装置を示す平面図である。 半導体装置を示す断面図である。 半導体装置を示す平面図である。 従来の半導体装置を示す断面図である。
以下、本発明の実施形態について、図面を参照して説明する。まず、半導体装置の構成について説明する。図1は、半導体装置を示す断面図であり、図2は、半導体装置を示す平面図である。
図1に示すように、半導体基板27は、半導体装置をESDから保護するESD保護回路の領域と、内部回路の領域と、入力あるいは出力のパッド11への負の電圧を有するサージにより半導体基板に発生する少数キャリアを捕獲する少数キャリア捕獲領域と、の3つの領域からなっており、少数キャリア捕獲領域は内部回路の領域を取り囲み、通常ガードリングを形成している。入力あるいは出力のパッド11、接地パッド、電源パッド、保護回路は基本的にはガードリングの外側に配置される。
ESD保護回路の領域では、N型拡散領域21が、P型の半導体基板27の表面に形成される。このN型拡散領域21は、通常半導体装置をESDから保護するESD保護回路として機能するNMOSトランジスタのドレインである。このドレイン(N型拡散領域21)は、パッド11に接続される。図示しないが、このNMOSトランジスタのソース及びゲートが接地パッド12に接続され、ドレインがパッド11に接続されることにより、このNMOSトランジスタはESD保護回路として機能する。また、他の構成として、N型拡散領域21は、保護ダイオードのカソードであっても良い。
内部回路の領域では、N型ウェル26が、P型の半導体基板27の表面に形成される。P型拡散領域が、図示はしないが、N型ウェル26の表面に形成される。このP型拡散領域は、PMOSトランジスタのソースやドレインとなる。また、N型拡散領域が、図示はしないが、P型の半導体基板27の表面に形成される。このN型拡散領域は、NMOSトランジスタのソースやドレインとなる。
少数キャリア捕獲領域では、P型拡散領域22とN型ウェル24とP型拡散領域25とが、P型の半導体基板27の表面に形成される。N型拡散領域23が、N型ウェル24の表面に形成される。この時、N型ウェル24は、P型拡散領域22とP型拡散領域25とに挟まれている。これらのP型拡散領域22とP型拡散領域25とN型ウェル24内部のN型拡散領域23とは、ドレイン(N型拡散領域21)と内部回路の領域との間における、3重ガードリングとなる。P型拡散領域22及びP型拡散領域25は、それぞれ接地パッド12に接続され、N型拡散領域23は、電源パッド13に接続される。
図2はP型拡散領域22およびP型拡散領域25と接地パッドの配置方法を示す例である。図2に示すように、P型拡散領域22は、コンタクト22Aによって金属膜配線22Bに電気的に接続され、P型拡散領域25はコンタクト25Aによって金属膜配線25Bに電気的に接続される。この金属膜配線22Bは、外部接続用パッドである接地パッド12に電気的に接続される。同様に、金属膜配線25Bも、外部接続用パッドである接地パッド12に電気的に接続される。この時、金属膜配線22Bは、可能な限り接地パッド12の近くまで、金属膜配線25Bとは一緒にならずに別の配線として離間して、独立して配線されるようレイアウト設計する。同様に、金属膜配線25Bも、可能な限り接地パッド12の近くまで、金属膜配線22Bとは一緒にならずに別の配線として離間して、独立して配線されるようレイアウト設計する。つまり、P型拡散領域22とP型拡散領域25とは、最短距離でなくて、相互に接触を避けて離間し、迂回した金属膜配線によって接続され、且つ、両方ともに接地パッド12に接続される。
次に、半導体装置の動作について説明する。
パッド11へのサージによる少数キャリア(電子)は、ESD保護回路の領域のN型拡散領域21(保護トランジスタのドレインあるいは保護ダイオードのカソード)からP型の半導体基板27に漏れ出ることがある。この少数キャリアは、半導体基板27から、接地パッド12に接続されるP型拡散領域22に、流れ込み、吸収される。P型拡散領域22に吸収されなかった少数キャリアは、半導体基板27から、電源パッド13に接続されるN型拡散領域23〜24に、強制的に引き抜かれる。N型拡散領域23〜24に引き抜かれなかった少数キャリアは、半導体基板27から、接地パッド12に接続されるP型拡散領域25に、流れ込み、吸収される。つまり、パッド11へのサージによる少数キャリアを、P型拡散領域22とP型拡散領域25とN型ウェル24内部のN型拡散領域23との3重ガードリングにより、半導体基板27から逃がすのである。
ここで、3重ガードリングにおけるP型拡散領域22とP型拡散領域25とは、最短距離でなくて迂回して金属膜配線によって接続されている。よって、P型拡散領域22とP型拡散領域25との間に、金属膜配線22B及び金属膜配線25Bによる寄生抵抗が存在する。この寄生抵抗により、P型拡散領域22に吸収された少数キャリアは、P型拡散領域25に流れ込まず、接地パッド12に流れ込む。つまり、P型拡散領域22による少数キャリア吸収機能が、確実に発揮される。パッド11へのサージによる少数キャリアは、内部回路でのラッチアップの発生の主要原因であるが、前述のように半導体基板27から逃がすことで、内部回路でのラッチアップを発生させにくくしている。
なお、図1では、N型拡散領域21は、半導体装置をESDから保護するESD保護回路として機能するNMOSトランジスタのドレインあるいは保護ダイオードのカソードである。NMOSトランジスタの場合、このNMOSトランジスタのソース及びゲートが接地パッドに接続され、ドレインがパッド11に接続される。
他の実施形態として、図3に示すように、N型拡散領域21は、オープンドレイン出力のNMOSトランジスタのドレインでも良い。このNMOSトランジスタのソースが接地パッドに接続され、ドレインが出力パッド31に接続される。
また、図4に示すように、ドレインは、オープンドレイン出力のPMOSトランジスタのドレインでも良い。このPMOSトランジスタのソースが電源パッドに接続され、ドレイン(N型ウェル29内部のP型拡散領域28)が出力パッドに接続される。
11 入力パッド
12 接地パッド
13 電源パッド
21 N型拡散領域
22 P型拡散領域
23 N型拡散領域
24 N型ウェル
25 P型拡散領域
26 N型ウェル
27 半導体基板

Claims (4)

  1. パッド、接地パッド、および電源パッドを有するP型の半導体基板と、
    前記半導体基板に設けられ、前記パッドに接続された第一N型拡散領域と、
    前記半導体基板に設けられた内部回路の領域と、
    前記第一N型拡散領域と前記内部回路の領域との間に設けられた、
    第一P型拡散領域と、
    第二P型拡散領域と、
    前記第一P型拡散領域と前記第二P型拡散領域とに挟まれた第二N型拡散領域と、の3重ガードリングを有する、前記パッドへのサージにより前記半導体基板に発生する少数キャリアを捕獲する少数キャリア捕獲領域と、
    を備え、
    前記第一P型拡散領域と前記第二P型拡散領域とは、離間して配置された金属膜配線を介して、それぞれ前記接地パッドに接続され、
    前記第二N型拡散領域は、前記電源パッドに接続されている、
    ことを特徴とする半導体装置。
  2. ソース及びゲートが前記接地パッドに接続され、前記第一N型拡散領域であるドレインが前記パッドに接続された、ESD保護回路として機能するNMOSトランジスタをさらに備えることを特徴とする請求項1記載の半導体装置。
  3. ソースが前記接地パッドに接続され、前記第一N型拡散領域であるドレインが前記パッドに接続されたオープンドレイン出力のNMOSトランジスタをさらに備えることを特徴とする請求項1記載の半導体装置。
  4. パッド、接地パッド、および電源パッドを有するP型の半導体基板と、
    前記半導体基板に第一N型拡散領域を介して設けられ、前記パッドに接続されたパッド接続用P型拡散領域と、
    前記半導体基板に設けられた内部回路の領域と、
    前記パッド接続用P型拡散領域と前記内部回路の領域との間に設けられた、
    第一P型拡散領域と、
    第二P型拡散領域と、
    前記第一P型拡散領域と前記第二P型拡散領域とに挟まれた第二N型拡散領域と、の3重ガードリングを有する、
    前記パッドへのサージにより前記半導体基板に発生する少数キャリアを捕獲する少数キャリア捕獲領域と、
    を備え、
    前記第一P型拡散領域と前記第二P型拡散領域とは、離間して配置された金属膜配線を介して、それぞれ前記接地パッドに接続され、
    前記第二N型拡散領域は、前記電源パッドに接続され、
    ソースが前記電源パッドに接続され、前記パッド接続用P型拡散領域であるドレインが前記パッドに接続されたオープンドレイン出力のPMOSトランジスタをさらに備える
    ことを特徴とする半導体装置。
JP2012278560A 2012-12-20 2012-12-20 半導体装置 Expired - Fee Related JP6085166B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012278560A JP6085166B2 (ja) 2012-12-20 2012-12-20 半導体装置
TW102145872A TWI595625B (zh) 2012-12-20 2013-12-12 半導體裝置
KR1020130156173A KR102145169B1 (ko) 2012-12-20 2013-12-16 반도체 장치
CN201310705960.3A CN103887305B (zh) 2012-12-20 2013-12-19 半导体装置
US14/134,438 US9337077B2 (en) 2012-12-20 2013-12-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012278560A JP6085166B2 (ja) 2012-12-20 2012-12-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2014123632A JP2014123632A (ja) 2014-07-03
JP6085166B2 true JP6085166B2 (ja) 2017-02-22

Family

ID=50956129

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012278560A Expired - Fee Related JP6085166B2 (ja) 2012-12-20 2012-12-20 半導体装置

Country Status (5)

Country Link
US (1) US9337077B2 (ja)
JP (1) JP6085166B2 (ja)
KR (1) KR102145169B1 (ja)
CN (1) CN103887305B (ja)
TW (1) TWI595625B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545841A (zh) * 2018-11-22 2019-03-29 长江存储科技有限责任公司 双保护环及其形成方法
US11817447B2 (en) 2019-12-10 2023-11-14 Samsung Electronics Co., Ltd. Electrostatic discharge protection element and semiconductor devices including the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61280650A (ja) * 1985-06-05 1986-12-11 Toshiba Corp 入力回路
JPS63208240A (ja) * 1987-02-25 1988-08-29 Hitachi Ltd 半導体集積回路装置
DE3935538A1 (de) * 1989-10-25 1991-05-02 Thomson Brandt Gmbh Mos-logik in bicmos-schaltkreisen
JPH03295268A (ja) * 1990-04-13 1991-12-26 Sony Corp 半導体装置
CN1245758A (zh) * 1998-08-20 2000-03-01 司福佳 一种将文字直接设计成花朵的工艺方法
CN1157789C (zh) * 2001-04-11 2004-07-14 华邦电子股份有限公司 静电放电缓冲装置
JP4892143B2 (ja) * 2001-07-13 2012-03-07 ルネサスエレクトロニクス株式会社 半導体装置
US6788507B2 (en) * 2002-03-17 2004-09-07 United Microelectronics Corp. Electrostatic discharge protection circuit
JP4613720B2 (ja) 2005-07-08 2011-01-19 株式会社デンソー 半導体装置
US7737526B2 (en) * 2007-03-28 2010-06-15 Advanced Analogic Technologies, Inc. Isolated trench MOSFET in epi-less semiconductor sustrate
JP2010109172A (ja) * 2008-10-30 2010-05-13 Elpida Memory Inc 半導体装置
JP5593160B2 (ja) * 2010-08-13 2014-09-17 ルネサスエレクトロニクス株式会社 半導体装置
US8586423B2 (en) * 2011-06-24 2013-11-19 International Business Machines Corporation Silicon controlled rectifier with stress-enhanced adjustable trigger voltage

Also Published As

Publication number Publication date
KR20140080420A (ko) 2014-06-30
KR102145169B1 (ko) 2020-08-18
JP2014123632A (ja) 2014-07-03
TWI595625B (zh) 2017-08-11
TW201432876A (zh) 2014-08-16
CN103887305B (zh) 2018-02-09
US9337077B2 (en) 2016-05-10
US20140175552A1 (en) 2014-06-26
CN103887305A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
JP2013008715A (ja) 半導体装置
JP2011066246A (ja) 静電気保護用半導体装置
JP2013143532A (ja) 半導体装置
JP5147044B2 (ja) 半導体装置
JP2009071173A (ja) 半導体装置
JP6085166B2 (ja) 半導体装置
JP5359072B2 (ja) 半導体装置
TWI477018B (zh) 暫態電壓抑制器電路與用於其中之二極體元件及其製造方法
US9293424B2 (en) Semiconductor structure for electrostatic discharge protection
JP5156331B2 (ja) 半導体装置
JP2007059543A (ja) Esd保護回路及びesd保護回路製造方法
JP5835977B2 (ja) 保護ダイオードを備えた半導体装置
JP4613720B2 (ja) 半導体装置
US20130168772A1 (en) Semiconductor device for electrostatic discharge protecting circuit
JP2007242899A (ja) 半導体装置
JP6847731B2 (ja) 半導体装置
JP2009141071A (ja) 静電気保護用半導体素子
JP4950692B2 (ja) 半導体装置
JP2009146977A (ja) 半導体装置
JP2007329292A (ja) 半導体光集積回路
JPH10223843A (ja) 半導体装置の保護回路
JP2023152650A (ja) 半導体装置
JP2007134596A (ja) サージ保護用半導体装置
JP2010040839A (ja) 保護素子
JP2011124516A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151009

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170127

R150 Certificate of patent or registration of utility model

Ref document number: 6085166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees