JP4892143B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4892143B2 JP4892143B2 JP2001214011A JP2001214011A JP4892143B2 JP 4892143 B2 JP4892143 B2 JP 4892143B2 JP 2001214011 A JP2001214011 A JP 2001214011A JP 2001214011 A JP2001214011 A JP 2001214011A JP 4892143 B2 JP4892143 B2 JP 4892143B2
- Authority
- JP
- Japan
- Prior art keywords
- type well
- circuit
- type
- region
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置技術に関し、特に、同一の半導体基板にｎチャネル型の電界効果トランジスタおよびｐチャネル型の電界効果トランジスタを有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
本発明者らが検討したのは、例えばダブルウエル構造と称するウエル構造に相補型トランジスタを設けるものである。この構造では、同一の半導体基板にｐウエルおよびｎウエルを接した状態で半導体基板の主面に沿って並んで設け、その各々のウエルの領域にそれぞれｎチャネル型の電界効果トランジスタおよびｐチャネル型の電界効果トランジスタを設けている。
【０００３】
なお、ダブルウエル構造については、例えば日刊工業新聞社、昭和６２年９月２９日発行、「ＣＭＯＳデバイスハンドブック」ｐ３５５，ｐ３５６に記載がある。
【０００４】
【発明が解決しようとする課題】
ところが、上記同一の半導体基板にｎチャネル型の電界効果トランジスタおよびｐチャネル型の電界効果トランジスタを設ける半導体装置技術においては、以下の課題があることを本発明者らは見い出した。
【０００５】
すなわち、ｎチャネル型の電界効果トランジスタ用のｐウエルとｐチャネル型の電界効果トランジスタのｎウエルとが接続されていることにより、寄生サイリスタ構造に起因するラッチアップが起こり易いという課題がある。また、ウエルで発生したノイズが接合容量を介して他の電源に回り、回路動作の信頼性を低下させる問題がある。この課題は、特に、半導体装置の入出力回路領域における静電破壊用のｎチャネル型の電界効果トランジスタおよびｐチャネル型の電界効果トランジスタにおいて生じ易い。また、隣接素子間寸法の微細化に伴って顕著となる。
【０００６】
本発明の目的は、半導体装置の信頼性を向上させることのできる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
すなわち、本発明は、半導体基板において、ｎチャネル型の電界効果トランジスタが配置されたｐ型ウエルをｎ型ウエルで取り囲み、これに隣接するように同一の半導体基板に設けられたｐチャネル型の電界効果トランジスタが配置されたｎ型ウエルから電気的に分離するものである。
【００１０】
また、本発明は、半導体基板のｐ型ウエルにｎチャネル型の電界効果トランジスタを設け、前記ｐ型ウエルに並んで配置されたｎ型ウエルにｐチャネル型の電界効果トランジスタを設けた構造を有し、寄生サイリスタ回路が、半導体装置の高電位供給用の電源配線と、相対的に低電位供給用の電源配線との間に組み込まれないように構成したものである。
【００１１】
【発明の実施の形態】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１５】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために遮光部（遮光膜、遮光パターン、遮光領域等）およびレジスト膜にハッチングを付す。
【００１８】
また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２０】
（実施の形態１）
図１は、本発明の一実施の形態である半導体装置を構成する半導体チップ（以下、単にチップという）１の全体平面図を示している。チップ１は、例えばｐ型の単結晶シリコン（Ｓｉ）からなる平面四角形状の小片を半導体基板（以下、単に基板という）１Ｓとして有している。チップ１の中央には、内部回路領域ＩＡが配置されている。内部回路領域ＩＡには、例えばマイクロプロセッサ等のようなロジック回路が形成されている。内部回路領域ＩＡの外周には、周辺回路領域ＰＡが配置されている。この周辺回路領域ＰＡには、複数の入出力回路領域Ｉ／Ｏがチップ１の外周に沿って並んで配置されている。各入出力回路領域Ｉ／Ｏには、入力回路、出力回路または入出力双方向回路が形成されている。
【００２１】
また、周辺回路領域ＰＡにおいて、入出力回路領域Ｉ／Ｏの外周側には、各入出力回路領域Ｉ／Ｏ毎にボンディングパッドＢＰが配置されている。ボンディングパッドＢＰは、チップ１内の全体回路とチップ１外の装置とを接続するための外部端子である。その接続形式として、例えばボンディングパッドＢＰとパッケージのリードとをボンディングワイヤで接続する方式やボンディングパッドＢＰに突起電極（バンプ電極）を形成し、これを通じてチップ１と実装基板とを電気的に接続する方式がある。
【００２２】
上記周辺回路領域ＰＡにおいて、内部回路領域ＩＡの外側であってボンディングパッドＢＰの配置領域の内側には、チップ１の外周に沿って環状に２つの電源配線２ＶCC，２ＶSSが配置されている。電源配線２ＶCCは、相対的に高い電源電圧を供給する配線である。電源電位ＶCCは、例えば５Ｖ、３．３Ｖまたは１．８Ｖ程度である。また、電源配線２ＶSSは、基準電位を形成するための相対的に低い電源電圧を供給する配線である。電源電位ＶSSは、例えば０Ｖ程度である。
【００２３】
図２および図３は、図１の入出力回路領域Ｉ／Ｏに形成された入力バッファ回路ＩＰＢおよび出力バッファ回路ＯＰＢの回路図の一例をそれぞれ示している。
【００２４】
図２に示すように、入力バッファ回路ＩＰＢにおけるボンディングパッドＢＰは、入力保護回路３Ａを介して入力初段バッファ回路４Ａに接続され、さらに内部回路に接続されている。入力保護回路３Ａは、静電破壊等から内部回路を保護する回路であり、２つのｐＭＩＳＱｐ１，Ｑｐ２と、２つのｎＭＩＳＱｎ１，Ｑｎ２と、入力保護抵抗Ｒ１とを有している。ｐＭＩＳＱｐ１，Ｑｐ２およびｎＭＩＳＱｎ１，Ｑｎ２は、ダイオード接続されている。入力保護回路３ＡのｐＭＩＳＱｐ１およびｎＭＩＳＱｎ１は、基本的にインバータ構成となっている。このｐＭＩＳＱｐ１およびｎＭＩＳＱｎ１はボンディングパッドＢＰと最初に接続される素子でもあり、これら素子の配置領域でラッチアップが生じ易い。その対策のための詳細な説明は後述するが、そのための一構成として、本実施の形態においては、ｎＭＩＳＱｎ１が配置されたｐ型ウエルをｎ型ウエルによって取り囲む構成とされている（ＮＩＳＯ構造）。一方、入力初段バッファ回路４Ａは、ＣＭＩＳ（Complementary MIS）インバータ回路からなり、ｐＭＩＳＱｐ３およびｎＭＩＳＱｎ３を有している。
【００２５】
図３に示すように、出力バッファ回路ＯＰＢのボンディングパッドＢＰは、出力保護回路３Ｂを介して出力初段バッファ回路４Ｂに接続され、さらに内部回路に接続されている。出力保護回路３Ｂは、静電破壊等から内部回路を保護する回路であり、ＣＭＩＳインバータ回路で構成され、ｐＭＩＳＱｐ４およびｎＭＩＳＱｎ４を有している。この出力保護回路３Ｂの素子は、ボンディングパッドＢＰと最初に接続される素子でもあり、これら素子の配置領域でラッチアップが生じ易い。その対策のための詳細な説明は後述するが、そのための一構成として、本実施の形態においては、上記と同様にｎＭＩＳＱｎ４が配置されたｐ型ウエルをｎ型ウエルによって取り囲む構成とされている（ＮＩＳＯ構造）。一方、出力初段バッファ回路４Ｂは、ＣＭＩＳインバータ回路からなり、ｐＭＩＳＱｐ５およびｎＭＩＳＱｎ５を有している。
【００２６】
図４は、本実施の形態の入出力回路領域Ｉ／Ｏの平面構成の一例を示している。入出力回路領域Ｉ／Ｏには、上記ボンディングパッドＢＰ、メインバッファ回路領域ＭＢＡ、入力保護抵抗Ｒ１、入力バッファ回路領域ＩＢＡ、プリ出力バッファ回路領域ＰＯＢＡ、レベルダウンシフタ回路領域ＬＤＡ、レベルアップシフタ回路領域ＬＵＡ、ロジック回路領域ＬＧＡおよびダイオード領域ＤＡが配置されている。
【００２７】
メインバッファ回路領域ＭＢＡの回路は、出力時には、静電破壊対策用の回路として、また、出力ドライバーとして機能し、入力時は、静電破壊対策用のクランプＭＩＳとして機能する。このメインバッファ回路領域ＭＢＡには、ｎＭＩＳ領域ＮＭＡおよびｐＭＩＳ領域ＰＭＡが図４の右方向に沿って順に隣接して配置されている。このｎＭＩＳ領域ＮＭＡおよびｐＭＩＳ領域ＰＭＡのＭＩＳによってメインバッファ回路が形成されている。ｎＭＩＳ領域ＮＭＡは、基板１Ｓのｐ型ウエルＰＷＬ１内に設けられている。一方、ｐＭＩＳ領域ＰＭＡは、基板１Ｓのｎ型ウエルＮＷＬ１内に設けられている。ラッチアップを起こし易い場所は、メインバッファ回路領域ＭＢＡのｎＭＩＳとｐＭＩＳとの間である。これは、ボンディングパッドＢＰに所定の電圧を印加すると、そのｎＭＩＳおよびｐＭＩＳのソースおよびドレイン用の半導体領域に高電圧が印加され、しかも、そのｐＭＩＳおよびｎＭＩＳには、それぞれ電源電位ＶCC，ＶSSが接続されるので、一度、寄生バイポーラによるサイリスタがオンすると、この間でラッチアップが生じるからである。そこで、本実施の形態においては、そのｎＭＩＳが設けられるｐ型ウエルＰＷＬ１をｎ型ウエルによって取り囲み、電気的に分離する上記ＮＩＳＯ構造を採用した。また、図４の上下に、これらの回路領域を挟むように、ｐウエルＰＷＬＳを設けている。このｐウエルＰＷＬＳは、基板１Ｓに電位を供給するための領域である。このような構造を採用したことにより、後ほど詳細に説明するように、ラッチアップ耐性を向上させることが可能となっている。
【００２８】
メインバッファ回路領域ＭＢＡの後段には、入力保護抵抗Ｒ１、入力バッファ回路領域ＩＢＡおよびプリ出力バッファ回路領域ＰＯＢＡが配置されている。入力保護抵抗Ｒ１は、例えば多結晶シリコンからなり、入力時のゲート絶縁破壊を抑制または防止する機能を有している。入力バッファ回路領域ＩＢＡの入力バッファ回路は、入力のセンス回路としての機能を有しており、その領域には、ｎＭＩＳおよびｐＭＩＳが配置されている。そのｎＭＩＳは基板１Ｓのｐ型ウエルＰＷＬ２に設けられ、そのｐＭＩＳは基板１Ｓのｎ型ウエルＮＷＬ２内に設けられている。プリ出力バッファ回路領域ＰＯＢＡのプリ出力バッファ回路は、メインバッファ回路のドライブ用回路としての機能を有している。プリ出力バッファ回路領域ＰＯＢＡには、ｎＭＩＳおよびｐＭＩＳが配置されており、そのｎＭＩＳは基板１Ｓのｐ型ウエルＰＷＬ２に設けられ、そのｐＭＩＳは基板１Ｓのｎ型ウエルＮＷＬ２内に設けられている。
【００２９】
入力バッファ回路領域ＩＢＡおよびプリ出力バッファ回路領域ＰＯＢＡの後段には、レベルダウンシフタ回路領域ＬＤＡおよびレベルアップシフタ回路領域ＬＵＡが配置されている。レベルダウンシフタ回路およびレベルアップシフタ回路は、ロジック回路の論理と、高電圧で動作する入出力バッファ回路とのインターフェイス回路としての機能を有している。レベルダウンシフタ回路領域ＬＤＡでは、例えば５Ｖ程度の電圧を１．８Ｖ程度に降圧する機能を有しており、ｎＭＩＳおよびｐＭＩＳが配置されている。レベルアップシフタ回路領域ＬＵＡでは、例えば１．８Ｖ程度の電圧を５Ｖ程度に昇圧する機能を有しており、ｎＭＩＳおよびｐＭＩＳが配置されている。レベルダウンシフタ回路領域ＬＤＡおよびレベルアップシフタ回路領域ＬＵＡのｐＭＩＳは、基板１Ｓのｎ型ウエルＮＷＬ２またはｎ型ウエルＮＷＬ３内に設けられ、ｎＭＩＳは基板１Ｓのｐ型ウエルＰＷＬ３内に設けられている。
【００３０】
レベルダウンシフタ回路領域ＬＤＡおよびレベルアップシフタ回路領域ＬＵＡの後段には、ロジック回路領域ＬＧＡおよびダイオード領域ＤＡが配置されている。ロジック回路領域ＬＧＡの回路は、入出力バッファ回路の動作を制御する論理回路であり、ｎＭＩＳおよびｐＭＩＳを有している。そのｐＭＩＳは、ｎ型ウエルＮＷＬ３内に設けられ、ｎＭＩＳは、ｐ型ウエルＰＷＬ４内に設けられている。このｎ型ウエルＮＷＬ３およびｐ型ウエルＰＷＬ４は、ｎ型ウエルＮＷＬ４によって取り囲まれている（ＮＩＳＯ構造）。これにより、ラッチアップ対策とともに、ロジック回路にノイズが入ることや逆にロジック回路側のノイズが他の回路領域に伝搬するのを抑制または防止できる。このロジック回路の動作電圧は、例えば１．８Ｖ程度である。ダイオード領域ＤＡは、ｐ型ウエルＰＷＬ５内に設けられている。
【００３１】
図５は、図４のメインバッファ回路領域ＭＢＡの拡大平面図を示している。図６〜図１０は、それぞれ図５のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線およびＥ−Ｅ線の断面図である。
【００３２】
基板１Ｓは、例えばｐ型の単結晶シリコンからなる。この基板１Ｓの主面（デバイス形成面）において、ｎＭＩＳ領域ＮＭＡの中央には、例えば平面四角形状の活性領域ＬＮが配置されている。この活性領域ＬＮは、ｎＭＩＳＱｎ１の活性領域であり、ｐ型ウエルＰＷＬ１（第１のｐ型ウエル）内に設けられている。すなわち、ｎＭＩＳＱｎ１のウエルは、ｐ型ウエルＰＷＬ１で定義されている。ｐ型ウエルＰＷＬ１には、例えばホウ素（Ｂ）または二フッ化ホウ素（ＢＦ2）が含有されている。ｎＭＩＳＱｎ１は、ソースおよびドレイン用のｎ+型の半導体領域５ｓ，５ｄ、ゲート絶縁膜６ａおよびゲート電極７ａを有している。ソースおよびドレイン用のｎ+型の半導体領域５ｓ，５ｄには、例えばリン（Ｐ）またはヒ素（Ａｓ）が含有されている。ゲート絶縁膜６ａは、例えば酸化シリコン（ＳｉＯ2）からなるが、酸窒化膜（ＳｉＯＮ）や強誘電体膜を用いても良い。ゲート電極７ａは、例えば低抵抗多結晶シリコン膜の単体膜からなるが、その上にコバルトシリサイド（ＣｏＳｉ2）等のようなシリサイド層を設けたポリサイドゲート電極構造や多結晶シリコン膜上に窒化タングステン（ＷＮ）等のようなバリア金属膜を介してタングステン（Ｗ）膜等のような金属膜を堆積してなるポリメタルゲート電極構造としても良い。
【００３３】
ｐ型ウエルＰＷＬ１内においてその外周近傍には、平面環状のｐ型ウエルＰＷＬ１ａ（第２のｐ型ウエル）が設けられている。このｐ型ウエルＰＷＬ１ａは、基板１Ｓの主面からｐ型ウエルＰＷＬ１よりも浅い位置まで不純物が拡散されて形成されている。ｐ型ウエルＰＷＬ１ａには、ｐ型ウエルＰＷＬ１と同じ不純物が含有されているが、その不純物濃度は、ｐ型ウエルＰＷＬ１，ＰＷＬ１ａの両方の不純物が導入されるので、ｐ型ウエルＰＷＬ１の不純物濃度よりも高くなっている。これにより、寄生バイポーラトランジスタのベース抵抗を下げることができるので、ラッチアップ耐性を向上させることが可能となっている。このｐ型ウエルＰＷＬ１ａ上には、それに沿うように平面環状のガードリングＧＬ１が配置されている。このガードリングＧＬ１は、ガードリングＧＬ１に沿って配置された複数のコンタクトホールを通じてｐ型ウエルＰＷＬ１ａの上部に設けられたｐ+型の半導体領域１０ａと電気的に接続されている。このガードリングＧＬ１を通じてｐ型ウエルＰＷＬ１ａ，ＰＷＬ１に所定の電圧が供給されるようになっている。
【００３４】
このｐ型ウエルＰＷＬ１，ＰＷＬ１ａは、ｎ型ウエルＮＷＬ５（第１のｎ型ウエル）によって全体的に取り囲まれている。ｎ型ウエルＮＷＬ５は、基板１Ｓにおいてｐ型ウエルＰＷＬ１，ＰＷＬ１ａよりも深い位置に埋め込まれるように設けられたｎ型ウエルＮＷＬ５ａと、ｐ型ウエルＰＷＬ１，ＰＷＬ１ａの側面側を取り囲むようにその側面に沿って設けられたｎ型ウエルＮＷＬ５ｂ，５ｃとを有している。ｎ型ウエルＮＷＬ５ｂには、ｎ+型の半導体領域１１ａが設けられている。ｎ+型の半導体領域１１ａの下層には、ｎ型ウエルＮＷＬ５ｃが設けられている。このｎ型ウエルＮＷＬ５ｃは、ｎ型ウエルＮＷＬ５ａと一部が重なり接続されている。このようにｎ型ウエルＮＷＬ５を設けることにより、ｐ型ウエルＰＷＬ１，ＰＷＬ１ａを電気的に分離することができる（ＮＩＳＯ構造）。これにより、ラッチアップ耐性を向上させることが可能となっている。上記ｎ型ウエルＮＷＬ５ｂ上には、それに沿うようにガードリングＧＬ２が配置されている。このガードリングＧＬ２は、ガードリングＧＬ２に沿って配置された複数のコンタクトホールを通じて、ｎ型ウエルＮＷＬ５ｂのｎ+型の半導体領域１１ａと電気的に接続されている。このガードリングＧＬ２を通じてｎ型ウエルＮＷＬ５に所定の電圧が供給されるようになっている。なお、ｎ型ウエルＮＷＬ５ａ，５ｂ，５ｃには、例えばリンまたはヒ素が含有されている。
【００３５】
この基板１Ｓの主面において、ｐＭＩＳ領域ＰＭＡの中央には、例えば平面四角形状の活性領域ＬＰが配置されている。この活性領域ＬＰは、ｎ型ウエルＮＷＬ１（第２のｎ型ウエル）内に設けられている。すなわち、ｐＭＩＳＱｐ１のウエルは、ｎ型ウエルＮＷＬ１で定義されている。ｎ型ウエルＮＷＬ１には、例えばリン（Ｐ）またはヒ素（Ａｓ）が含有されている。ｐＭＩＳＱｐ１は、ソースおよびドレイン用のｐ+型の半導体領域１２ｓ，１２ｄ、ゲート絶縁膜６ａおよびゲート電極７ａを有している。ソースおよびドレイン用のｐ+型の半導体領域１２ｓ，１２ｄには、例えばホウ素または二フッ化ホウ素が含有されている。ゲート絶縁膜６ａおよびゲート電極７ａは、上記したのと同じなので説明を省略する。
【００３６】
ｎ型ウエルＮＷＬ１内においてその外周近傍には、平面環状のｎ型ウエルＮＷＬ１ａ（第３のｎ型ウエル）が設けられている。このｎ型ウエルＮＷＬ１ａは、基板１Ｓの主面からｎ型ウエルＮＷＬ１よりも浅い位置まで不純物が拡散されて形成されている。ｎ型ウエルＮＷＬ１ａには、ｎ型ウエルＮＷＬ１と同じ不純物が含有されているが、その不純物濃度は、ｎ型ウエルＮＷＬ１，ＮＷＬ１ａの両方の不純物が導入されるので、ｎ型ウエルＮＷＬ１の不純物濃度よりも高くなっている。これにより、寄生バイポーラトランジスタのベース抵抗を下げることができるので、ラッチアップ耐性を向上させることが可能となっている。このｎ型ウエルＮＷＬ１ａ上には、それに沿うようにガードリングＧＬ３が配置されている。このガードリングＧＬ３は、ガードリングＧＬ３に沿って配置された複数のコンタクトホールを通じて、ｎ型ウエルＮＷＬ１ａの上部のｎ+型の半導体領域１３ａと電気的に接続されている。このガードリングＧＬ３を通じてｎ型ウエルＮＷＬ１ａ，ＮＷＬ１に所定の電圧が供給されるようになっている。
【００３７】
上記ｎ型ウエルＮＷＬ５およびｎ型ウエルＮＷＬ１ａ，ＮＷＬ１の各々の外周には、その側面側を取り囲むようにｐ型ウエルＰＷＬ６（ｐ型の半導体領域）が設けられている。このｐ型ウエルＰＷＬ６は、例えばホウ素または二フッ化ホウ素が含有されてなり、基板１Ｓと電気的に接続されている。上記ｐ型ウエルＰＷＬＳは、このｐ型ウエルＰＷＬ６の一部である。このｐ型ウエルＰＷＬ６の上部には、ｐ型ウエルＰＷＬ６に沿ってｐ+型の半導体領域１４ａが設けられている。このｐ+型の半導体領域１４ａには、例えばホウ素または二フッ化ホウ素が含有されている。また、ｐ型ウエルＰＷＬ６上には、ｎＭＩＳ領域ＮＭＡおよびｐＭＩＳ領域ＰＭＡの各々を取り囲むようにガードリングＧＬ４が配置されている。このガードリングＧＬ４は、ガードリングＧＬ４に沿って配置された複数のコンタクトホールを通じて、上記ｐ+型の半導体領域１４ａと電気的に接続されている。このガードリングＧＬ４を通じてｐ型ウエルＰＷＬ６および基板１Ｓに所定の電圧が供給されるようになっている。本実施の形態においては、上記ＮＩＳＯ構造に加えて、上記ｐ型ウエルＰＷＬ６が、ｎＭＩＳ領域ＮＭＡとｐＭＩＳ領域ＰＭＡとの間に介在されていることにより、ｎＭＩＳ領域ＮＭＡのｐ型ウエルＰＷＬ１と、ｐＭＩＳ領域ＰＭＡのｎ型ウエルＮＷＬ１とを電気的に分離することができるので、ラッチアップ耐性を向上させることが可能となっている。
【００３８】
次に、ラッチアップ発生の一般的なメカニズムを説明した後、本実施の形態の半導体装置の作用について説明する。
【００３９】
図１１は、本発明者が検討した一般的なインバータ回路ＩＮＶ50の回路図を示している。インバータ回路ＩＮＶ50は、ｐＭＩＳＱ50とｎＭＩＳＱ51とを有するＣＭＩＳインバータ回路からなる。図１２は、このインバータ回路ＩＮＶ50が形成された基板５０Ｓの要部断面図を示している。基板５０Ｓは、例えばｐ型の単結晶シリコンからなり、その上部にはｐ型ウエル５１およびｎ型ウエル５２が接した状態で隣接して配置されている。ｐ型ウエル５１内には、上記ｎＭＩＳＱ５１が配置され、ｎ型ウエル５２内には、上記ｐＭＩＳＱ５０が配置されている。このような構造では、図１２に示すように、寄生バイポーラトランジスタＱ６０〜Ｑ６３および抵抗Ｒ５０，Ｒ５１を含む寄生回路が形成される。
【００４０】
図１３は、出力端子に正の電圧が印加された際における寄生回路の接続状態の等価回路を示している。出力端子に正の電圧を印加した場合は、寄生バイポーラトランジスタＱ６３がオン状態となり、その雑音電流がｎ型ウエル５２を介して、寄生バイポーラトランジスタＱ６１がオンする。この寄生バイポーラトランジスタＱ６１がオンすると、基板５０Ｓと、ｐ型ウエル５１を介して、寄生バイポーラトランジスタＱ６２がオンする。これにより、正帰還がかかり、寄生バイポーラトランジスタＱ６１，Ｑ６２からなる電流帰還ループができ、電源を遮断しない限り、電流が電源電位ＶCCから電源電位ＶSSに流れ続ける。また、図１４は、出力端子に負の電圧が印加された際における寄生回路の接続状態の等価回路を示している。出力端子に負の電圧を印加した場合も上記と同様であり、寄生バイポーラトランジスタＱ６０がトリガとなり、寄生バイポーラトランジスタＱ６１，Ｑ６２からなる電流帰還ループができる。これが、ラッチアップ現象である。
【００４１】
図１５は、本実施の形態における寄生回路の模式図であって、図８と同等の箇所を示している。本実施の形態においては、ｎＭＩＳＱｎ１のｐ型ウエルＰＷＬ１をｎ型ウエルＮＷＬ５で取り囲み、かつ、互いに隣接するｎＭＩＳＱｎ１とｐＭＩＳＱｐ１間においてｎ型ウエルＮＷＬ５ｂ，ＮＷＬ５ｃとｎ型ウエルＮＷＬ１ａとの間に、基板１Ｓに電気的に接続されたｐ型ウエルＰＷＬ６を設ける構造とされている。この場合、寄生バイポーラトランジスタＱ１１〜Ｑ１６および抵抗Ｒｎ１，Ｒｎ２，Ｒｐ１，Ｒｐ２を含む寄生回路が形成される。なお、入力は、ｎＭＩＳＱｎ１およびｐＭＩＳＱｐ１のゲート電極７ａと電気的に接続されている。出力は、ｎＭＩＳＱｎ１のドレイン用のｎ+型の半導体領域５ｄおよびｐＭＩＳＱｐ１のソース用のｐ+型の半導体領域１２ｓと電気的に接続されている。電源電位ＶCCは、ｎ+型の半導体領域１３ａ、ｐＭＩＳＱｐ１のドレイン用のｐ+型の半導体領域１２ｄおよびｎ+型の半導体領域１１ａと電気的に接続されている。電源電位ＶSSは、ｐ+型の半導体領域１０ａ，１４ａおよびｎＭＩＳＱｎ１のソース用のｎ+型の半導体領域５ｓと電気的に接続されている。
【００４２】
図１６は、本実施の形態において、出力端子に正の電圧が印加された際の寄生回路の接続状態の等価回路を示している。出力端子に正の電圧を印加した場合は、寄生バイポーラトランジスタＱ１５がオン状態となるが、寄生バイポーラトランジスタＱ１４のエミッタおよびコレクタが、電源電位ＶCCに電気的に接続されているので、寄生バイポーラトランジスタＱ１４，Ｑ１６からなる電流帰還ループは形成されない。このため、本実施の形態においては、出力端子に正の電圧が印加されたとしてもラッチアップは基本的に起こらない構造とされている。
【００４３】
また、図１７は、本実施の形態において、出力端子に負の電圧が印加された際の寄生回路の接続状態の等価回路を示している。出力端子に負の電圧を印加した場合は、寄生バイポーラトランジスタＱ１２がオン状態となるが、寄生バイポーラトランジスタＱ１３のエミッタおよびコレクタが、電源電位ＶSSに電気的に接続されているので、寄生バイポーラトランジスタＱ１１，Ｑ１３からなる電流帰還ループは形成されない。このため、本実施の形態においては、出力端子に負の電圧が印加されてもラッチアップは基本的に起こらない構造とされている。
【００４４】
このように、本実施の形態においては、ボンディングパッドＢＰに正または負の電圧が印加されても、ラッチアップの原因である寄生サイリスタ回路が、半導体装置の電源電位ＶCCと、電源電位ＶSSとの間に組み込まれないような構造とされている。したがって、ラッチアップの発生を抑制または防止することができるので、半導体装置の動作信頼性を向上させることが可能となる。
【００４５】
また、図１２に示した構造の場合は、ｐ型ウエル５１とｎ型ウエル５２とが接合を介して容量結合しているので、ウエルにノイズが入ると、他方のウエルにもノイズが伝搬する。これに対して、本実施の形態においては、ｎＭＩＳＱｎ１のｐ型ウエルＰＷＬ１と、ｐＭＩＳＱｐ１のｎ型ウエルＮＷＬ１とは直接的に容量結合されておらず、基板１Ｓに対する給電ライン（ガードリングＧＬ２およびｐ型ウエルＰＷＬ６）およびｎ型ウエルＮＷＬ５に対する給電ライン（ガードリングＧＬ４およびｎ型ウエルＮＷＬ１ａ）とで分離されている。これら給電ラインのインピーダンスによりノイズの伝搬を低減または防止することが可能となっている。したがって、ノイズによる半導体装置の誤動作を抑制または防止できるので、半導体装置の動作信頼性を向上させることが可能となる。
【００４６】
（実施の形態２）
図１８は、本発明の他の実施の形態である半導体装置であって、前記図８と同等箇所の要部断面図を示している。
【００４７】
本実施の形態２においては、図８に示したｐ型ウエルＰＷＬ１ａおよびｎ型ウエルＮＷＬ１ａが形成されていない。これ以外は、前記実施の形態１と同様である。すなわち、本実施の形態２においても、縦構造的にラッチアップを起こし難い回路構成となっているので、ｐ型ウエルＰＷＬ１ａおよびｎ型ウエルＮＷＬ１ａを無くすようにしている。このようにｐ型ウエルＰＷＬ１ａおよびｎ型ウエルＮＷＬ１ａを無くすことにより、入出力回路領域Ｉ／Ｏのレイアウト面積を縮小することが可能となっている。したがって、チップ１のサイズの縮小を推進することが可能となる。
【００４８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４９】
例えば前記実施の形態１，２においては、入出力回路領域のＣＭＩＳインバータ回路に対して本発明を適用した場合について説明したが、これに限定されるものではなく、例えば内部回路領域のＣＭＩＳインバータ回路に対して本発明を適用することもできる。
【００５０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマイクロプロセッサを有する半導体装置に適用した場合について説明したが、それに限定されるものではなく、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable Programmable Read Only Memory）等のようなメモリ回路を有する半導体装置、マイクロプロセッサ以外の論理回路を有する半導体装置あるいは上記メモリ回路と論理回路とを同一基板に設けている混載型の半導体装置にも適用できる。
【００５１】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
(1).半導体基板において、ｎチャネル型の電界効果トランジスタが配置されたｐ型ウエルをｎ型ウエルで取り囲み、これに隣接するように同一の半導体基板に設けられたｐチャネル型の電界効果トランジスタが配置されたｎ型ウエルから電気的に分離することにより、ラッチアップの原因である寄生サイリスタ回路が回路的に構成されないようにすることができるので、半導体装置の信頼性を向上させることが可能となる。
(2). 半導体基板において、ｎチャネル型の電界効果トランジスタが配置されたｐ型ウエルをｎ型ウエルで取り囲み、これに隣接するように同一の半導体基板に設けられたｐチャネル型の電界効果トランジスタが配置されたｎ型ウエルから電気的に分離することにより、ウエルで発生したノイズが接合容量を介して他の電源に回るのを抑制または防止できるので、半導体装置の回路動作の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を構成する半導体チップの全体平面図である。
【図２】図１の入出力回路領域に形成された入力バッファ回路の一例の回路図である。
【図３】図１の入出力回路領域に形成された出力バッファ回路の一例の回路図である。
【図４】本発明の一実施の形態である入出力回路領域の平面構成の一例の説明図である。
【図５】図４のメインバッファ回路領域の拡大平面図である。
【図６】図５のＡ−Ａ線の断面図である。
【図７】図５のＢ−Ｂ線の断面図である。
【図８】図５のＣ−Ｃ線の断面図である。
【図９】図５のＤ−Ｄ線の断面図である。
【図１０】図５のＥ−Ｅ線の断面図である。
【図１１】本発明者が検討した一般的なインバータ回路の回路図である。
【図１２】図１１のインバータ回路が形成された半導体基板の要部断面図である。
【図１３】図１２の構造において出力端子に正の電圧が印加された際における寄生回路の接続状態の等価回路図である。
【図１４】図１２の構造において出力端子に負の電圧が印加された際における寄生回路の接続状態の等価回路図である。
【図１５】本発明の一実施の形態である半導体装置の作用の説明図である。
【図１６】図１５の構造において出力端子に正の電圧が印加された際における寄生回路の接続状態の等価回路図である。
【図１７】図１５の構造において出力端子に負の電圧が印加された際における寄生回路の接続状態の等価回路図である。
【図１８】本発明の他の実施の形態である半導体装置の要部断面図である。
【符号の説明】
１ 半導体チップ
１Ｓ 半導体基板
２ＶCC，２ＶSS 電源配線
３Ａ 入力保護回路
３Ｂ 出力保護回路
４Ａ 入力初段バッファ回路
５ｓ，５ｄ ｎ+型の半導体領域
６ａ ゲート絶縁膜
７ａ ゲート電極
１０ａ ｐ+型の半導体領域
１１ａ ｎ+型の半導体領域
１２ｓ，１２ｄ ｐ+型の半導体領域
１３ａ ｎ+型の半導体領域
１４ａ ｐ+型の半導体領域
５０Ｓ 半導体基板
５１ ｐ型ウエル
５２ ｎ型ウエル
ＩＡ 内部回路領域
ＰＡ 周辺回路領域
Ｉ／Ｏ 入出力回路領域
ＢＰ ボンディングパッド
ＩＰＢ 入力バッファ回路
ＯＰＢ 出力バッファ回路
ＭＢＡ メインバッファ回路領域
ＮＭＡ ｎチャネル型のＭＩＳ・ＦＥＴ領域
ＰＭＡ ｐチャネル型のＭＩＳ・ＦＥＴ領域
ＩＢＡ 入力バッファ回路領域
ＰＯＢＡ プリ出力バッファ回路領域
ＬＤＡ レベルダウンシフタ回路領域
ＬＵＡ レベルアップシフタ回路領域
ＬＧＡ ロジック回路領域
ＤＡ ダイオード領域
Ｒ１ 入力保護抵抗
ＬＮ，ＬＰ 活性領域
ＮＷＬ１〜ＮＷＬ５ ｎ型ウエル
ＮＷＬ１ａ ｎ型ウエル
ＰＷＬ１〜ＰＷＬ６ ｐ型ウエル
ＰＷＬ１ａ ｐ型ウエル
ＧＬ１〜ＧＬ４ ガードリング
Ｑｐ１〜Ｑｐ５ ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑｎ１〜Ｑｎ５ ｎチャネル型のＭＩＳ・ＦＥＴ
Ｑ１１〜Ｑ１６ 寄生バイポーラトランジスタ
Ｒｎ，Ｒｎ１，Ｒｎ２ 抵抗
Ｒｐ，Ｒｐ１，Ｒｐ２ 抵抗
ＶCC 電源電位
ＶSS 電源電位
ＩＮＶ50 インバータ回路
Ｑ50 ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑ51 ｎチャネル型のＭＩＳ・ＦＥＴ
Ｑ６０〜Ｑ６３ 寄生バイポーラトランジスタ
Ｒ５０，Ｒ５１ 抵抗
【発明の属する技術分野】
本発明は、半導体装置技術に関し、特に、同一の半導体基板にｎチャネル型の電界効果トランジスタおよびｐチャネル型の電界効果トランジスタを有する半導体装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
本発明者らが検討したのは、例えばダブルウエル構造と称するウエル構造に相補型トランジスタを設けるものである。この構造では、同一の半導体基板にｐウエルおよびｎウエルを接した状態で半導体基板の主面に沿って並んで設け、その各々のウエルの領域にそれぞれｎチャネル型の電界効果トランジスタおよびｐチャネル型の電界効果トランジスタを設けている。
【０００３】
なお、ダブルウエル構造については、例えば日刊工業新聞社、昭和６２年９月２９日発行、「ＣＭＯＳデバイスハンドブック」ｐ３５５，ｐ３５６に記載がある。
【０００４】
【発明が解決しようとする課題】
ところが、上記同一の半導体基板にｎチャネル型の電界効果トランジスタおよびｐチャネル型の電界効果トランジスタを設ける半導体装置技術においては、以下の課題があることを本発明者らは見い出した。
【０００５】
すなわち、ｎチャネル型の電界効果トランジスタ用のｐウエルとｐチャネル型の電界効果トランジスタのｎウエルとが接続されていることにより、寄生サイリスタ構造に起因するラッチアップが起こり易いという課題がある。また、ウエルで発生したノイズが接合容量を介して他の電源に回り、回路動作の信頼性を低下させる問題がある。この課題は、特に、半導体装置の入出力回路領域における静電破壊用のｎチャネル型の電界効果トランジスタおよびｐチャネル型の電界効果トランジスタにおいて生じ易い。また、隣接素子間寸法の微細化に伴って顕著となる。
【０００６】
本発明の目的は、半導体装置の信頼性を向上させることのできる技術を提供することにある。
【０００７】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【０００９】
すなわち、本発明は、半導体基板において、ｎチャネル型の電界効果トランジスタが配置されたｐ型ウエルをｎ型ウエルで取り囲み、これに隣接するように同一の半導体基板に設けられたｐチャネル型の電界効果トランジスタが配置されたｎ型ウエルから電気的に分離するものである。
【００１０】
また、本発明は、半導体基板のｐ型ウエルにｎチャネル型の電界効果トランジスタを設け、前記ｐ型ウエルに並んで配置されたｎ型ウエルにｐチャネル型の電界効果トランジスタを設けた構造を有し、寄生サイリスタ回路が、半導体装置の高電位供給用の電源配線と、相対的に低電位供給用の電源配線との間に組み込まれないように構成したものである。
【００１１】
【発明の実施の形態】
本願発明を詳細に説明する前に、本願における用語の意味を説明すると次の通りである。
【００１２】
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
【００１３】
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。
【００１４】
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
【００１５】
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
【００１６】
また、本実施の形態を説明するための全図において同一機能を有するものは同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
また、本実施の形態で用いる図面においては、平面図であっても図面を見易くするために遮光部（遮光膜、遮光パターン、遮光領域等）およびレジスト膜にハッチングを付す。
【００１８】
また、本実施の形態においては、電界効果トランジスタを代表するＭＩＳ・ＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor）をＭＩＳと略し、ｐチャネル型のＭＩＳ・ＦＥＴをｐＭＩＳと略し、ｎチャネル型のＭＩＳ・ＦＥＴをｎＭＩＳと略す。
【００１９】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。
【００２０】
（実施の形態１）
図１は、本発明の一実施の形態である半導体装置を構成する半導体チップ（以下、単にチップという）１の全体平面図を示している。チップ１は、例えばｐ型の単結晶シリコン（Ｓｉ）からなる平面四角形状の小片を半導体基板（以下、単に基板という）１Ｓとして有している。チップ１の中央には、内部回路領域ＩＡが配置されている。内部回路領域ＩＡには、例えばマイクロプロセッサ等のようなロジック回路が形成されている。内部回路領域ＩＡの外周には、周辺回路領域ＰＡが配置されている。この周辺回路領域ＰＡには、複数の入出力回路領域Ｉ／Ｏがチップ１の外周に沿って並んで配置されている。各入出力回路領域Ｉ／Ｏには、入力回路、出力回路または入出力双方向回路が形成されている。
【００２１】
また、周辺回路領域ＰＡにおいて、入出力回路領域Ｉ／Ｏの外周側には、各入出力回路領域Ｉ／Ｏ毎にボンディングパッドＢＰが配置されている。ボンディングパッドＢＰは、チップ１内の全体回路とチップ１外の装置とを接続するための外部端子である。その接続形式として、例えばボンディングパッドＢＰとパッケージのリードとをボンディングワイヤで接続する方式やボンディングパッドＢＰに突起電極（バンプ電極）を形成し、これを通じてチップ１と実装基板とを電気的に接続する方式がある。
【００２２】
上記周辺回路領域ＰＡにおいて、内部回路領域ＩＡの外側であってボンディングパッドＢＰの配置領域の内側には、チップ１の外周に沿って環状に２つの電源配線２ＶCC，２ＶSSが配置されている。電源配線２ＶCCは、相対的に高い電源電圧を供給する配線である。電源電位ＶCCは、例えば５Ｖ、３．３Ｖまたは１．８Ｖ程度である。また、電源配線２ＶSSは、基準電位を形成するための相対的に低い電源電圧を供給する配線である。電源電位ＶSSは、例えば０Ｖ程度である。
【００２３】
図２および図３は、図１の入出力回路領域Ｉ／Ｏに形成された入力バッファ回路ＩＰＢおよび出力バッファ回路ＯＰＢの回路図の一例をそれぞれ示している。
【００２４】
図２に示すように、入力バッファ回路ＩＰＢにおけるボンディングパッドＢＰは、入力保護回路３Ａを介して入力初段バッファ回路４Ａに接続され、さらに内部回路に接続されている。入力保護回路３Ａは、静電破壊等から内部回路を保護する回路であり、２つのｐＭＩＳＱｐ１，Ｑｐ２と、２つのｎＭＩＳＱｎ１，Ｑｎ２と、入力保護抵抗Ｒ１とを有している。ｐＭＩＳＱｐ１，Ｑｐ２およびｎＭＩＳＱｎ１，Ｑｎ２は、ダイオード接続されている。入力保護回路３ＡのｐＭＩＳＱｐ１およびｎＭＩＳＱｎ１は、基本的にインバータ構成となっている。このｐＭＩＳＱｐ１およびｎＭＩＳＱｎ１はボンディングパッドＢＰと最初に接続される素子でもあり、これら素子の配置領域でラッチアップが生じ易い。その対策のための詳細な説明は後述するが、そのための一構成として、本実施の形態においては、ｎＭＩＳＱｎ１が配置されたｐ型ウエルをｎ型ウエルによって取り囲む構成とされている（ＮＩＳＯ構造）。一方、入力初段バッファ回路４Ａは、ＣＭＩＳ（Complementary MIS）インバータ回路からなり、ｐＭＩＳＱｐ３およびｎＭＩＳＱｎ３を有している。
【００２５】
図３に示すように、出力バッファ回路ＯＰＢのボンディングパッドＢＰは、出力保護回路３Ｂを介して出力初段バッファ回路４Ｂに接続され、さらに内部回路に接続されている。出力保護回路３Ｂは、静電破壊等から内部回路を保護する回路であり、ＣＭＩＳインバータ回路で構成され、ｐＭＩＳＱｐ４およびｎＭＩＳＱｎ４を有している。この出力保護回路３Ｂの素子は、ボンディングパッドＢＰと最初に接続される素子でもあり、これら素子の配置領域でラッチアップが生じ易い。その対策のための詳細な説明は後述するが、そのための一構成として、本実施の形態においては、上記と同様にｎＭＩＳＱｎ４が配置されたｐ型ウエルをｎ型ウエルによって取り囲む構成とされている（ＮＩＳＯ構造）。一方、出力初段バッファ回路４Ｂは、ＣＭＩＳインバータ回路からなり、ｐＭＩＳＱｐ５およびｎＭＩＳＱｎ５を有している。
【００２６】
図４は、本実施の形態の入出力回路領域Ｉ／Ｏの平面構成の一例を示している。入出力回路領域Ｉ／Ｏには、上記ボンディングパッドＢＰ、メインバッファ回路領域ＭＢＡ、入力保護抵抗Ｒ１、入力バッファ回路領域ＩＢＡ、プリ出力バッファ回路領域ＰＯＢＡ、レベルダウンシフタ回路領域ＬＤＡ、レベルアップシフタ回路領域ＬＵＡ、ロジック回路領域ＬＧＡおよびダイオード領域ＤＡが配置されている。
【００２７】
メインバッファ回路領域ＭＢＡの回路は、出力時には、静電破壊対策用の回路として、また、出力ドライバーとして機能し、入力時は、静電破壊対策用のクランプＭＩＳとして機能する。このメインバッファ回路領域ＭＢＡには、ｎＭＩＳ領域ＮＭＡおよびｐＭＩＳ領域ＰＭＡが図４の右方向に沿って順に隣接して配置されている。このｎＭＩＳ領域ＮＭＡおよびｐＭＩＳ領域ＰＭＡのＭＩＳによってメインバッファ回路が形成されている。ｎＭＩＳ領域ＮＭＡは、基板１Ｓのｐ型ウエルＰＷＬ１内に設けられている。一方、ｐＭＩＳ領域ＰＭＡは、基板１Ｓのｎ型ウエルＮＷＬ１内に設けられている。ラッチアップを起こし易い場所は、メインバッファ回路領域ＭＢＡのｎＭＩＳとｐＭＩＳとの間である。これは、ボンディングパッドＢＰに所定の電圧を印加すると、そのｎＭＩＳおよびｐＭＩＳのソースおよびドレイン用の半導体領域に高電圧が印加され、しかも、そのｐＭＩＳおよびｎＭＩＳには、それぞれ電源電位ＶCC，ＶSSが接続されるので、一度、寄生バイポーラによるサイリスタがオンすると、この間でラッチアップが生じるからである。そこで、本実施の形態においては、そのｎＭＩＳが設けられるｐ型ウエルＰＷＬ１をｎ型ウエルによって取り囲み、電気的に分離する上記ＮＩＳＯ構造を採用した。また、図４の上下に、これらの回路領域を挟むように、ｐウエルＰＷＬＳを設けている。このｐウエルＰＷＬＳは、基板１Ｓに電位を供給するための領域である。このような構造を採用したことにより、後ほど詳細に説明するように、ラッチアップ耐性を向上させることが可能となっている。
【００２８】
メインバッファ回路領域ＭＢＡの後段には、入力保護抵抗Ｒ１、入力バッファ回路領域ＩＢＡおよびプリ出力バッファ回路領域ＰＯＢＡが配置されている。入力保護抵抗Ｒ１は、例えば多結晶シリコンからなり、入力時のゲート絶縁破壊を抑制または防止する機能を有している。入力バッファ回路領域ＩＢＡの入力バッファ回路は、入力のセンス回路としての機能を有しており、その領域には、ｎＭＩＳおよびｐＭＩＳが配置されている。そのｎＭＩＳは基板１Ｓのｐ型ウエルＰＷＬ２に設けられ、そのｐＭＩＳは基板１Ｓのｎ型ウエルＮＷＬ２内に設けられている。プリ出力バッファ回路領域ＰＯＢＡのプリ出力バッファ回路は、メインバッファ回路のドライブ用回路としての機能を有している。プリ出力バッファ回路領域ＰＯＢＡには、ｎＭＩＳおよびｐＭＩＳが配置されており、そのｎＭＩＳは基板１Ｓのｐ型ウエルＰＷＬ２に設けられ、そのｐＭＩＳは基板１Ｓのｎ型ウエルＮＷＬ２内に設けられている。
【００２９】
入力バッファ回路領域ＩＢＡおよびプリ出力バッファ回路領域ＰＯＢＡの後段には、レベルダウンシフタ回路領域ＬＤＡおよびレベルアップシフタ回路領域ＬＵＡが配置されている。レベルダウンシフタ回路およびレベルアップシフタ回路は、ロジック回路の論理と、高電圧で動作する入出力バッファ回路とのインターフェイス回路としての機能を有している。レベルダウンシフタ回路領域ＬＤＡでは、例えば５Ｖ程度の電圧を１．８Ｖ程度に降圧する機能を有しており、ｎＭＩＳおよびｐＭＩＳが配置されている。レベルアップシフタ回路領域ＬＵＡでは、例えば１．８Ｖ程度の電圧を５Ｖ程度に昇圧する機能を有しており、ｎＭＩＳおよびｐＭＩＳが配置されている。レベルダウンシフタ回路領域ＬＤＡおよびレベルアップシフタ回路領域ＬＵＡのｐＭＩＳは、基板１Ｓのｎ型ウエルＮＷＬ２またはｎ型ウエルＮＷＬ３内に設けられ、ｎＭＩＳは基板１Ｓのｐ型ウエルＰＷＬ３内に設けられている。
【００３０】
レベルダウンシフタ回路領域ＬＤＡおよびレベルアップシフタ回路領域ＬＵＡの後段には、ロジック回路領域ＬＧＡおよびダイオード領域ＤＡが配置されている。ロジック回路領域ＬＧＡの回路は、入出力バッファ回路の動作を制御する論理回路であり、ｎＭＩＳおよびｐＭＩＳを有している。そのｐＭＩＳは、ｎ型ウエルＮＷＬ３内に設けられ、ｎＭＩＳは、ｐ型ウエルＰＷＬ４内に設けられている。このｎ型ウエルＮＷＬ３およびｐ型ウエルＰＷＬ４は、ｎ型ウエルＮＷＬ４によって取り囲まれている（ＮＩＳＯ構造）。これにより、ラッチアップ対策とともに、ロジック回路にノイズが入ることや逆にロジック回路側のノイズが他の回路領域に伝搬するのを抑制または防止できる。このロジック回路の動作電圧は、例えば１．８Ｖ程度である。ダイオード領域ＤＡは、ｐ型ウエルＰＷＬ５内に設けられている。
【００３１】
図５は、図４のメインバッファ回路領域ＭＢＡの拡大平面図を示している。図６〜図１０は、それぞれ図５のＡ−Ａ線、Ｂ−Ｂ線、Ｃ−Ｃ線、Ｄ−Ｄ線およびＥ−Ｅ線の断面図である。
【００３２】
基板１Ｓは、例えばｐ型の単結晶シリコンからなる。この基板１Ｓの主面（デバイス形成面）において、ｎＭＩＳ領域ＮＭＡの中央には、例えば平面四角形状の活性領域ＬＮが配置されている。この活性領域ＬＮは、ｎＭＩＳＱｎ１の活性領域であり、ｐ型ウエルＰＷＬ１（第１のｐ型ウエル）内に設けられている。すなわち、ｎＭＩＳＱｎ１のウエルは、ｐ型ウエルＰＷＬ１で定義されている。ｐ型ウエルＰＷＬ１には、例えばホウ素（Ｂ）または二フッ化ホウ素（ＢＦ2）が含有されている。ｎＭＩＳＱｎ１は、ソースおよびドレイン用のｎ+型の半導体領域５ｓ，５ｄ、ゲート絶縁膜６ａおよびゲート電極７ａを有している。ソースおよびドレイン用のｎ+型の半導体領域５ｓ，５ｄには、例えばリン（Ｐ）またはヒ素（Ａｓ）が含有されている。ゲート絶縁膜６ａは、例えば酸化シリコン（ＳｉＯ2）からなるが、酸窒化膜（ＳｉＯＮ）や強誘電体膜を用いても良い。ゲート電極７ａは、例えば低抵抗多結晶シリコン膜の単体膜からなるが、その上にコバルトシリサイド（ＣｏＳｉ2）等のようなシリサイド層を設けたポリサイドゲート電極構造や多結晶シリコン膜上に窒化タングステン（ＷＮ）等のようなバリア金属膜を介してタングステン（Ｗ）膜等のような金属膜を堆積してなるポリメタルゲート電極構造としても良い。
【００３３】
ｐ型ウエルＰＷＬ１内においてその外周近傍には、平面環状のｐ型ウエルＰＷＬ１ａ（第２のｐ型ウエル）が設けられている。このｐ型ウエルＰＷＬ１ａは、基板１Ｓの主面からｐ型ウエルＰＷＬ１よりも浅い位置まで不純物が拡散されて形成されている。ｐ型ウエルＰＷＬ１ａには、ｐ型ウエルＰＷＬ１と同じ不純物が含有されているが、その不純物濃度は、ｐ型ウエルＰＷＬ１，ＰＷＬ１ａの両方の不純物が導入されるので、ｐ型ウエルＰＷＬ１の不純物濃度よりも高くなっている。これにより、寄生バイポーラトランジスタのベース抵抗を下げることができるので、ラッチアップ耐性を向上させることが可能となっている。このｐ型ウエルＰＷＬ１ａ上には、それに沿うように平面環状のガードリングＧＬ１が配置されている。このガードリングＧＬ１は、ガードリングＧＬ１に沿って配置された複数のコンタクトホールを通じてｐ型ウエルＰＷＬ１ａの上部に設けられたｐ+型の半導体領域１０ａと電気的に接続されている。このガードリングＧＬ１を通じてｐ型ウエルＰＷＬ１ａ，ＰＷＬ１に所定の電圧が供給されるようになっている。
【００３４】
このｐ型ウエルＰＷＬ１，ＰＷＬ１ａは、ｎ型ウエルＮＷＬ５（第１のｎ型ウエル）によって全体的に取り囲まれている。ｎ型ウエルＮＷＬ５は、基板１Ｓにおいてｐ型ウエルＰＷＬ１，ＰＷＬ１ａよりも深い位置に埋め込まれるように設けられたｎ型ウエルＮＷＬ５ａと、ｐ型ウエルＰＷＬ１，ＰＷＬ１ａの側面側を取り囲むようにその側面に沿って設けられたｎ型ウエルＮＷＬ５ｂ，５ｃとを有している。ｎ型ウエルＮＷＬ５ｂには、ｎ+型の半導体領域１１ａが設けられている。ｎ+型の半導体領域１１ａの下層には、ｎ型ウエルＮＷＬ５ｃが設けられている。このｎ型ウエルＮＷＬ５ｃは、ｎ型ウエルＮＷＬ５ａと一部が重なり接続されている。このようにｎ型ウエルＮＷＬ５を設けることにより、ｐ型ウエルＰＷＬ１，ＰＷＬ１ａを電気的に分離することができる（ＮＩＳＯ構造）。これにより、ラッチアップ耐性を向上させることが可能となっている。上記ｎ型ウエルＮＷＬ５ｂ上には、それに沿うようにガードリングＧＬ２が配置されている。このガードリングＧＬ２は、ガードリングＧＬ２に沿って配置された複数のコンタクトホールを通じて、ｎ型ウエルＮＷＬ５ｂのｎ+型の半導体領域１１ａと電気的に接続されている。このガードリングＧＬ２を通じてｎ型ウエルＮＷＬ５に所定の電圧が供給されるようになっている。なお、ｎ型ウエルＮＷＬ５ａ，５ｂ，５ｃには、例えばリンまたはヒ素が含有されている。
【００３５】
この基板１Ｓの主面において、ｐＭＩＳ領域ＰＭＡの中央には、例えば平面四角形状の活性領域ＬＰが配置されている。この活性領域ＬＰは、ｎ型ウエルＮＷＬ１（第２のｎ型ウエル）内に設けられている。すなわち、ｐＭＩＳＱｐ１のウエルは、ｎ型ウエルＮＷＬ１で定義されている。ｎ型ウエルＮＷＬ１には、例えばリン（Ｐ）またはヒ素（Ａｓ）が含有されている。ｐＭＩＳＱｐ１は、ソースおよびドレイン用のｐ+型の半導体領域１２ｓ，１２ｄ、ゲート絶縁膜６ａおよびゲート電極７ａを有している。ソースおよびドレイン用のｐ+型の半導体領域１２ｓ，１２ｄには、例えばホウ素または二フッ化ホウ素が含有されている。ゲート絶縁膜６ａおよびゲート電極７ａは、上記したのと同じなので説明を省略する。
【００３６】
ｎ型ウエルＮＷＬ１内においてその外周近傍には、平面環状のｎ型ウエルＮＷＬ１ａ（第３のｎ型ウエル）が設けられている。このｎ型ウエルＮＷＬ１ａは、基板１Ｓの主面からｎ型ウエルＮＷＬ１よりも浅い位置まで不純物が拡散されて形成されている。ｎ型ウエルＮＷＬ１ａには、ｎ型ウエルＮＷＬ１と同じ不純物が含有されているが、その不純物濃度は、ｎ型ウエルＮＷＬ１，ＮＷＬ１ａの両方の不純物が導入されるので、ｎ型ウエルＮＷＬ１の不純物濃度よりも高くなっている。これにより、寄生バイポーラトランジスタのベース抵抗を下げることができるので、ラッチアップ耐性を向上させることが可能となっている。このｎ型ウエルＮＷＬ１ａ上には、それに沿うようにガードリングＧＬ３が配置されている。このガードリングＧＬ３は、ガードリングＧＬ３に沿って配置された複数のコンタクトホールを通じて、ｎ型ウエルＮＷＬ１ａの上部のｎ+型の半導体領域１３ａと電気的に接続されている。このガードリングＧＬ３を通じてｎ型ウエルＮＷＬ１ａ，ＮＷＬ１に所定の電圧が供給されるようになっている。
【００３７】
上記ｎ型ウエルＮＷＬ５およびｎ型ウエルＮＷＬ１ａ，ＮＷＬ１の各々の外周には、その側面側を取り囲むようにｐ型ウエルＰＷＬ６（ｐ型の半導体領域）が設けられている。このｐ型ウエルＰＷＬ６は、例えばホウ素または二フッ化ホウ素が含有されてなり、基板１Ｓと電気的に接続されている。上記ｐ型ウエルＰＷＬＳは、このｐ型ウエルＰＷＬ６の一部である。このｐ型ウエルＰＷＬ６の上部には、ｐ型ウエルＰＷＬ６に沿ってｐ+型の半導体領域１４ａが設けられている。このｐ+型の半導体領域１４ａには、例えばホウ素または二フッ化ホウ素が含有されている。また、ｐ型ウエルＰＷＬ６上には、ｎＭＩＳ領域ＮＭＡおよびｐＭＩＳ領域ＰＭＡの各々を取り囲むようにガードリングＧＬ４が配置されている。このガードリングＧＬ４は、ガードリングＧＬ４に沿って配置された複数のコンタクトホールを通じて、上記ｐ+型の半導体領域１４ａと電気的に接続されている。このガードリングＧＬ４を通じてｐ型ウエルＰＷＬ６および基板１Ｓに所定の電圧が供給されるようになっている。本実施の形態においては、上記ＮＩＳＯ構造に加えて、上記ｐ型ウエルＰＷＬ６が、ｎＭＩＳ領域ＮＭＡとｐＭＩＳ領域ＰＭＡとの間に介在されていることにより、ｎＭＩＳ領域ＮＭＡのｐ型ウエルＰＷＬ１と、ｐＭＩＳ領域ＰＭＡのｎ型ウエルＮＷＬ１とを電気的に分離することができるので、ラッチアップ耐性を向上させることが可能となっている。
【００３８】
次に、ラッチアップ発生の一般的なメカニズムを説明した後、本実施の形態の半導体装置の作用について説明する。
【００３９】
図１１は、本発明者が検討した一般的なインバータ回路ＩＮＶ50の回路図を示している。インバータ回路ＩＮＶ50は、ｐＭＩＳＱ50とｎＭＩＳＱ51とを有するＣＭＩＳインバータ回路からなる。図１２は、このインバータ回路ＩＮＶ50が形成された基板５０Ｓの要部断面図を示している。基板５０Ｓは、例えばｐ型の単結晶シリコンからなり、その上部にはｐ型ウエル５１およびｎ型ウエル５２が接した状態で隣接して配置されている。ｐ型ウエル５１内には、上記ｎＭＩＳＱ５１が配置され、ｎ型ウエル５２内には、上記ｐＭＩＳＱ５０が配置されている。このような構造では、図１２に示すように、寄生バイポーラトランジスタＱ６０〜Ｑ６３および抵抗Ｒ５０，Ｒ５１を含む寄生回路が形成される。
【００４０】
図１３は、出力端子に正の電圧が印加された際における寄生回路の接続状態の等価回路を示している。出力端子に正の電圧を印加した場合は、寄生バイポーラトランジスタＱ６３がオン状態となり、その雑音電流がｎ型ウエル５２を介して、寄生バイポーラトランジスタＱ６１がオンする。この寄生バイポーラトランジスタＱ６１がオンすると、基板５０Ｓと、ｐ型ウエル５１を介して、寄生バイポーラトランジスタＱ６２がオンする。これにより、正帰還がかかり、寄生バイポーラトランジスタＱ６１，Ｑ６２からなる電流帰還ループができ、電源を遮断しない限り、電流が電源電位ＶCCから電源電位ＶSSに流れ続ける。また、図１４は、出力端子に負の電圧が印加された際における寄生回路の接続状態の等価回路を示している。出力端子に負の電圧を印加した場合も上記と同様であり、寄生バイポーラトランジスタＱ６０がトリガとなり、寄生バイポーラトランジスタＱ６１，Ｑ６２からなる電流帰還ループができる。これが、ラッチアップ現象である。
【００４１】
図１５は、本実施の形態における寄生回路の模式図であって、図８と同等の箇所を示している。本実施の形態においては、ｎＭＩＳＱｎ１のｐ型ウエルＰＷＬ１をｎ型ウエルＮＷＬ５で取り囲み、かつ、互いに隣接するｎＭＩＳＱｎ１とｐＭＩＳＱｐ１間においてｎ型ウエルＮＷＬ５ｂ，ＮＷＬ５ｃとｎ型ウエルＮＷＬ１ａとの間に、基板１Ｓに電気的に接続されたｐ型ウエルＰＷＬ６を設ける構造とされている。この場合、寄生バイポーラトランジスタＱ１１〜Ｑ１６および抵抗Ｒｎ１，Ｒｎ２，Ｒｐ１，Ｒｐ２を含む寄生回路が形成される。なお、入力は、ｎＭＩＳＱｎ１およびｐＭＩＳＱｐ１のゲート電極７ａと電気的に接続されている。出力は、ｎＭＩＳＱｎ１のドレイン用のｎ+型の半導体領域５ｄおよびｐＭＩＳＱｐ１のソース用のｐ+型の半導体領域１２ｓと電気的に接続されている。電源電位ＶCCは、ｎ+型の半導体領域１３ａ、ｐＭＩＳＱｐ１のドレイン用のｐ+型の半導体領域１２ｄおよびｎ+型の半導体領域１１ａと電気的に接続されている。電源電位ＶSSは、ｐ+型の半導体領域１０ａ，１４ａおよびｎＭＩＳＱｎ１のソース用のｎ+型の半導体領域５ｓと電気的に接続されている。
【００４２】
図１６は、本実施の形態において、出力端子に正の電圧が印加された際の寄生回路の接続状態の等価回路を示している。出力端子に正の電圧を印加した場合は、寄生バイポーラトランジスタＱ１５がオン状態となるが、寄生バイポーラトランジスタＱ１４のエミッタおよびコレクタが、電源電位ＶCCに電気的に接続されているので、寄生バイポーラトランジスタＱ１４，Ｑ１６からなる電流帰還ループは形成されない。このため、本実施の形態においては、出力端子に正の電圧が印加されたとしてもラッチアップは基本的に起こらない構造とされている。
【００４３】
また、図１７は、本実施の形態において、出力端子に負の電圧が印加された際の寄生回路の接続状態の等価回路を示している。出力端子に負の電圧を印加した場合は、寄生バイポーラトランジスタＱ１２がオン状態となるが、寄生バイポーラトランジスタＱ１３のエミッタおよびコレクタが、電源電位ＶSSに電気的に接続されているので、寄生バイポーラトランジスタＱ１１，Ｑ１３からなる電流帰還ループは形成されない。このため、本実施の形態においては、出力端子に負の電圧が印加されてもラッチアップは基本的に起こらない構造とされている。
【００４４】
このように、本実施の形態においては、ボンディングパッドＢＰに正または負の電圧が印加されても、ラッチアップの原因である寄生サイリスタ回路が、半導体装置の電源電位ＶCCと、電源電位ＶSSとの間に組み込まれないような構造とされている。したがって、ラッチアップの発生を抑制または防止することができるので、半導体装置の動作信頼性を向上させることが可能となる。
【００４５】
また、図１２に示した構造の場合は、ｐ型ウエル５１とｎ型ウエル５２とが接合を介して容量結合しているので、ウエルにノイズが入ると、他方のウエルにもノイズが伝搬する。これに対して、本実施の形態においては、ｎＭＩＳＱｎ１のｐ型ウエルＰＷＬ１と、ｐＭＩＳＱｐ１のｎ型ウエルＮＷＬ１とは直接的に容量結合されておらず、基板１Ｓに対する給電ライン（ガードリングＧＬ２およびｐ型ウエルＰＷＬ６）およびｎ型ウエルＮＷＬ５に対する給電ライン（ガードリングＧＬ４およびｎ型ウエルＮＷＬ１ａ）とで分離されている。これら給電ラインのインピーダンスによりノイズの伝搬を低減または防止することが可能となっている。したがって、ノイズによる半導体装置の誤動作を抑制または防止できるので、半導体装置の動作信頼性を向上させることが可能となる。
【００４６】
（実施の形態２）
図１８は、本発明の他の実施の形態である半導体装置であって、前記図８と同等箇所の要部断面図を示している。
【００４７】
本実施の形態２においては、図８に示したｐ型ウエルＰＷＬ１ａおよびｎ型ウエルＮＷＬ１ａが形成されていない。これ以外は、前記実施の形態１と同様である。すなわち、本実施の形態２においても、縦構造的にラッチアップを起こし難い回路構成となっているので、ｐ型ウエルＰＷＬ１ａおよびｎ型ウエルＮＷＬ１ａを無くすようにしている。このようにｐ型ウエルＰＷＬ１ａおよびｎ型ウエルＮＷＬ１ａを無くすことにより、入出力回路領域Ｉ／Ｏのレイアウト面積を縮小することが可能となっている。したがって、チップ１のサイズの縮小を推進することが可能となる。
【００４８】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００４９】
例えば前記実施の形態１，２においては、入出力回路領域のＣＭＩＳインバータ回路に対して本発明を適用した場合について説明したが、これに限定されるものではなく、例えば内部回路領域のＣＭＩＳインバータ回路に対して本発明を適用することもできる。
【００５０】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるマイクロプロセッサを有する半導体装置に適用した場合について説明したが、それに限定されるものではなく、例えばＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）またはフラッシュメモリ（ＥＥＰＲＯＭ；Electric Erasable Programmable Read Only Memory）等のようなメモリ回路を有する半導体装置、マイクロプロセッサ以外の論理回路を有する半導体装置あるいは上記メモリ回路と論理回路とを同一基板に設けている混載型の半導体装置にも適用できる。
【００５１】
【発明の効果】
本願によって開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下の通りである。
(1).半導体基板において、ｎチャネル型の電界効果トランジスタが配置されたｐ型ウエルをｎ型ウエルで取り囲み、これに隣接するように同一の半導体基板に設けられたｐチャネル型の電界効果トランジスタが配置されたｎ型ウエルから電気的に分離することにより、ラッチアップの原因である寄生サイリスタ回路が回路的に構成されないようにすることができるので、半導体装置の信頼性を向上させることが可能となる。
(2). 半導体基板において、ｎチャネル型の電界効果トランジスタが配置されたｐ型ウエルをｎ型ウエルで取り囲み、これに隣接するように同一の半導体基板に設けられたｐチャネル型の電界効果トランジスタが配置されたｎ型ウエルから電気的に分離することにより、ウエルで発生したノイズが接合容量を介して他の電源に回るのを抑制または防止できるので、半導体装置の回路動作の信頼性を向上させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である半導体装置を構成する半導体チップの全体平面図である。
【図２】図１の入出力回路領域に形成された入力バッファ回路の一例の回路図である。
【図３】図１の入出力回路領域に形成された出力バッファ回路の一例の回路図である。
【図４】本発明の一実施の形態である入出力回路領域の平面構成の一例の説明図である。
【図５】図４のメインバッファ回路領域の拡大平面図である。
【図６】図５のＡ−Ａ線の断面図である。
【図７】図５のＢ−Ｂ線の断面図である。
【図８】図５のＣ−Ｃ線の断面図である。
【図９】図５のＤ−Ｄ線の断面図である。
【図１０】図５のＥ−Ｅ線の断面図である。
【図１１】本発明者が検討した一般的なインバータ回路の回路図である。
【図１２】図１１のインバータ回路が形成された半導体基板の要部断面図である。
【図１３】図１２の構造において出力端子に正の電圧が印加された際における寄生回路の接続状態の等価回路図である。
【図１４】図１２の構造において出力端子に負の電圧が印加された際における寄生回路の接続状態の等価回路図である。
【図１５】本発明の一実施の形態である半導体装置の作用の説明図である。
【図１６】図１５の構造において出力端子に正の電圧が印加された際における寄生回路の接続状態の等価回路図である。
【図１７】図１５の構造において出力端子に負の電圧が印加された際における寄生回路の接続状態の等価回路図である。
【図１８】本発明の他の実施の形態である半導体装置の要部断面図である。
【符号の説明】
１ 半導体チップ
１Ｓ 半導体基板
２ＶCC，２ＶSS 電源配線
３Ａ 入力保護回路
３Ｂ 出力保護回路
４Ａ 入力初段バッファ回路
５ｓ，５ｄ ｎ+型の半導体領域
６ａ ゲート絶縁膜
７ａ ゲート電極
１０ａ ｐ+型の半導体領域
１１ａ ｎ+型の半導体領域
１２ｓ，１２ｄ ｐ+型の半導体領域
１３ａ ｎ+型の半導体領域
１４ａ ｐ+型の半導体領域
５０Ｓ 半導体基板
５１ ｐ型ウエル
５２ ｎ型ウエル
ＩＡ 内部回路領域
ＰＡ 周辺回路領域
Ｉ／Ｏ 入出力回路領域
ＢＰ ボンディングパッド
ＩＰＢ 入力バッファ回路
ＯＰＢ 出力バッファ回路
ＭＢＡ メインバッファ回路領域
ＮＭＡ ｎチャネル型のＭＩＳ・ＦＥＴ領域
ＰＭＡ ｐチャネル型のＭＩＳ・ＦＥＴ領域
ＩＢＡ 入力バッファ回路領域
ＰＯＢＡ プリ出力バッファ回路領域
ＬＤＡ レベルダウンシフタ回路領域
ＬＵＡ レベルアップシフタ回路領域
ＬＧＡ ロジック回路領域
ＤＡ ダイオード領域
Ｒ１ 入力保護抵抗
ＬＮ，ＬＰ 活性領域
ＮＷＬ１〜ＮＷＬ５ ｎ型ウエル
ＮＷＬ１ａ ｎ型ウエル
ＰＷＬ１〜ＰＷＬ６ ｐ型ウエル
ＰＷＬ１ａ ｐ型ウエル
ＧＬ１〜ＧＬ４ ガードリング
Ｑｐ１〜Ｑｐ５ ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑｎ１〜Ｑｎ５ ｎチャネル型のＭＩＳ・ＦＥＴ
Ｑ１１〜Ｑ１６ 寄生バイポーラトランジスタ
Ｒｎ，Ｒｎ１，Ｒｎ２ 抵抗
Ｒｐ，Ｒｐ１，Ｒｐ２ 抵抗
ＶCC 電源電位
ＶSS 電源電位
ＩＮＶ50 インバータ回路
Ｑ50 ｐチャネル型のＭＩＳ・ＦＥＴ
Ｑ51 ｎチャネル型のＭＩＳ・ＦＥＴ
Ｑ６０〜Ｑ６３ 寄生バイポーラトランジスタ
Ｒ５０，Ｒ５１ 抵抗
Claims (1)
- 以下の構成を半導体基板に有することを特徴とする半導体装置；
前記半導体基板に設けられた第１のｎ型ウエル、
前記第１のｎ型ウエル内に、その第１のｎ型ウエルによって取り囲まれるように設けられた第１のｐ型ウエル、
前記第１のｐ型ウエル内に設けられたｎチャネル型の電界効果トランジスタ、
前記第１のｎ型ウエルからｐ型の半導体領域を隔てて前記半導体基板の主面に沿って並んで配置された第２のｎ型ウエル、
前記第２のｎ型ウエルに配置されたｐチャネル型の電界効果トランジスタ、
前記第１のｐ型ウエルにおいて、前記第２のｎ型ウエルに対向する側に、前記第１のｐ型ウエルよりも不純物濃度が高くなるように設けられた第２のｐ型ウエル、
前記第２のｎ型ウエルにおいて、前記第１のｎ型ウエルに対向する側に、前記第２のｎ型ウエルよりも不純物濃度が高くなるように設けられた第３のｎ型ウエル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214011A JP4892143B2 (ja) | 2001-07-13 | 2001-07-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214011A JP4892143B2 (ja) | 2001-07-13 | 2001-07-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031668A JP2003031668A (ja) | 2003-01-31 |
| JP4892143B2 true JP4892143B2 (ja) | 2012-03-07 |
Family
ID=19048903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001214011A Expired - Fee Related JP4892143B2 (ja) | 2001-07-13 | 2001-07-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4892143B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005277344A (ja) * | 2004-03-26 | 2005-10-06 | Mitsumi Electric Co Ltd | 半導体装置 |
| JP4530823B2 (ja) * | 2004-12-02 | 2010-08-25 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
| JP4728833B2 (ja) * | 2006-02-15 | 2011-07-20 | Ｏｋｉセミコンダクタ株式会社 | 半導体装置 |
| JP5994457B2 (ja) * | 2012-07-26 | 2016-09-21 | 富士通セミコンダクター株式会社 | 半導体装置 |
| JP6085166B2 (ja) * | 2012-12-20 | 2017-02-22 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| JP7227117B2 (ja) * | 2019-11-08 | 2023-02-21 | 株式会社東芝 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100307554B1 (ko) * | 1998-06-30 | 2001-11-15 | 박종섭 | Esd 소자를 구비하는 반도체장치 |
-
2001
- 2001-07-13 JP JP2001214011A patent/JP4892143B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031668A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3228583B2 (ja) | 半導体集積回路装置 | |
| US20180197850A1 (en) | Semiconductor integrated circuit device | |
| US7280329B2 (en) | Integrated circuit device having input/output electrostatic discharge protection cell equipped with electrostatic discharge protection element and power clamp | |
| US20010025963A1 (en) | Semiconductor device and the process of manufacturing the semiconductor device | |
| EP3975249B1 (en) | Electrostatic protection circuit | |
| JP5079974B2 (ja) | 半導体装置 | |
| JPS61111576A (ja) | 半導体装置 | |
| JP4892143B2 (ja) | 半導体装置 | |
| JPH11261011A (ja) | 半導体集積回路装置の保護回路 | |
| US5083179A (en) | CMOS semiconductor integrated circuit device | |
| KR0131373B1 (ko) | 반도체 소자의 데이터 출력버퍼 | |
| US8008733B2 (en) | Semiconductor device having a power cutoff transistor | |
| US6084272A (en) | Electrostatic discharge protective circuit for semiconductor device | |
| US20100006891A1 (en) | Semiconductor thyristor device | |
| JP2004253499A (ja) | 半導体装置 | |
| JP3211871B2 (ja) | 入出力保護回路 | |
| JP2005079287A (ja) | 集積回路 | |
| US6639294B2 (en) | Semiconductor device having a device formation region protected from a counterelectromotive force | |
| KR20070021607A (ko) | 액티브 저항의 레이아웃 구조 및 레이아웃 방법 | |
| JP2005005333A (ja) | 半導体集積回路 | |
| KR100307046B1 (ko) | 패드의하부에캐패시터를구비하는반도체장치 | |
| JP3038744B2 (ja) | Ｃｍｏｓ型半導体集積回路装置 | |
| JP2001223277A (ja) | 入出力保護回路 | |
| JPH04239763A (ja) | 出力バッファ | |
| JP2001110907A (ja) | シュミット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080704 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100528 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111028 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111219 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |