JP4530823B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4530823B2
JP4530823B2 JP2004350218A JP2004350218A JP4530823B2 JP 4530823 B2 JP4530823 B2 JP 4530823B2 JP 2004350218 A JP2004350218 A JP 2004350218A JP 2004350218 A JP2004350218 A JP 2004350218A JP 4530823 B2 JP4530823 B2 JP 4530823B2
Authority
JP
Japan
Prior art keywords
well
type well
semiconductor substrate
type
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004350218A
Other languages
English (en)
Other versions
JP2006165056A (ja
Inventor
明直 北原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004350218A priority Critical patent/JP4530823B2/ja
Priority to CNB2005101254006A priority patent/CN100414688C/zh
Priority to TW094141416A priority patent/TWI300989B/zh
Priority to US11/290,852 priority patent/US7999327B2/en
Priority to KR1020050116203A priority patent/KR100660078B1/ko
Publication of JP2006165056A publication Critical patent/JP2006165056A/ja
Application granted granted Critical
Publication of JP4530823B2 publication Critical patent/JP4530823B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、ラッチアップ現象の発生を抑えたトリプルウェル構造を有する半導体装置及びその半導体装置の製造方法に関する。
従来のトリプルウェルを含んで構成される半導体装置５０の平面図を図４に示す。図４の半導体装置５０のＡ−Ａ線に沿った側断面図を図５に示す。半導体装置５０はＰ型の半導体基板に形成される。その半導体基板５２の主面の表面領域の一部に、Ｎ型の不純物を導入した第一Ｎ型ウェル５４が形成される。そして第一Ｎ型ウェル５４の表面領域に、第一Ｎ型ウェル５４より浅くＰ型の不純物を導入した第二Ｐ型ウェル５６が形成される。第一Ｎ型ウェル５４の表面領域であって、第二Ｐ型ウェル５６の外周に沿って第二Ｐ型ウェル５６の形成されていない領域に、第一Ｎ型ウェル５４より浅くＮ型の不純物を導入した第三Ｎ型ウェル５８が形成される。この第三Ｎ型ウェル５８の不純物濃度は第一Ｎ型ウェル５４より高くする。そして半導体基板５２の主面であって第一Ｎ型ウェル５４の形成されていない第三Ｎ型ウェル５８の外周に沿った表面領域に、Ｐ型の不純物を導入した第四Ｐ型ウェル６２が形成される。この第四Ｐ型ウェル６２の不純物濃度は半導体基板５２より高く、第二Ｐ型ウェル５６および第三Ｎ型ウェル５８と同程度の不純物濃度を有する。このようにしてトリプルウェル構造を有する半導体装置５０が形成される。なお、本明細書内で不純物濃度とは、キャリアの発生に寄与するドナー不純物、或いはアクセプタ不純物の濃度のことである。また、本明細書内で表面領域とは、半導体基板上の表面及びその面の深さ方向の極浅い領域を示している。
第二Ｐ型ウェル５６及び第三Ｎ型ウェル５８の表面領域には素子が形成される。例えば、第二Ｐ型ウェル５６の表面領域には、Ｎ型のソース領域７０とＮ型のドレイン領域７２及びゲート７４を備えたＮＭＯＳ７８が形成される。また第三Ｎ型ウェル５８の表面領域には、Ｐ型のソース領域８０とＰ型のドレイン領域８２及びゲート８４を備えたＰＭＯＳ８８が形成される。
第二Ｐ型ウェル５６の表面領域にＰ型のＰウェル電極部７６が形成され、電極Ａに接続される。その電極Ａは電位ＶＬＯＷに維持される。また、第三Ｎ型ウェル５８の表面領域にＮ型のＮウェル電極部８６が形成され、電極Ｂに接続される。その電極Ｂは電源電位ＶＤＤに維持される。また半導体基板５２には基準電極ＲＥＦが設けられ、その基準電位ＶＲＥＦは接地電位に維持される。
この半導体装置の使用時には、外部からの制御によって電源電位ＶＤＤは電位ＶＬＯＷよりも高電位に保たれる。
一般にトリプルウェル構造を有する半導体装置において、寄生サイリスタが形成されることが知られている。このような寄生サイリスタが形成される半導体装置の場合、ラッチアップ現象が発生して半導体装置に含まれるＩＣが破壊されてしまうなどの問題がある。その問題について説明する。
半導体装置５０に形成される寄生サイリスタの等価回路を図６に示す。ＮＭＯＳ７８のソース領域７０がエミッタで、第一Ｎ型ウェル５４がコレクタで、第二Ｐ型ウェル５６がベースとなる寄生ＮＰＮトランジスタ９０と、半導体基板５２がエミッタで、第二Ｐ型ウェル５６がコレクタで、第一Ｎ型ウェル５４がベースとなる寄生ＰＮＰトランジスタ９２が存在する。第二Ｐ型ウェル５６のうち、寄生ＮＰＮトランジスタ９０のベースと、Ｐウェル電極部７６との間で寄生抵抗９４が形成される。また半導体基板５２のうち、寄生ＰＮＰトランジスタ９２のエミッタと基準電極ＲＥＦの間に寄生抵抗９５が形成される。また第一Ｎ型ウェル５４のうち寄生ＰＮＰトランジスタ９２のベースと第三Ｎ型ウェル５８の間に寄生抵抗９６が形成される。
次に寄生サイリスタがオン状態となるラッチアップ現象について説明する。Ｐウェル電極部７６及びＮＭＯＳ７８のソース領域７０に低電圧のノイズが印加されると、寄生抵抗９４の影響で、寄生ＮＰＮトランジスタ９０のベースがエミッタよりも電圧が高くなり、ベースからエミッタへノイズ電流Ｉ１が流れる。これにより寄生ＮＰＮトランジスタ９０がＯＮ状態になる。寄生ＮＰＮトランジスタ９０がＯＮ状態になると、寄生ＮＰＮトランジスタ９０のコレクタからエミッタへ電流Ｉ２が流れる。電流Ｉ２が流れると寄生抵抗９６の影響により寄生ＰＮＰトランジスタ９２のベース電圧が降下する。この電圧降下によって寄生ＰＮＰトランジスタ９２のベースがエミッタよりも電圧が低くなることで、寄生ＰＮＰトランジスタ９２のエミッタからベースへ電流Ｉ３が流れ、寄生ＰＮＰトランジスタ９２がＯＮ状態になる。寄生ＰＮＰトランジスタ９２がＯＮ状態になると、寄生ＰＮＰトランジスタ９２のエミッタからコレクタへ電流Ｉ４が流れる。電流Ｉ４が流れると寄生ＮＰＮトランジスタ９０のベース電流が流れ、寄生ＮＰＮトランジスタ９０はＯＮ状態が継続する。そのため、最初に印加されたノイズが消失しても電流Ｉ１〜Ｉ４は流れ続ける。このようにしてラッチアップが発生する。そして一度ラッチアップが発生してしまうと大電流が流れてしまい、ラッチアップによって発生する熱によりＩＣが破壊される可能性がある。そのため、このラッチアップの発生を回避するために、これまでにも種々の工夫がなされている。
ラッチアップ現象の発生を抑えるために、基準電位ＶＲＥＦを接地電位より下げて寄生ＰＮＰトランジスタ９２のベースとエミッタの電位差を減らし電流Ｉ３が流れないようにすることが考えられる。しかし、その場合、第三Ｎ型ウェル５８と隣接している第四Ｐ型ウェル６２との間に大きな電位差が生じる。第三Ｎ型ウェル５８と第四Ｐ型ウェル６２はＰＮ接合を形成しており、このＰＮ接合に逆バイアスが加えられる状態になる。電位差が小さければほとんど電流は流れないが、逆バイアスの電位差が閾値を越えると雪崩降伏が発生し、絶縁破壊を生じる恐れがある。
本発明は、上記従来技術の問題に鑑み、各ウェル上のトランジスタの動作に影響を及ぼすことなく、ラッチアップ現象の発生を抑えたトリプルウェル構造を有する半導体装置、及びその製造方法を提供することを目的とする。
本発明は、半導体基板と、半導体基板の主面の一部に選択的に形成され、半導体基板と逆導電型の第一ウェルと、第一ウェルの表面領域の一部に選択的に第一ウェルより浅く形成された、半導体基板と同導電型の第二ウェルと、第一ウェルの表面領域であって第二ウェルの形成されていない領域に第一ウェルより浅く形成された、半導体基板と逆導電型の第三ウェルと、を含み、第二ウェル及び第三ウェルの表面領域に素子が形成されている半導体装置であって、半導体基板の主面における第一ウェルが形成されておらず第三ウェルに接する表面領域に形成され、半導体基板と同導電型の不純物が第三ウェルより低濃度で導入された第四ウェルを有することを特徴とする。
ここで、半導体基板の主面の表面領域には、少なくとも２箇所に第三ウェルが形成され、第四ウェルは、異なる第三ウェルに挟まれた領域に形成されることが好適である。
ここで、第三ウェルは、第一ウェルの内周の全周に沿って形成されることが好適である。また、第四ウェルを第三ウェルの外周に沿って形成することにより、耐圧を高くすることができる。
また、本発明の別の形態は、半導体基板の主面の一部に選択的に半導体基板と逆導電型の不純物を半導体基板より高濃度で導入し、第一ウェルを形成する第一の工程と、第一ウェルの表面領域の一部に選択的に半導体基板と同導電型の不純物を第一ウェルより浅く導入し、第二ウェルを形成する第二の工程と、第一ウェルの表面領域であって第二ウェルの形成されていない領域に半導体基板と逆導電型の不純物を第一ウェルより浅く導入し、第三ウェルを形成する第三の工程と、を含む半導体装置の製造方法であって、半導体基板の主面における第一ウェルが形成されておらず第三ウェルに接する表面領域に、半導体基板と同導電型の不純物を第三ウェルより低い濃度で導入し、第四ウェルを形成する第四の工程を含むことを特徴とする半導体装置の製造方法である。
本発明によれば、各ウェル上のトランジスタの動作に影響を及ぼすことなくラッチアップ現象の発生を抑えたトリプルウェル構造を有する半導体装置を作製することが可能である。
本発明の実施の形態における半導体装置１０の平面図を図１に示す。図１の半導体装置１０のＡ−Ａ線に沿った側断面図を図２に示す。半導体装置１０はＰ型の半導体基板１２に形成される。半導体基板１２の主面の表面領域の一部に選択的にＮ型の不純物を導入した第一Ｎ型ウェル１４が形成される。そして第一Ｎ型ウェル１４の表面領域の一部に、第一Ｎ型ウェル１４より浅くＰ型の不純物を導入した第二Ｐ型ウェル１６が形成される。第一Ｎ型ウェル１４の表面領域であって第二Ｐ型ウェル１６の形成されていない領域、例えば第二Ｐ型ウェル１６と排他的な領域に、第一Ｎ型ウェル１４より浅くＮ型の不純物を導入した第三Ｎ型ウェル１８が形成される。その第三Ｎ型ウェル１８の不純物濃度は第一Ｎ型ウェル１４の不純物濃度より高くする。
なお、半導体基板１２の主面の表面領域であって第一Ｎ型ウェル１４から離れた領域に、第一Ｎ型ウェル１４ａ、第二Ｐ型ウェル１６ａ、第三Ｎ型ウェル１８ａを形成してもよい。これらはそれぞれ、第一Ｎ型ウェル１４、第二Ｐ型ウェル１６、第三Ｎ型ウェル１８と同様に形成することができる。
また、半導体基板１２の主面の表面領域であって、第一Ｎ型ウェル１４及び第一Ｎ型ウェル１４ａと離れた領域に、Ｐ型の不純物を導入した第五Ｐ型ウェル２２を形成してもよい。その第五Ｐ型ウェル２２の不純物濃度は、第二Ｐ型ウェル１６および第三Ｎ型ウェル１８と同程度の不純物濃度を有する。
本実施の形態では、半導体基板１２の主面の表面領域における、第一Ｎ型ウェル１４、第一Ｎ型ウェル１４ａ、第五Ｐ型ウェル２２の形成されていない領域であって、各ウェルに接する表面領域に第四Ｐ型ウェル２０が形成される。その第四Ｐ型ウェル２０の不純物濃度は第三Ｎ型ウェル１８より低くする。
ここで、各ウェルに挟まれる領域をすべて第四Ｐ型ウェル２０とすることが好ましい。この場合、第一Ｎ型ウェル１４ａ、第二Ｐ型ウェル１６ａ、第三Ｎ型ウェル１８ａは、第四Ｐ型ウェル２０を挟んで第三Ｎ型ウェル１８と対向するように形成される。本実施の形態では、その第四Ｐ型ウェル２０の幅をｗ２としている。また、第五Ｐ型ウェル２２は第四Ｐ型ウェル２０を挟んで第三Ｎ型ウェル１８と対向するように形成される。本実施の形態では、その第四Ｐ型ウェル２０の幅をｗ１としている。
なお、半導体基板１２に第一Ｎ型ウェル１４、第一Ｎ型ウェル１４ａ、第二Ｐ型ウェル１６、第二Ｐ型ウェル１６ａ、第三Ｎ型ウェル１８、第三Ｎ型ウェル１８ａ、第四Ｐ型ウェル２０、第四Ｐ型ウェル２０ａ、第五Ｐ型ウェル２２を形成する際には、それぞれのウェルが形成される領域に開口部を有するマスクを形成し、そのマスクの開口部から目的の導電型の不純物を適切な深さに導入することができる。これを上記の第一Ｎ型ウェル１４〜第五Ｐ型ウェル２２のそれぞれについて順次行うことによって、各ウェルを所定の位置に形成することができる。
半導体基板１２の不純物濃度は１．０×１０15〜１．０×１０16／ｃｍ3の範囲である。第一Ｎ型ウェル１４、第一Ｎ型ウェル１４ａ、第二Ｐ型ウェル１６、第二Ｐ型ウェル１６ａ、第三Ｎ型ウェル１８、第三Ｎ型ウェル１８ａ、第四Ｐ型ウェル２０、第四Ｐ型ウェル２０ａ、第五Ｐ型ウェル２２の不純物濃度は１．０×１０16〜５．０×１０17／ｃｍ3の範囲内で、上記の相対的な関係を保つように導入される。
さらに、第二Ｐ型ウェル１６及び第三Ｎ型ウェル１８の表面領域には素子が形成される。例えば、第二Ｐ型ウェル１６の表面領域には、Ｎ型のソース領域３０とＮ型のドレイン領域３２及びゲート３４を備えるＮＭＯＳ３８が形成される。また第三Ｎ型ウェル１８の表面領域にはＰ型のソース領域４０とＰ型のドレイン領域４２及びゲート４４を備えるＰＭＯＳ４８が形成される。同様に、第二Ｐ型ウェル１６ａ及び第三Ｎ型ウェル１８ａの表面領域にも素子が形成される。例えば、第二Ｐ型ウェル１６ａの表面領域には、Ｎ型のソース領域３０ａとＮ型のドレイン領域３２ａ及びゲート３４ａを備えるＮＭＯＳ３８ａが形成される。また第三Ｎ型ウェル１８ａの表面領域にはＰ型のソース領域４０ａとＰ型のドレイン領域４２ａ及びゲート４４ａを備えるＰＭＯＳ４８ａが形成される。また、第五Ｐ型ウェル２２の表面領域にも第二Ｐ型ウェル１６と同じように素子が形成される。
第二Ｐ型ウェル１６の表面領域にＰ型のＰウェル電極部３６が形成され、電極Ａに接続される。その電極Ａは電位ＶＬＯＷに維持される。また、第三Ｎ型ウェル１８の表面領域にＮ型のＮウェル電極部４６が形成され、電極Ｂに接続される。その電極Ｂは電源電位ＶＤＤとは異なる電位ＶＤＤ１に維持される。同様に、第二Ｐ型ウェル１６ａの表面領域にＰ型のＰウェル電極部３６ａが形成され、電極Ｃに接続される。その電極Ｃは電位ＶＬＯＷに維持される。また、第三Ｎ型ウェル１８ａの表面領域にＮ型のＮウェル電極部４６ａが形成され、電極Ｄに接続される。その電極Ｄは電源電位ＶＤＤとは異なる電位ＶＤＤ２に維持される。また半導体基板１２に基準電極ＲＥＦが設けられて基準電位ＶＲＥＦに維持される。このようにトリプルウェル構造を有する半導体装置１０が形成される。
本実施の形態によれば、第三Ｎ型ウェル１８と第四Ｐ型ウェル２０間のジャンクション耐圧を従来よりも高めることができる。以下その理由について説明する。
半導体装置１０の使用時において電源電位ＶＤＤは、電位ＶＬＯＷよりも高電位に保たれている。また基準電位ＶＲＥＦは電位ＶＬＯＷ以下の電位に保たれている。また、本実施形態ではＮ型の第三Ｎ型ウェル１８にＰ型の第四Ｐ型ウェル２０が隣接しており、ＰＮ接合を形成している。そのため電位ＶＬＯＷが電源電位ＶＤＤ１より低くなり、ＰＮ接合に逆バイアスがかけられた状態になっている。
一般的に、ＰＮ接合の降伏電圧は、ＰＮ接合の低濃度側の半導体領域の不純物濃度によって決まる。低濃度側の半導体領域の不純物濃度が高いほど、雪崩降伏の降伏電圧は低くなる。そこで、本実施形態では第三Ｎ型ウェル１８に接する第四Ｐ型ウェル２０の不純物濃度を従来よりも低くすることにより第三Ｎ型ウェル１８と第四Ｐ型ウェル２０間のジャンクション耐圧を従来よりも高くし、雪崩降伏の発生を抑えることができる。
一方、第四Ｐ型ウェル２０の不純物濃度が低すぎると、第四Ｐ型ウェル２０に隣接する第三Ｎ型ウェル１８と第三Ｎ型ウェル１８ａ間の電気的な分離能力が低下する。従って、第四Ｐ型ウェル２０の不純物濃度は、第三Ｎ型ウェル１８と第四Ｐ型ウェル２０間のジャンクション耐圧を一定の値以上に維持すると共に、第三Ｎ型ウェル１８と第三Ｎ型ウェル１８ａ間の電気的な分離能力を維持する機能も併せ持つように調整することが適切である。この第四Ｐ型ウェル２０の不純物濃度は、半導体基板１２の不純物濃度でも良いが、上記にあるような電気的な分離能力の関係を考慮し、より最適な濃度となるように不純物が導入されることが好適である。一般的に半導体基板１２の不純物濃度は低いので、第四Ｐ型ウェル２０の不純物濃度は半導体基板１２より高く、第三Ｎ型ウェル１８，１８ａより低いものとなる。第四Ｐ型ウェル２０の幅ｗ１及びｗ２は、必要な耐圧が得られる程度に広く形成することが好適である。
なお、第三Ｎ型ウェル１８を、第一Ｎ型ウェル１４の表面領域であって第二Ｐ型ウェル１６の形成されていない領域に第一ウェルの内周の全周に沿って形成することも好適である。第四Ｐ型ウェル２０を第三Ｎ型ウェル１８の外周に接するように、全周に亘って形成することで耐圧を高めることができる。
このように本実施の形態によれば、第三Ｎ型ウェル１８と第四Ｐ型ウェル２０間のジャンクション耐圧を高くできるため、従来よりも基準電位ＶＲＥＦを下げることが可能である。
基準電位ＶＲＥＦを下げることで、背景技術で説明したような過大な高電圧のノイズが発生した場合でもラッチアップ現象が発生しないように制御することができる。このようにして、ラッチアップ現象の発生を抑えた半導体装置を作製することができる。
本実施の形態においてラッチアップ現象の発生を抑えることが出来る理由について説明する。本発明における半導体装置もトリプルウェル構造を有しており、半導体装置１０に形成される寄生サイリスタの等価回路も従来の半導体装置５０に形成されるのと同様の寄生サイリスタが形成される。
半導体装置１０に形成される寄生サイリスタの等価回路を図３に示す。ＮＭＯＳ３８のソース領域３０がエミッタで、第一Ｎ型ウェル１４がコレクタで、第二Ｐ型ウェル１６がベースとなる寄生ＮＰＮトランジスタ９０と、半導体基板１２がエミッタで、第二Ｐ型ウェル１６がコレクタで、第一Ｎ型ウェル１４がベースとなる寄生ＰＮＰトランジスタ９２が存在する。寄生ＮＰＮトランジスタ９０のコレクタが寄生ＰＮＰトランジスタ９２のベースに接続され、寄生ＰＮＰトランジスタ９２のコレクタが寄生ＮＰＮトランジスタ９０のベースに接続されて寄生サイリスタ９３が構成されている。第二Ｐ型ウェル１６のうち、寄生ＮＰＮトランジスタ９０のベースと、Ｐウェル電極部３６との間で寄生抵抗９４が形成される。また半導体基板１２のうち、寄生ＰＮＰトランジスタ９２のエミッタと基準電極ＲＥＦの間に寄生抵抗９５が形成される。また第一Ｎ型ウェル１４のうち寄生ＰＮＰトランジスタ９２のベースと第三Ｎ型ウェル１８の間に寄生抵抗９６が形成される。
本実施の形態においても、従来の半導体装置と同じように、Ｐウェル電極部３６及びＮＭＯＳ３８のソース領域３０に低電圧のノイズが印加されると、寄生抵抗９４の影響で寄生ＮＰＮトランジスタ９０のベースがエミッタより電圧が高くなり、ベースからエミッタへノイズ電流Ｉ１が流れる。これにより寄生ＮＰＮトランジスタ９０がＯＮ状態になる。寄生ＮＰＮトランジスタ９０がＯＮ状態になると、寄生ＮＰＮトランジスタ９０のコレクタからエミッタへ電流Ｉ２が流れる。電流Ｉ２が流れると寄生抵抗９６の影響により寄生ＰＮＰトランジスタ９２のベース電圧が降下する。従来の半導体装置の場合、ここでＰＮＰトランジスタ９２のエミッタからベースへ電流Ｉ３が流れていた。しかし、この半導体装置１０ではＰＮＰトランジスタ９２のエミッタからベースへ電流Ｉ３は流れず、ＶＤＤ１から寄生抵抗９６を介して寄生ＰＮＰトランジスタ９２のベースへ電流が流れる。なぜなら、第四Ｐ型ウェル２０を設けることで基準電位ＶＲＥＦを十分下げることができ、寄生ＰＮＰトランジスタ９２のエミッタ電位がベース電位以下に保たれるためである。電流Ｉ３が流れないため、寄生ＰＮＰトランジスタ９２はＯＦＦの状態を維持する。そのため寄生ＰＮＰトランジスタ９２のエミッタからコレクタへ電流Ｉ４は流れない。つまり半導体基板１２から第二Ｐ型ウェル１６へ電流は流れず、いわゆるラッチアップの発生が抑制される。以上のように、本発明において第四Ｐ型ウェル２０を設けたことにより基準電位ＶＲＥＦを十分下げることができ、ラッチアップ現象の発生を抑えることができる。
本実施の形態では、素子が形成されている第二Ｐ型ウェル１６及び第三Ｎ型ウェル１８の不純物濃度を変更しないため、素子の動作に影響を及ぼさないでラッチアップ現象の発生を抑えた半導体装置を作製することが可能である。
本発明は、上記実施の形態に限定されず、発明の要旨の範囲内で各種の態様を取ることが出来る。たとえば、上記実施の形態は、半導体基板の導電型がＰ型とした例であったが、この逆の導電型でもよい。この場合それぞれのウェル及び素子は逆の導電型で構成される。
実施形態の半導体装置の平面図である。 図１の半導体装置の断面図である。 図２のトリプルウェル構造における寄生サイリスタを含む等価回路の図である。 従来の半導体装置の平面図である。 図４の半導体装置の断面図である。 図５のトリプルウェル構造における寄生サイリスタを含む等価回路の図である。
符号の説明
１０ 半導体装置、１２ 半導体基板、１４ 第一Ｎ型ウェル、１４ａ 第一Ｎ型ウェル、１６ 第二Ｐ型ウェル、１６ａ 第二Ｐ型ウェル、１８ 第三Ｎ型ウェル、１８ａ 第三Ｎ型ウェル、２０ 第四Ｐ型ウェル、２０ａ 第四Ｐ型ウェル、２２ 第五Ｐ型ウェル、３０ Ｎ型ソース領域、３０ａ Ｎ型ソース領域、３２ Ｎ型ドレイン領域、３２ａ Ｎ型ドレイン領域、３４ ゲート、３４ａ ゲート、３６ Ｐウェル電極部、３６ａ Ｐウェル電極部、３８ ＮＭＯＳ、３８ａ ＮＭＯＳ、４０ Ｐ型ソース領域、４０ａ Ｐ型ソース領域、４２ Ｐ型ドレイン領域、４２ａ Ｐ型ドレイン領域、４４ ゲート、４４ａ ゲート、４６ Ｎウェル電極部、４６ａ Ｎウェル電極部、４８ ＰＭＯＳ、４８ａ ＰＭＯＳ、５０ 半導体装置、５２ 半導体基板、５４ 第一Ｎ型ウェル、５６ 第二Ｐ型ウェル、５８ 第三Ｎ型ウェル、 ６２ 第四Ｐ型ウェル、７０ Ｎ型ソース領域、７２ Ｎ型ドレイン領域、７４ ゲート、７６ Ｐウェル電極部、７８ ＮＭＯＳ、８０ Ｐ型ソース領域、８２ Ｐ型ドレイン領域、８４ ゲート、８６ Ｎウェル電極部、８８ ＰＭＯＳ、９０ ＮＰＮ寄生トランジスタ、９２ ＰＮＰ寄生トランジスタ、９３ 寄生サイリスタ、９４ 寄生抵抗、９５ 寄生抵抗、９６ 寄生抵抗。

Claims (4)

  1. 半導体基板と、前記半導体基板の主面の一部に選択的に形成され、前記半導体基板と逆導電型の第一ウェルと、前記第一ウェルの表面領域の一部に選択的に前記第一ウェルより浅く形成された、前記半導体基板と同導電型の第二ウェルと、前記第一ウェルの表面領域であって前記第二ウェルの形成されていない領域に前記第一ウェルより浅く形成された、前記半導体基板と逆導電型の第三ウェルと、を含み、前記第二ウェル及び前記第三ウェルの表面領域に素子が形成されている半導体装置であって、
    前記半導体基板の主面における前記第一ウェルが形成されておらず前記第三ウェルに接する表面領域に形成され、前記半導体基板と同導電型の不純物が前記第三ウェルより低濃度で導入された第四ウェルと、
    前記半導体基板に設けられ、基準電位に維持された基準電極と、を有し、
    前記基準電位は、前記第二ウェルの電位よりも低いことを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記半導体基板の主面の表面領域の少なくとも２箇所に前記第三ウェルを備え、
    前記第四ウェルは、異なる前記第三ウェルに挟まれた領域に形成されることを特徴とする半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記第三ウェルは、前記第一ウェルの内周の全周に沿って形成されることを特徴とする半導体装置。
  4. 半導体基板の主面の一部に選択的に前記半導体基板と逆導電型の不純物を前記半導体基板より高濃度で導入し、第一ウェルを形成する第一の工程と、前記第一ウェルの表面領域の一部に選択的に前記半導体基板と同導電型の不純物を前記第一ウェルより浅く導入し、第二ウェルを形成する第二の工程と、前記第一ウェルの表面領域であって前記第二ウェルの形成されていない領域に前記半導体基板と逆導電型の不純物を前記第一ウェルより浅く導入し、第三ウェルを形成する第三の工程と、を含む半導体装置の製造方法であって、
    前記半導体基板の主面における前記第一ウェルが形成されておらず前記第三ウェルに接する表面領域に、前記半導体基板と同導電型の不純物を前記第三ウェルより低い濃度で導入し、第四ウェルを形成する第四の工程と、
    前記半導体基板に接続され、前記半導体基板を前記第二ウェルの電位よりも低い基準電位に維持する基準電極を形成する第五の工程と、を含むことを特徴とする半導体装置の製造方法。
JP2004350218A 2004-12-02 2004-12-02 半導体装置及びその製造方法 Expired - Fee Related JP4530823B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004350218A JP4530823B2 (ja) 2004-12-02 2004-12-02 半導体装置及びその製造方法
CNB2005101254006A CN100414688C (zh) 2004-12-02 2005-11-14 半导体装置及其制造方法
TW094141416A TWI300989B (en) 2004-12-02 2005-11-25 Semiconductor device and manufacturing method thereof
US11/290,852 US7999327B2 (en) 2004-12-02 2005-11-30 Semiconductor device, and semiconductor manufacturing method
KR1020050116203A KR100660078B1 (ko) 2004-12-02 2005-12-01 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004350218A JP4530823B2 (ja) 2004-12-02 2004-12-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006165056A JP2006165056A (ja) 2006-06-22
JP4530823B2 true JP4530823B2 (ja) 2010-08-25

Family

ID=36573224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004350218A Expired - Fee Related JP4530823B2 (ja) 2004-12-02 2004-12-02 半導体装置及びその製造方法

Country Status (5)

Country Link
US (1) US7999327B2 (ja)
JP (1) JP4530823B2 (ja)
KR (1) KR100660078B1 (ja)
CN (1) CN100414688C (ja)
TW (1) TWI300989B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080029824A1 (en) * 2006-08-02 2008-02-07 International Business Machines Corporation Esd power clamp in triple well
WO2008137480A2 (en) * 2007-05-01 2008-11-13 Dsm Solutions, Inc. Active area junction isolation structure and junction isolated transistors including igfet, jfet and mos transistors and method for making
JP4587003B2 (ja) 2008-07-03 2010-11-24 セイコーエプソン株式会社 半導体装置
DE102008047850B4 (de) * 2008-09-18 2015-08-20 Austriamicrosystems Ag Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben
JP5236438B2 (ja) * 2008-11-26 2013-07-17 セイコーインスツル株式会社 半導体集積回路装置
US8400211B2 (en) * 2010-10-15 2013-03-19 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits with reduced voltage across gate dielectric and operating methods thereof
JP5749616B2 (ja) * 2011-09-27 2015-07-15 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
JP2014207361A (ja) * 2013-04-15 2014-10-30 富士通セミコンダクター株式会社 半導体装置及びその製造方法
WO2015001926A1 (ja) * 2013-07-05 2015-01-08 富士電機株式会社 半導体装置
TWI615968B (zh) * 2017-02-23 2018-02-21 旺宏電子股份有限公司 半導體元件及其製造方法
JP7115637B2 (ja) * 2019-05-16 2022-08-09 富士電機株式会社 半導体集積回路
US11688739B2 (en) * 2021-03-19 2023-06-27 Pixart Imaging Inc. Logic circuit capable of preventing latch-up

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147564A (ja) * 1984-12-21 1986-07-05 Iwatsu Electric Co Ltd 相補型電界効果トランジスタを有する集積回路
JPH06232355A (ja) * 1993-02-02 1994-08-19 Hitachi Ltd Ｍｏｓ半導体製造装置
JPH10199825A (ja) * 1996-12-30 1998-07-31 Hyundai Electron Ind Co Ltd 半導体素子の三重ウェルの製造方法
JP2002280460A (ja) * 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置
JP2003031668A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置
JP2003332461A (ja) * 2002-05-16 2003-11-21 Hynix Semiconductor Inc 三重ウェル構造を持つ半導体素子の製造方法
JP2005072566A (ja) * 2003-08-06 2005-03-17 Sanyo Electric Co Ltd 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61171165A (ja) * 1985-01-25 1986-08-01 Nissan Motor Co Ltd Ｍｏｓトランジスタ
US5198880A (en) * 1989-06-22 1993-03-30 Kabushiki Kaisha Toshiba Semiconductor integrated circuit and method of making the same
US5475335A (en) * 1994-04-01 1995-12-12 National Semiconductor Corporation High voltage cascaded charge pump
JPH07283405A (ja) * 1994-04-13 1995-10-27 Toshiba Corp 半導体装置の保護回路
JPH09199607A (ja) * 1996-01-18 1997-07-31 Nec Corp Ｃｍｏｓ半導体装置
KR100189739B1 (ko) * 1996-05-02 1999-06-01 구본준 반도체 기판에 삼중웰을 형성하는 방법
JPH11168145A (ja) * 1997-12-02 1999-06-22 Nippon Steel Corp 半導体装置の製造方法
JP3546783B2 (ja) * 1999-06-09 2004-07-28 セイコーエプソン株式会社 半導体記憶装置及びその製造方法
KR100345681B1 (ko) * 1999-06-24 2002-07-27 주식회사 하이닉스반도체 반도체소자의 삼중웰 형성방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61147564A (ja) * 1984-12-21 1986-07-05 Iwatsu Electric Co Ltd 相補型電界効果トランジスタを有する集積回路
JPH06232355A (ja) * 1993-02-02 1994-08-19 Hitachi Ltd Ｍｏｓ半導体製造装置
JPH10199825A (ja) * 1996-12-30 1998-07-31 Hyundai Electron Ind Co Ltd 半導体素子の三重ウェルの製造方法
JP2002280460A (ja) * 2001-03-22 2002-09-27 Mitsubishi Electric Corp 半導体装置
JP2003031668A (ja) * 2001-07-13 2003-01-31 Hitachi Ltd 半導体装置
JP2003332461A (ja) * 2002-05-16 2003-11-21 Hynix Semiconductor Inc 三重ウェル構造を持つ半導体素子の製造方法
JP2005072566A (ja) * 2003-08-06 2005-03-17 Sanyo Electric Co Ltd 半導体装置

Also Published As

Publication number Publication date
JP2006165056A (ja) 2006-06-22
US7999327B2 (en) 2011-08-16
KR100660078B1 (ko) 2006-12-22
TWI300989B (en) 2008-09-11
KR20060061902A (ko) 2006-06-08
CN1783459A (zh) 2006-06-07
TW200629550A (en) 2006-08-16
CN100414688C (zh) 2008-08-27
US20060118882A1 (en) 2006-06-08

Similar Documents

Publication Publication Date Title
US7999327B2 (en) Semiconductor device, and semiconductor manufacturing method
KR100976410B1 (ko) 정전기 방전 장치
US11088133B2 (en) Electrostatic discharge protection device
US20070158748A1 (en) Resistor structure for ESD protection circuits
JP4122203B2 (ja) 半導体装置の静電荷放電回路構造体
US8022480B2 (en) Semiconductor device and method for manufacturing the same
US20100193869A1 (en) Semiconductor device having electro-static discharge protection element
JP4209433B2 (ja) 静電破壊保護装置
US9412738B2 (en) Semiconductor device
JP5079974B2 (ja) 半導体装置
US6670678B2 (en) Semiconductor device having ESD protective transistor
US20110212594A1 (en) Semiconductor device having element isolation region
TWI608592B (zh) 半導體裝置
US7521747B2 (en) Vertical transistor and a semiconductor integrated circuit apparatus having the same
JP5041760B2 (ja) 半導体集積回路装置
JP5994457B2 (ja) 半導体装置
KR19990074584A (ko) 정전방전 보호 회로를 갖는 반도체 소자
JP2005079287A (ja) 集積回路
JP2006005028A (ja) 半導体保護装置
TW201828408A (zh) 半導體裝置
JPS63304661A (ja) 半導体集積回路
JP2006121014A (ja) 静電保護回路およびそれを用いた半導体集積装置
JP2011060802A (ja) 半導体集積回路
KR19980065995A (ko) 정전방전 보호장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100608

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130618

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees