JP2005072566A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005072566A
JP2005072566A JP2004217318A JP2004217318A JP2005072566A JP 2005072566 A JP2005072566 A JP 2005072566A JP 2004217318 A JP2004217318 A JP 2004217318A JP 2004217318 A JP2004217318 A JP 2004217318A JP 2005072566 A JP2005072566 A JP 2005072566A
Authority
JP
Japan
Prior art keywords
type well
well
type
deep
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004217318A
Other languages
English (en)
Other versions
JP5079974B2 (ja
JP2005072566A5 (ja
Inventor
Ryoichi Ando
亮一 安藤
Akira Uemoto
彰 植本
Toshio Kakiuchi
俊雄 垣内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2004217318A priority Critical patent/JP5079974B2/ja
Publication of JP2005072566A publication Critical patent/JP2005072566A/ja
Publication of JP2005072566A5 publication Critical patent/JP2005072566A5/ja
Application granted granted Critical
Publication of JP5079974B2 publication Critical patent/JP5079974B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0921—Means for preventing a bipolar, e.g. thyristor, action between the different transistor regions, e.g. Latchup prevention
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 寄生サイリスタの導通を防ぐことによってラッチアップの発生を防止し、レイアウト面積を縮小できるトリプルウェル構造の半導体装置を提供する。
【解決手段】 Ｐ型シリコン基板２０と、Ｐ型シリコン基板２０の表面に互いに離間して形成された深いＮ型のウェル１３及び深いＮ型ウェル１４と、深いＮ型ウェル１３に形成されたＰ型ウェル１１と、深いＮ型ウェル１４内に形成された浅いＮ型ウェル１２と、Ｐ型ウェル１１の表面に形成されたＮチャンネル型ＭＯＳトランジスタＭｎと、浅いＮ型ウェル１２の表面に形成されたＰチャンネル型ＭＯＳトランジスタＭｐと、を有する。
【選択図】 図１

Description

本発明は、半導体装置に関し、特にトリプルウェル構造のＣＭＯＳ半導体装置におけるラッチアップ対策に関する。
従来より、トリプルウェル構造のＣＭＯＳ半導体装置が知られている。図４は、そのようなトリプルウェル構造のＣＭＯＳ半導体装置を示す断面図である。
２０はＰ型シリコン基板である。２１は深いＮ型ウェルであり、Ｐ型シリコン基板２０の表面に形成されている。２２はＰ型ウェルであり、深いＮ型ウェル２１内に形成されている。２３は浅いＮ型ウェルであり、Ｐ型ウェル２２に隣接し、深いＮ型ウェル２１の表面に形成されている。２４はＮ＋層であり、深いＮ型ウェル２１の端部の表面に形成されている。Ｎ＋層２４は電源電位ＶＤＤが印加されている。
そして、Ｐ型ウェル２２の表面にＮチャンネル型ＭＯＳトランジスタＭｎが形成されるとともに、浅いＮ型ウェル２３の表面にＰチャンネル型ＭＯＳトランジスタＭｐが形成されている。
Ｎチャンネル型ＭＯＳトランジスタＭｎは、Ｐ型ウェル２２の表面に形成されたドレイン２７、ゲート酸化膜、ゲート電極２８、ソース２９から構成されている。２５はＰ＋層であり、Ｐ型ウェル２２の表面に形成されている。Ｐ＋層２５は接地電圧ＶＳＳに接続され、Ｐ型ウェル２２の電位を接地電圧ＶＳＳに設定している。
Ｐチャンネル型ＭＯＳトランジスタＭｐは、深いＮ型ウェル２１の表面に形成されたソース３０、ゲート酸化膜、ゲート電極３１、ドレイン３２から構成されている。Ｎ＋層２６は電源電位ＶＤＤに接続され、浅いＮ型ウェル２３の電位を電源電位ＶＤＤに設定している。
このように、従来のトリプルウェル構造のＣＭＯＳ半導体装置では、１つの深いＮ型ウェル２１の中に、Ｐ型ウェル２２及び浅いＮ型ウェル２３が形成されていた。
なお、先行技術文献として以下の特許文献１がある。
特開２００２−２２２８６９号公報
しかしながら、従来のトリプルウェル構造のＣＭＯＳ半導体装置では、寄生的なバイポーラトランジスタによりサイリスタが形成され、ラッチアップに弱いという問題があった。この問題について詳しく説明する。
図４に示すように、寄生的なバイポーラトランジスタＢｉｐ４１は、浅いＮ型ウェル２３、ソース３０、Ｐ型ウェル２２から構成されている。浅いＮ型ウェル２３はベース、ソース３０はエミッタ、Ｐ型ウェル２２はコレクタとなりＰＮＰ型のバイポーラトランジスタＢｉｐ４１を形成している。
また、寄生的なバイポーラトランジスタＢｉｐ４２は、Ｐ型ウェル２２、ソース２９、浅いＮ型ウェル２３から構成されている。Ｐ型ウェル２２はベース、ソース２９はエミッタ、浅いＮ型ウェル２３はコレクタとなりＮＰＮ型のバイポーラトランジスタＢｉｐ４２を形成している。
この為、図５に示すように、寄生的なバイポーラトランジスタＢｉｐ４１と寄生的なバイポーラトランジスタＢｉｐ４２とによりラッチアップの原因となる寄生サイリスタ構造が形成されてしまう。そこで、ラッチアップを防ぐために、従来、バイポーラトランジスタＢｉｐ４１、Ｂｉｐ４２のベース幅ＷＢ１、ＷＢ２（図４参照）を広げる対策が行われていた。しかし、ベース幅ＷＢ１、ＷＢ２を広げると、レイアウト面積が増大してしまう。
そこで、本発明は、このような寄生サイリスタが導通するのを防ぐことによってラッチアップを防止し、レイアウト面積を縮小できるトリプルウェル構造のＣＭＯＳ半導体装置を提供することを目的とする。
本発明のトリプルウェル構造の半導体装置は、深いＮ型ウェル２１を分離することにより、寄生サイリスタが導通しないようにし、ラッチアップ強度を向上させたものである。
本発明によれば、トリプルウェル構造の半導体装置において、ラッチアップを防止するとともに、パターン面積を縮小することが可能になる。
次に本発明の実施形態について、図面を参照しながら、詳しく説明する。
図１は実施形態に係る半導体装置の断面図である。
図１において、図４と同一の構成部分については同一の符号を付して説明を省略する。１３は深いＮ型ウェルであり、Ｐ型シリコン基板２０の表面に形成されている。１１はＰ型ウェルであり、深いＮ型ウェル１３内に形成されている。１４は深いＮ型ウェルであり、Ｐ型シリコン基板２０の表面に形成されている。１２は浅いＮ型ウェルであり、深いＮ型ウェル１４内に形成されている。そして、Ｐ型ウェル１１の表面にＮチャンネル型ＭＯＳトランジスタＭｎが形成され、浅いＮウェル１２の表面にＰチャンネル型ＭＯＳトランジスタＭｐが形成されている。尚、本発明では、前記深いＮウェル１４の形成を省略しても構わない。
本実施形態の特徴とする点は、深いＮ型ウェル１３と深いＮ型ウェル１４が離間されている点である。これにより、寄生サイリスタが導通するのを防ぎ、ラッチアップを防止できる。また、従来技術におけるベース幅ＷＢ１、ＷＢ2に相当する距離Ｄ１、Ｄ２を広げずに(ＷＢ１>Ｄ１、ＷＢ２>Ｄ２)ラッチアップを防止できる為、レイアウト面積の縮小ができる。以下に、本実施形態で、寄生サイリスタが導通しない理由について詳しく説明する。
図２は、寄生的なバイポーラトランジスタが形成されている様子を示す断面図である。図３は、図２の寄生的なバイポーラトランジスタの接続を示す回路図である。
図２、図３において、寄生的なバイポーラトランジスタＢｉｐ１、寄生的なバイポーラトランジスタＢｉｐ２、寄生的なバイポーラトランジスタＢｉｐ３、寄生的なバイポーラトランジスタＢｉｐ４が示されている。
寄生的なバイポーラトランジスタＢｉｐ１は、浅いＮ型ウェル１２及び深いＮ型ウェル１４、ソース３０、Ｐ型シリコン基板２０から構成されている。浅いＮ型ウェル１２及び深いＮ型ウェル１４はベース、ソース３０はエミッタ、Ｐ型シリコン基板２０はコレクタとなりＰＮＰ型のバイポーラトランジスタＢｉｐ１が形成されている。
また、寄生的なバイポーラトランジスタＢｉｐ２は、Ｐ型シリコン基板２０、深いＮ型ウェル１３、浅いＮ型ウェル１２及び深いＮ型ウェル１４から構成されている。Ｐ型シリコン基板２０はベース、深いＮ型ウェル１３はエミッタ、浅いＮ型ウェル１２及び深いＮ型ウェル１４はコレクタとなりＮＰＮ型のバイポーラトランジスタが形成されている。
また、寄生的なバイポーラトランジスタＢｉｐ３は、Ｐ型ウェル１１、ソース２９、深いＮ型ウェル１３から構成されている。Ｐ型ウェル１１はベース、ソース２９はエミッタ、深いＮ型ウェル１３はコレクタとなりＮＰＮ型のバイポーラトランジスタＢｉｐ３が形成されている。
また、寄生的なバイポーラトランジスタＢｉｐ４は、深いＮ型ウェル１３、Ｐ型ウェル１１、Ｐ型シリコン基板２０から構成されている。深いＮ型ウェル１３はベース、Ｐ型ウェル１１はエミッタ、Ｐ型シリコン基板２０はコレクタとなりＰＮＰ型のバイポーラトランジスタＢｉｐ４が形成されている。
図３に示されるように、寄生トランジスタＢｉｐ１及びＢｉｐ２によって寄生サイリスタが形成されるが、その両端電位がいずれもＶＤＤである為、寄生サイリスタは導通しない。従って、ラッチアップの発生を防止し、レイアウト面積を縮小できる。また、本実施形態において、２つの深いＮ型ウェル１３、１４は、同じ電位（電源電位ＶＤＤ）にバイアスされている。
すなわち、本実施形態では、同じ電位にバイアスされた２つの深いＮ型ウェル１３、１４を一体化することなく、あえて互いに離間されることでラッチアップの発生を防止したものである。
本発明の実施形態に係るトリプルウェル構造の半導体装置の断面図である。 本発明の実施形態に係るトリプルウェル構造の半導体装置の断面図である。 本発明の実施形態に係るトリプルウェル構造における寄生的なバイポーラトランジスタの接続関係を示す回路図である。 従来例に係るトリプルウェル構造の半導体装置の断面図である。 従来例に係るトリプルウェル構造における寄生的なバイポーラトランジスタの接続関係を示す回路図である。

Claims (3)

  1. 第１導電型の半導体基板と、前記半導体基板の表面に互いに離間して形成された第２導電型の第１及び第２のウェルと、前記第１のウェル内に形成された第１導電型の第３のウェルと、前記第２のウェル内に形成された第２導電型の第４のウェルと、前記第３のウェルの表面に形成された第２導電チャンネル型ＭＯＳトランジスタと、前記第４のウェルの表面に形成された第１導電チャンネル型ＭＯＳトランジスタと、を有することを特徴とする半導体装置。
  2. 前記第１のウェルと前記第２のウェルが同電位にバイアスされたことを特徴とする請求項１に記載の半導体装置。
  3. 第１導電型の半導体基板と、前記半導体基板の表面に互いに離間して形成された第２導電型の第１及び第２のウェルと、前記第１のウェル内に形成された第１導電型の第３のウェルと、前記第３のウェルの表面に形成された第２導電チャンネル型ＭＯＳトランジスタと、前記第２のウェルの表面に形成された第１導電チャンネル型ＭＯＳトランジスタと、を有することを特徴とする半導体装置。
JP2004217318A 2003-08-06 2004-07-26 半導体装置 Expired - Fee Related JP5079974B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004217318A JP5079974B2 (ja) 2003-08-06 2004-07-26 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003288153 2003-08-06
JP2003288153 2003-08-06
JP2004217318A JP5079974B2 (ja) 2003-08-06 2004-07-26 半導体装置

Publications (3)

Publication Number Publication Date
JP2005072566A true JP2005072566A (ja) 2005-03-17
JP2005072566A5 JP2005072566A5 (ja) 2007-08-09
JP5079974B2 JP5079974B2 (ja) 2012-11-21

Family

ID=34213282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004217318A Expired - Fee Related JP5079974B2 (ja) 2003-08-06 2004-07-26 半導体装置

Country Status (5)

Country Link
US (1) US7345345B2 (ja)
JP (1) JP5079974B2 (ja)
KR (1) KR100749231B1 (ja)
CN (1) CN100435240C (ja)
TW (1) TWI256724B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165056A (ja) * 2004-12-02 2006-06-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
KR100688588B1 (ko) 2006-02-27 2007-03-02 삼성전자주식회사 래치-업의 발생을 방지할 수 있는 ｃｍｏｓ 반도체 장치
JP2009253297A (ja) * 2008-04-03 2009-10-29 St Microelectronics (Rousset) Sas レーザ攻撃から集積回路を保護するデバイス
JP2013089771A (ja) * 2011-10-18 2013-05-13 Renesas Electronics Corp 半導体集積回路装置
JP2014146833A (ja) * 2014-04-09 2014-08-14 Denso Corp 半導体装置
JP2016066823A (ja) * 2016-01-26 2016-04-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006127751A2 (en) * 2005-05-23 2006-11-30 Amalfi Semiconductor, Inc. Electrically isolated cmos device
CN101238580B (zh) * 2005-08-18 2010-06-16 富士通微电子株式会社 半导体器件及其制造方法
JP5036234B2 (ja) 2006-07-07 2012-09-26 三菱電機株式会社 半導体装置
JP5259246B2 (ja) * 2008-05-09 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置
DE102008047850B4 (de) * 2008-09-18 2015-08-20 Austriamicrosystems Ag Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben
US9287253B2 (en) 2011-11-04 2016-03-15 Synopsys, Inc. Method and apparatus for floating or applying voltage to a well of an integrated circuit
US9633992B1 (en) * 2016-02-23 2017-04-25 Vanguard International Semiconductor Corporation Electrostatic discharge protection device
CN108878417B (zh) * 2018-07-05 2020-10-30 江南大学 一种高维持mos辅助触发scr结构的瞬态电压抑制器
KR102482194B1 (ko) * 2018-08-24 2022-12-27 삼성전기주식회사 삽입손실이 개선된 cmos 트랜지스터의 배치 구조
CN110534512B (zh) * 2019-09-07 2023-02-07 电子科技大学 一种抗闩锁版图结构
CN118213372B (zh) * 2024-05-21 2024-08-23 天水天光半导体有限责任公司 16位透明锁存器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155555A (ja) * 1985-09-18 1987-07-10 Sony Corp 相補型ｍｏｓトランジスタ
JPH05326862A (ja) * 1992-05-14 1993-12-10 Fujitsu Ltd 半導体装置
JPH0685200A (ja) * 1992-07-13 1994-03-25 Samsung Electron Co Ltd ３重ウェル構造を有する半導体装置
JPH06232355A (ja) * 1993-02-02 1994-08-19 Hitachi Ltd Ｍｏｓ半導体製造装置
JP2000101045A (ja) * 1998-07-23 2000-04-07 Mitsubishi Electric Corp 半導体装置
JP2002158291A (ja) * 2000-09-08 2002-05-31 Texas Instr Inc <Ti> 基板への降伏電圧が高い低電圧トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4761571A (en) * 1985-12-19 1988-08-02 Honeywell Inc. Memory circuit enchancement to stablize the signal lines with additional capacitance
JPH08149011A (ja) * 1994-11-18 1996-06-07 Mitsubishi Electric Corp 電流加算型ディジタル／アナログ変換器
JP3419672B2 (ja) 1997-12-19 2003-06-23 富士通株式会社 半導体装置及びその製造方法
JP3196714B2 (ja) * 1998-03-05 2001-08-06 日本電気株式会社 トリプルウェル構造の半導体集積回路の製造方法
KR20000041323A (ko) * 1998-12-22 2000-07-15 윤종용 트리플 웰 구조를 갖는 반도체 장치의 제조 방법
US6432761B1 (en) * 1999-10-01 2002-08-13 Microchip Technology Incorporated Apparatus and method for independent threshold voltage control of memory cell and select gate in a split-EEPROM
JP2002222869A (ja) 2001-01-23 2002-08-09 Fuji Electric Co Ltd 半導体集積回路装置およびその製造方法
US6791883B2 (en) * 2002-06-24 2004-09-14 Freescale Semiconductor, Inc. Program and erase in a thin film storage non-volatile memory

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62155555A (ja) * 1985-09-18 1987-07-10 Sony Corp 相補型ｍｏｓトランジスタ
JPH05326862A (ja) * 1992-05-14 1993-12-10 Fujitsu Ltd 半導体装置
JPH0685200A (ja) * 1992-07-13 1994-03-25 Samsung Electron Co Ltd ３重ウェル構造を有する半導体装置
JPH06232355A (ja) * 1993-02-02 1994-08-19 Hitachi Ltd Ｍｏｓ半導体製造装置
JP2000101045A (ja) * 1998-07-23 2000-04-07 Mitsubishi Electric Corp 半導体装置
JP2002158291A (ja) * 2000-09-08 2002-05-31 Texas Instr Inc <Ti> 基板への降伏電圧が高い低電圧トランジスタ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165056A (ja) * 2004-12-02 2006-06-22 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4530823B2 (ja) * 2004-12-02 2010-08-25 三洋電機株式会社 半導体装置及びその製造方法
US7999327B2 (en) 2004-12-02 2011-08-16 Sanyo Electric Co., Ltd. Semiconductor device, and semiconductor manufacturing method
KR100688588B1 (ko) 2006-02-27 2007-03-02 삼성전자주식회사 래치-업의 발생을 방지할 수 있는 ｃｍｏｓ 반도체 장치
JP2009253297A (ja) * 2008-04-03 2009-10-29 St Microelectronics (Rousset) Sas レーザ攻撃から集積回路を保護するデバイス
JP2013089771A (ja) * 2011-10-18 2013-05-13 Renesas Electronics Corp 半導体集積回路装置
US9209811B2 (en) 2011-10-18 2015-12-08 Renesas Electronics Corporation Semiconductor integrated circuit device
US9379100B2 (en) 2011-10-18 2016-06-28 Renesas Electronics Corporation Semiconductor integrated circuit device
JP2014146833A (ja) * 2014-04-09 2014-08-14 Denso Corp 半導体装置
JP2016066823A (ja) * 2016-01-26 2016-04-28 ルネサスエレクトロニクス株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
CN100435240C (zh) 2008-11-19
US20050045953A1 (en) 2005-03-03
TW200507236A (en) 2005-02-16
KR20050016107A (ko) 2005-02-21
US7345345B2 (en) 2008-03-18
TWI256724B (en) 2006-06-11
KR100749231B1 (ko) 2007-08-13
JP5079974B2 (ja) 2012-11-21
CN1581354A (zh) 2005-02-16

Similar Documents

Publication Publication Date Title
JP5079974B2 (ja) 半導体装置
JP4122203B2 (ja) 半導体装置の静電荷放電回路構造体
JP2959528B2 (ja) 保護回路
US8022480B2 (en) Semiconductor device and method for manufacturing the same
US20050121725A1 (en) Electrostatic damage protection device
JP2006074012A (ja) 双方向型静電気放電保護素子
JP2010182727A (ja) 半導体装置
US6670678B2 (en) Semiconductor device having ESD protective transistor
JP2005045016A (ja) 半導体集積回路
JP2008078361A (ja) 半導体集積回路装置
US10665690B2 (en) Gate-controlled bipolar junction transistor and operation method thereof
JP2006319231A (ja) 半導体装置
JP4530823B2 (ja) 半導体装置及びその製造方法
JP2007019413A (ja) 保護回路用半導体装置
JPS6197858A (ja) 半導体装置
JP2008041986A (ja) 半導体集積回路装置
US6084272A (en) Electrostatic discharge protective circuit for semiconductor device
JP5055740B2 (ja) 半導体装置
JPH08162539A (ja) データ出力バッファ
JP2006156907A (ja) 半導体集積回路装置
JP2003179226A (ja) 半導体集積回路装置
JP2000208712A (ja) 半導体装置の静電保護装置
JPH05206387A (ja) 半導体集積回路
JPS63304661A (ja) 半導体集積回路
JPH09191054A (ja) Ｃｍｏｓトランジスタ

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070622

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100823

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100903

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120830

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5079974

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees