DE102008047850B4 - Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben - Google Patents

Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben Download PDF

Info

Publication number
DE102008047850B4
DE102008047850B4 DE102008047850.4A DE102008047850A DE102008047850B4 DE 102008047850 B4 DE102008047850 B4 DE 102008047850B4 DE 102008047850 A DE102008047850 A DE 102008047850A DE 102008047850 B4 DE102008047850 B4 DE 102008047850B4
Authority
DE
Germany
Prior art keywords
area
semiconductor body
protective structure
region
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102008047850.4A
Other languages
English (en)
Other versions
DE102008047850A1 (de
Inventor
Dr. Enichlmair Hubert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams AG
Original Assignee
Austriamicrosystems AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austriamicrosystems AG filed Critical Austriamicrosystems AG
Priority to DE102008047850.4A priority Critical patent/DE102008047850B4/de
Priority to US13/119,759 priority patent/US8592910B2/en
Priority to PCT/EP2009/062029 priority patent/WO2010031798A1/de
Publication of DE102008047850A1 publication Critical patent/DE102008047850A1/de
Application granted granted Critical
Publication of DE102008047850B4 publication Critical patent/DE102008047850B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Halbleiterkörper mit einer Schutzstruktur, bei der die Schutzstruktur (10) – einen ersten und einen zweiten Bereich (11, 12), die einen ersten Leitfähigkeitstyp aufweisen, – einen dritten Bereich (13), der einen zweiten Leitfähigkeitstyp aufweist, welcher dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei der dritte Bereich (13) als eine erste Wanne und mit schwebendem Potential ausgebildet ist, – einen Isolator (14), der auf dem Halbleiterkörper (9) angeordnet ist, und – eine Elektrode (16), die auf dem Isolator (14) angeordnet ist und vollständig von isolierendem Material eingeschlossen ist, umfasst, wobei der erste und der zweite Bereich (11, 12) im dritten Bereich (13) beabstandet angeordnet sind, so dass ein Stromfluss vom ersten Bereich (11) zum zweiten Bereich (12) zum Begrenzen eines Spannungsunterschiedes zwischen dem ersten und dem zweiten Bereich (11, 12) ermöglicht ist und der Halbleiterkörper (9) – eine zu schützende Struktur (24), die mit der Schutzstruktur (10) zum Schutz der zu schützenden Struktur (24) gekoppelt ist und einen Transistor (25) umfasst, und – eine tiefe Wanne (19), in welcher der dritte Bereich (13) und ein vierter Bereich (31) angeordnet sind, wobei der Transistor (25) im vierten Bereich (31) realisiert ist, umfasst.

Description

  • Die vorliegende Erfindung betrifft einen Halbleiterkörper mit einer Schutzstruktur sowie ein Verfahren zum Herstellen einer Schutzstruktur in einem Halbleiterkörper.
  • Halbleiterkörper, die eine integrierte Schaltung aufweisen, unterliegen Umwelteinflüssen. Blitze, statische Aufladungen und Elektrosmog können zu elektrostatischen Entladungen, englisch electrostatic discharge, abgekürzt ESD, auf dem Halbleiterkörper führen, durch die eine integrierte Schaltung zerstört werden kann. Üblicherweise werden die zu schützenden Strukturen über eine Diode mit einem Bezugspotentialanschluss verbunden, sodass eine unerwünschte und zerstörerisch wirkende Ladung abfließen kann.
  • Dokument US 6 118 154 A betrifft eine Eingangs-/Ausgangsschutzschaltung mit einer Silicon-on-Insulator Struktur. Die Schutzschaltung umfasst einen p-Kanal Metall-Oxid-Halbleiter Transistor mit einem Gateisolator und einer Gateelektrode. Das Potential der Gateelektrode ist schwebend.
  • Dokument US 2005/0 205 937 A1 befasst sich mit einem Schutzbauelement gegenüber einer elektrostatischen Entladung. Das Substrat des Halbleiterkörpers umfasst eine Wanne, in der eine weitere Wanne angeordnet ist, in der sich wiederum die Schutzstruktur befindet. Im ESD-Fall ist ein Stromfluss sowohl durch einen lateralen wie auch einen vertikalen Transistor möglich.
  • In Dokument US 2007/0 223 162 A1 ist ein Schutzbauelement vor elektrostatischer Aufladung angegeben, das ein Substrat mit einer n-Wanne umfasst. In der n-Wanne ist eine isolierte p-Wanne angeordnet, in der sich wiederum zwei n-dotierte Gebiete befinden, die mit Anschlussflächen verbunden sind.
  • Die Aufgabe der Erfindung ist es, einen Halbleiterkörper mit einer Schutzstruktur und ein Verfahren zum Herstellen einer Schutzstruktur in einem Halbleiterkörper bereitzustellen, die einen effektiven Abbau einer Spannung oberhalb einer Schwelle ermöglichen.
  • Diese Aufgabe wird mit dem Gegenstand mit den Merkmalen des Anspruchs 1 sowie mit dem Verfahren gemäß Patentanspruch 8 gelöst. Weiterbildungen und Ausgestaltungen sind jeweils Gegenstand der abhängigen Ansprüche.
  • In einer Ausführungsform umfasst ein Halbleiterkörper eine Schutzstruktur. Die Schutzstruktur umfasst einen ersten und einen zweiten Bereich, die einen ersten Leitfähigkeitstyp aufweisen. Weiter umfasst die Schutzstruktur einen dritten Bereich mit einem zweiten Leitfähigkeitstyp. Der erste und der zweite Bereich sind im dritten Bereich beabstandet angeordnet. Der zweite Leitfähigkeitstyp ist dem ersten Leitfähigkeitstyp entgegengesetzt. Darüber hinaus umfasst die Schutzstruktur einen Isolator, der auf dem Halbleiterkörper angeordnet ist, und eine Elektrode, die auf dem Isolator angeordnet ist. Die Elektrode ist zum Betrieb mit schwebendem Potential ausgebildet. Ein Stromfluss vom ersten Bereich zum zweiten Bereich ist ermöglicht. Der Stromfluss kann einen Spannungsunterschied zwischen dem ersten und dem zweiten Bereich begrenzen.
  • Mit Vorteil lässt sich bei einer Struktur, die einen ersten pn-Übergang zwischen dem ersten und dem dritten Bereich sowie einen zweiten pn-Übergang zwischen dem zweiten und dem dritten Bereich aufweist, ein Schwellwert genau einstellen, oberhalb dessen eine Spannung zwischen dem ersten und dem zweiten Bereich abgebaut wird. Der Schwellwert kann durch einen Spannungswert bestimmt sein, oberhalb dessen ein Durchbruch zwischen dem ersten und dem zweiten Bereich auftritt. Die Schutzstruktur kann somit Spannungsspitzen, die bei einem ESD-Ereignis auftreten, auf einen Wert reduzieren, bei dem eine permanente Funktionalität einer zu schützenden Struktur gewährleistet ist.
  • Die Elektrode ist vollständig von isolierendem Material eingeschlossen.
  • In einer Ausführungsform weist der Halbleiterkörper eine erste Oberfläche auf, an der der erste, der zweite und dritte Bereich angeordnet ist. Aufgrund der Anordnung der drei Bereiche an der ersten Oberfläche können in einer Ausführungsform Oberflächeneffekte zur Steuerung eines Stromflusses zwischen dem ersten und dem zweiten Bereich verwendet werden.
  • Der dritte Bereich ist als eine erste Wanne ausgebildet.
  • Der dritte Bereich ist derart realisiert, dass er ein schwebendes Potential aufweist.
  • In einer Ausführungsform weist der dritte Bereich keinen Substratanschluss auf. Dem dritten Bereich wird keine Substrat- oder Wannenspannung zugeleitet. In einer Ausführungsform stellt sich im Betrieb ein Potential des dritten Bereichs ein, bei dem die Wahrscheinlichkeit einer Gefährdung der Schutzstruktur vor Überspannung reduziert ist.
  • In einer Ausführungsform kann die Schutzstruktur einen Kanalbereich umfassen, der zwischen dem ersten und dem zweiten Bereich angeordnet ist. Der Kanalbereich ist im dritten Bereich angeordnet. Eine Kanallänge des Kanalbereichs ist damit der Abstand zwischen dem ersten und dem zweiten Bereich. Die Kanallänge kann einen Wert kleiner 5 μm aufweisen. Bevorzugt kann die Kanallänge einen Wert kleiner 1 μm aufweisen.
  • Der Isolator kann auf dem Kanalbereich angeordnet sein. Bevorzugt kann der Isolator ein Siliziumoxid aufweisen. Das Siliziumoxid kann als Gateisolatorschicht realisiert sein.
  • Erfindungsgemäß ist die Elektrode vollständig elektrisch isoliert. Die Elektrode kann dabei vollständig von isolierendem Material eingeschlossen sein. Durch den Einschluss der Elektrode mit isolierendem Material kann ein Aufladen oder ein Entladen der Elektrode über Kriechströme verringert werden. Die Elektrode ist nicht nach außen elektrisch kontaktiert. Die Elektrode kann als Gateelektrode ausgebildet sein.
  • Die Elektrode kann eine Äquipotentialfläche über dem Kanalbereich bilden. Die Äquipotentialfläche kann die elektrische Feldverteilung im Kanalbereich und folglich auch einen zwischen dem ersten und dem zweiten Bereich fließenden Strom beeinflussen.
  • Die Schutzstruktur kann auf dem Feldeffekttransistorprinzip beruhen. Die Schutzstruktur kann als Feldeffekttransistor realisiert sein. Im Unterschied zu einem üblichen Feldeffekttransistor ist die Elektrode der Schutzstruktur mit einem schwebenden Potential ausgebildet. Da sich der Leitfähigkeitstyp des ersten und des zweiten Bereichs vom Leitfähigkeitstyp des dritten Bereichs unterschieden, weist die Schutzstruktur eine pnp Struktur oder eine npn Struktur auf. Daher kann die Schutzstruktur einen Bipolareffekt zeigen. Aufgrund des geringen Abstands des ersten Bereichs zum zweiten Bereich kann die Schutzstruktur ein Verhalten eines Bipolartransistors mit einem hohen Verstärkungsfaktor aufweisen.
  • Der Halbleiterkörper umfasst erfindungsgemäß ebenfalls die zu schützende Struktur. Die zu schützende Struktur ist dabei mit der Schutzstruktur zum Schutz der zu schützenden Struktur gekoppelt und umfasst einen Transistor.
  • Die zu schützende Struktur kann als Bipolartransistor realisiert sein. Bevorzugt kann die zu schützende Struktur als Feldeffekttransistor realisiert sein. Der Feldeffekttransistor kann als Metall-Oxid-Halbleiter Feldeffekttransistor, abgekürzt MOSFET, realisiert sein. In einer Ausführungsform kann die Schutzstruktur eine Elektrode und einen Isolator eines MOSFETs schützen. Die Elektrode kann als Steueranschluss, englisch gate, bezeichnet sein. Der Isolator kann Gateisolator genannt werden. Die Schutzstruktur kann daher auf englisch auch als gate clamp bezeichnet werden. Dabei kann die maximale erlaubte Spannung am Steueranschluss der zu schützenden Struktur beispielsweise 3,3 Volt betragen.
  • Der Halbleiterkörper umfasst erfindungsgemäß eine tiefe Wanne, in welcher der dritte Bereich und ein vierter Bereich angeordnet sind, wobei der Transistor im vierten Bereich realisiert ist.
  • Die zu schützende Struktur kann im die Schutzstruktur umfassenden Halbleiterkörper außerhalb des dritten Bereichs angeordnet sein. Der Halbleiterkörper weist den vierten Bereich auf, in dem die zu schützende Struktur angeordnet ist. Der vierte Bereich kann den zweiten Leitfähigkeitstyp aufweisen. Der vierte Bereich kann als zweite Wanne realisiert sein. Der vierte Bereich kann einen Wannen- oder Substratanschluss aufweisen.
  • In einer Weiterbildung weist der Halbleiterkörper eine erste Leiterbahn auf, die am ersten Bereich der Schutzstruktur angeschlossen ist, und eine zweite Leiterbahn, die am zweiten Bereich der Schutzstruktur angeschlossen ist. Die erste Leiterbahn kann den ersten Bereich mit einem Anschluss der zu schützenden Struktur verbinden. Weiter kann die zweite Leiterbahn den zweiten Bereich der Schutzstruktur mit einem Versorgungsspannungsanschluss verbinden. Somit kann eine Ladung, die sich auf dem Anschluss der zu schützendes Struktur befindet, über die Schutzstruktur an den Versorgungsspannungsanschluss abgegeben werden. Bevorzugt wird eine Ladung an den Versorgungsspannungsanschluss abgegeben. Somit wird vermieden, dass die Ladung dem Anschluss der zu schützenden Struktur zugeleitet wird. Der Versorgungsspannungsanschluss kann als Bezugspotentialanschluss realisiert sein. Der Versorgungsspannungsanschluss kann alternativ auf einem vom Bezugspotential abweichenden Potential liegen. Beispielsweise kann eine positive oder eine negative Versorgungsspannung dem Versorgungsspannungsanschluss zugeleitet sein.
  • In einer nicht erfindungsgemäßen Alternative ist die Elektrode mit der ersten oder der zweiten Leiterbahn verbunden. Somit ist die Elektrode nicht elektrisch isoliert. Das Potential der Elektrode ist durch das Potential der ersten beziehungsweise zweiten Leiterbahn definiert.
  • In einer Ausführungsform verbindet die zweite Leiterbahn den zweiten Bereich mit dem Substratanschluss des vierten Bereichs. Die Schutzstruktur kann über die zwei Leiterbahnen an die Elektrode und den Substratanschluss der zu schützenden Struktur angeschlossen sein.
  • Die zu schützende Struktur kann einen dritten und einen vierten Bereich aufweisen mit dem ersten Leitfähigkeitstyp. Ein Prozessschritt zur Herstellung der Dotierung des dritten und vierten Bereichs kann ebenfalls zur Herstellung der Dotierung des ersten und zweiten Bereichs eingesetzt werden.
  • In einer Ausführungsform weist der Feldeffekttransistor der zu schützenden Struktur einen Isolator auf. Die Herstellung des Isolators der zu schützenden Struktur kann gleichzeitig und mit denselben Prozessschritten wie die Herstellung des Isolators der Schutzstruktur durchgeführt werden.
  • Der Feldeffekttransistor der zu schützenden Struktur kann eine Elektrode aufweisen, die auf dem Isolator angeordnet ist. Die Elektrode der zu schützenden Struktur kann gleichzeitig und mit denselben Prozessschritten wie die Elektrode der Schutzstruktur hergestellt werden.
  • In einer Ausführungsform umfasst ein Verfahren zum Herstellen eines Halbleiterkörpers mit einer Schutzstruktur das Herstellen eines ersten und eines zweiten Bereichs im Halbleiterkörper. Der erste und zweite Bereich weisen einen ersten Leitfähigkeitstyp auf. Die Schutzstruktur umfasst den ersten und den zweiten Bereich. Der erste und der zweite Bereich sind in einem dritten Bereich angeordnet, welcher den zweiten Leitfähigkeitstyp aufweist. Der erste und der zweite Bereich sind auf dem Halbleiterkörper derart voneinander beabstandet angeordnet, dass ein Stromfluss vom ersten zum zweiten Bereich zum Begrenzen eines Spannungsunterschiedes zwischen den beiden Bereichen erleichtert ist. Weiter umfasst das Verfahren das Herstellen eines Isolators der Schutzstruktur auf dem Halbleiterkörper und einer Elektrode der Schutzstruktur auf dem Isolator derart, dass zum Betrieb die Elektrode mit schwebendem Potential ausgebildet ist. Dabei ist die Elektrode vollständig von isolierendem Material eingeschlossen. Der Halbleiterkörper umfasst eine tiefe Wanne, die wiederum den dritten Bereich und einen vierten Bereich umfasst. Der dritte Bereich ist als eine erste Wanne ausgebildet und weist ein schwebendes Potential auf.
  • Mit Vorteil kann über den pn-Übergang zwischen dem ersten Bereich und dem dritten Bereich sowie über den pn-Übergang zwischen dem zweiten Bereich und dem dritten Bereich eine Spannung zwischen dem ersten und dem zweiten Bereich begrenzt werden.
  • Das Verfahren umfasst auch das Herstellen einer zu schützenden Struktur in dem Halbleiterkörper. Dabei werden Prozessschritte zum Herstellen der zu schützenden Struktur als Prozessschritte zum Herstellen der Schutzstruktur eingesetzt. Die zu schützende Struktur umfasst einen Transistor, der im vierten Bereich realisiert ist.
  • Der erste und der zweite Bereich der Schutzstruktur werden gleichzeitig mit einem ersten und einem zweiten Bereich der zu schützenden Struktur hergestellt.
  • In einer Ausführungsform wird bei der Herstellung der Schutzstruktur eine Isolatorschicht auf dem Halbleiterkörper hergestellt. Eine Elektrodenschicht wird auf der Isolatorschicht abgeschieden. Mittels eines photolithografischen Prozesses und mindestens eines anschließenden Ätzprozesses wird die Elektrodenschicht und die Isolatorschicht derart strukturiert, dass die Elektrode und der Isolator der Schutzstruktur hergestellt werden. Ferner werden Dotierstoffe in den Halbleiterkörper eingebracht, wobei die Elektrode der Schutzstruktur als Maskierung für das Einbringen der Dotierstoffe zur Herstellung des ersten und des zweiten Bereichs der Schutzstruktur eingesetzt wird. Das Einbringen der Dotierstoffe kann bevorzugt mittels Ionenimplantation erfolgen.
  • Weiter kann das Verfahren ein Herstellen einer ersten Leiterbahn umfassen, die den ersten Bereich der Schutzstruktur mit einem Anschluss der zu schützenden Struktur verbindet. Weiter kann das Herstellen des Halbleiterkörpers das Herstellen einer zweiten Leiterbahn umfassen, die den zweiten Bereich mit einem Versorgungspotentialanschluss verbindet.
  • Zusammenfassend hat das vorgeschlagene Prinzip als Vorteile:
    • – Als Prozessschritte zur Herstellung der Schutzstruktur werden ausschließlich Prozessschritte verwendet, die ohnehin zur Herstellung einer zu schützenden Struktur, die sich auf demselben Halbleiterkörper wie die Schutzstruktur befindet, verwendet werden. Zur Herstellung der Schutzstruktur können Schritte zur Herstellung einer Schaltung mit Bipolartransistoren verwendet werden. Alternativ können zur Herstellung der Schutzstruktur Schritte zur Herstellung einer Schaltung mit komplementären Metall-Oxid-Halbleiter Transistoren, abgekürzt CMOS Transistoren verwendet werden.
    • – Zur Herstellung der Schutzstruktur werden die zur Herstellung der zu schützenden Struktur ohnehin benötigten Masken eingesetzt. Es sind keine weiteren Masken erforderlich.
    • – Ein geringer Leckstrom zwischen dem ersten und dem zweiten Bereich wird bei einer Betriebsspannung unterhalb eines Grenzwerts erzielt. Der Grenzwert kann beispielsweise 4 Volt betragen.
    • – Oberhalb des Grenzwertes wird ein hoher Wert für einen Strom durch die Schutzstruktur erzielt, so dass durch die Schutzstruktur ein oberer Wert einer Spannung, die an der zu schützenden Struktur auftritt, bestimmt wird. Beispielsweise kann der obere Wert 5 Volt sein.
    • – Die Schutzstruktur kann in einem dritten Bereich, der ein schwebendes Potential aufweist, realisiert werden. Dadurch wird eine Gefährdung der Schutzstruktur durch ein ESD-Ereignis verringert.
    • – Die Schutzstruktur kann in einer isolierten Logikschaltung eingesetzt werden, bei der eine tiefe Wanne, in welcher der dritte Bereich angeordnet ist, bei Spannungen beispielsweise bis zu 50 Volt betrieben werden kann.
  • Die Erfindung wird nachfolgend an mehreren Ausführungsbeispielen anhand der Figuren näher erläutert. Funktions- beziehungsweise wirkungsgleiche Gebiete und Strukturen tragen gleiche Bezugszeichen. Insoweit sich Gebiete oder Strukturen in ihrer Funktion entsprechen, wird deren Beschreibung nicht in jeder der folgenden Figuren wiederholt. Es zeigen:
  • 1A bis 1C beispielhafte Ausführungsformen eines Halbleiterkörpers mit einer Schutzstruktur nach dem vorgeschlagenem Prinzip im Querschnitt,
  • 1D eine beispielhafte Alternative eines Halbleiterkörpers mit einer Schutzstruktur nach einem anderen Prinzip im Querschnitt,
  • 2 eine beispielhafte Abhängigkeit einer Dauer, innerhalb der eine Verschiebung einer Schwellenspannung eines Transistors durch eine an den Transistor angelegte Spannung bewirkt wird, von einer Höhe der angelegten Spannung,
  • 3 eine beispielhafte Abhängigkeit eines Stroms, der durch eine Schutzstruktur nach dem vorgeschlagenen Prinzip fließt, von einer angelegten Spannung, und
  • 4 eine beispielhafte Abhängigkeit eines Verstärkungsfaktors einer Schutzstruktur von einem Strom, der durch die Schutzstruktur nach dem vorgeschlagenen Prinzip fließt.
  • 1A zeigt einen Halbleiterkörper 9, der eine beispielhafte Schutzstruktur 10 nach dem vorgeschlagenen Prinzip umfasst. Die Schutzstruktur 10 weist einen ersten und einen zweiten Bereich 11, 12 auf. Der erste und der zweite Bereich 11, 12 sind voneinander beabstandet angeordnet. Weiter umfasst der Halbleiterkörper 10 einen dritten Bereich 13. Im dritten Bereich 13 sind der erste und der zweite Bereich 11, 12 angeordnet. Der dritte Bereich 13 kann als flache Wanne bezeichnet werden. Die Tiefe des dritten Bereichs 13 weist beispielsweise einen Wert von 1 μm auf. zwischen dem ersten und dem zweiten Bereich 11, 12 ist ein Kanalbereich 22 angeordnet. Der Abstand zwischen dem ersten und dem zweiten Bereich 11, 12 hat einen Wert L. Der Wert L ist somit die Kanallänge des Kanalbereichs 22. Der Wert L beträgt beispielsweise 0,35 μm. Der Halbleiterkörper 9 umfasst einen Isolator 14. Der Isolator 14 ist auf einer ersten Oberfläche 15 des Halbleiterkörpers 10 angeordnet. Der Isolator 14 ist auf einem Teilbereich des dritten Bereichs 13 angeordnet. Der Isolator 14 bedeckt den Kanalbereich 22. Auf dem Isolator 14 ist eine Elektrode 16 angeordnet. Die Elektrode 16 bedeckt den Isolator 14 zwischen dem ersten und dem zweiten Bereich 11, 12.
  • Der Halbleiterkörper 9 umfasst eine erste und eine zweite Leiterbahn 17, 18. Der erste Bereich 11 ist an die erste Leiterbahn 17 und der zweite Bereich 12 an die zweite Leiterbahn 18 angeschlossen. Die Elektrode 16 ist an keine Leiterbahn angeschlossen. Die Elektrode 16 ist auch nicht anderweitig kontaktiert. Die Elektrode 16 ist von dem Isolator 14 und weiteren nicht eingezeichneten Isolatorschichten vollständig umhüllt. Die Elektrode 16 ist elektrisch von allen Leiterbahnen im Halbleiterkörper 9 isoliert. Die Elektrode 16 weist somit ein schwebendes Potential auf. Darüber hinaus umfasst der Halbleiterkörper 10 eine tiefe Wanne 19. Die tiefe Wanne 19 umfasst wiederum den dritten Bereich 13. Der Halbleiterkörper 9 umfasst ein Substrat 20. Die tiefe Wanne 19 ist im Substrat 20 angeordnet. Die tiefe Wanne 19 ist mehr als 2 μm tief. Die tiefe Wanne 19 ist beispielsweise 6 μm tief.
  • Der erste und der zweite Bereich 11, 12 weisen einen ersten Leitfähigkeitstyp auf. Der erste und der zweite Bereich 11, 12 sind hochdotiert. Der dritte Bereich 13 weist einen zweiten Leitfähigkeitstyp auf. Der zweite Leitfähigkeitstyp ist dem ersten Leitfähigkeitstyp entgegengesetzt. Die tiefe Wanne 19 weist den ersten Leitfähigkeitstyp auf. Weiter weist das Substrat 20 den zweiten Leitfähigkeitstyp auf. Der erste Leitfähigkeitstyp ist n leitend, das heißt, dass Elektronen die Majoritätsladungsträger im jeweiligen Bereich sind. Entsprechend ist der zweite Leitfähigkeitstyp p leitend, das heißt, dass Löcher die Majoritätsladungsträger im jeweiligen Bereich sind. Der erste und der zweite Bereich 11, 12 sind n dotiert. Der dritte Bereich 13 ist p dotiert. Der dritte Bereich 13 weist ein Dotierungsniveau von ungefähr 7 e16/cm3 auf. Die tiefe Wanne 19 ist n dotiert. Die tiefe Wanne 19 weist beispielsweise ein Dotierungsniveau von ungefähr 1 e16/cm3 auf. Das Substrat 20 ist p dotiert.
  • Die Schutzstruktur 10 ist als n-Kanal Transistor ausgebildet. Der Isolator 14 ist als Siliziumdioxidschicht realisiert. Eine Dicke des Isolators 14 kann beispielsweise 7 nm betragen. Der Isolator 14 ist als Gateisolator ausgebildet. Die Elektrode 16 enthält Polysilizium. Das Polysilizium der Elektrode 16 ist n dotiert. Die Elektrode 16 ist als Steuerelektrode, englisch gate elektrode, realisiert. Der dritte Bereich 13 ist mit einem schwebenden Potential ausgebildet. Somit weist der dritte Bereich 13 keinen ohmschen Kontakt zu einer Leiterbahn auf. Der dritte Bereich 13 ist ausschließlich über pn-Übergänge zum ersten beziehungsweise zweiten Bereich 11, 12 und damit zu einer Leiterbahn verbunden. Weiter ist der dritte Bereich 13 über einen weiteren pn-Übergang mit der tiefen Wanne 19 verbunden. Der Kanalbereich 22 ist vollständig von pn-Übergängen oder Isolatoren wie dem Isolator 14 eingeschlossen. Die Schutzstruktur 10 ist ähnlich zu einem MOSFET. Der erste und der zweite Bereich 11, 12 entsprechen einem Source- und einem Draingebiet eines MOSFETs. Der Isolator 14 entspricht einem Gateisolator eines MOSFETs. Die Elektrode 16 unterscheidet sich dadurch von einer Elektrode eines MOSFETs, dass sie mit schwebendem Potential ausgebildet ist. Der dritte Bereich 13 entspricht einem Substrat oder einer Wanne, in der das Source- und das Draingebiet eines MOSFETs angeordnet sind, bis auf den Unterschied, dass der dritte Bereich 13 mit schwebendem Potential und das Substrat oder die Wanne des MOSFETs im allgemeinen mit einem definierten Potential ausgebildet sind.
  • Die Schutzstruktur 10 weist eine npn Struktur auf, die vom ersten Bereich 11, dem Kanalbereich 22 und dem zweiten Bereich 12 gebildet wird. Die Schutzstruktur 10 wird in dieser Anordnung als Bipolartransistor betrieben. Der Kanalbereich 22 kann als Basis des Bipolartransistors bezeichnet werden. Der erste Bereich 11 kann als Emitter und der zweite Bereich 12 als Kollektor des Bipolartransistors bezeichnet werden. Der Abstand von Emitter zu Kollektor ist die Kanallänge L. Der Abstand ist in der Größenordnung typischer Kollektor-Emitter-Abstände. Der Bipolartransistor weist einen offenen Basisanschluss auf. Der dritte Bereich 13 kann als offener Basisanschluss bezeichnet werden.
  • Durch die Verwendung eines thermisch erzeugten Siliziumoxides für den Isolator 14 und von Polysilizium für die Elektrode 16 ergibt sich eine niedrige Dichte von Haftstellen, englisch traps, im Oxid des Isolators 14, verglichen beispielsweise mit Siliziumoxidschichten, die für eine Feldisolation eingesetzt werden. Während des Betriebs als Schutzstruktur 10 fließt ein Strom über einen umgekehrt vorgespannten pn Übergang nahe an der ersten Oberfläche 15. Dieser Strom fließt in der Raumladungszone im Kanalbereich 22 zwischen dem ersten und dem zweiten Bereich 11, 12. Der Strom führt zur Bildung von Grenzflächen- und Oxid-Haftstellen nahe an der ersten Oberfläche 15 des Halbleiterkörpers 9. Die Dichte der Haftstellen hängt von den Eigenschaften des Isolators 14 ab. Der Isolator 14 wird thermisch hergestellt. Die Vergrößerung eines Leckstroms und die Verringerung der Durchbruchspannung durch die Bildung von Grenzflächen- und Oxid-Haftstellen werden durch die Verwendung eines thermisch oxidierten Isolators 14 reduziert.
  • Eine Durchbruchspannung zwischen der ersten Leiterbahn 17 und der zweiten Leiterbahn 18 wird durch eine Durchbruchspannung zwischen Kollektor und Emitter bei offener Basis, abgekürzt BVCEO, bestimmt. Die Durchbruchspannung BVCEO ist eine Funktion einer Durchbruchspannung zwischen dem ersten Bereich 11 und dem dritten Bereich 13 beziehungsweise zwischen dem zweiten Bereich 12 und dem dritten Bereich 13 sowie eines bipolaren Verstärkungsfaktors. Der Verstärkungsfaktor reduziert die Durchbruchspannung BVCEO beträchtlich. Der Abstand zwischen dem ersten und dem zweiten Bereich 11, 12 ist die Kanallänge L, die beispielsweise 0,35 μm beträgt. Ein bipolarer Verstärkungsfaktor von ungefähr 100 ist ausreichend, um die Durchbruchspannung zwischen dem hochdotierten Gebiet des ersten Bereichs 11 und dem dritten Bereich 13 sowie die Durchbruchspannung zwischen dem hochdotierten Gebiet des zweiten Bereichs 12 und dem dritten Bereich 13 zu verringern. Da der Verstärkungsfaktor von der Kanallänge L bestimmt wird, ergibt sich aus einer genaueren Einhaltung der Kanallänge L eine genaue Einstellung des Verstärkungsfaktors und damit der Durchbruchspannung BVCEO zwischen dem ersten und dem zweiten Bereich 11, 12. Die Längenabweichungen der Kanallänge L, L' werden bei der Herstellung genau überwacht, so dass die Abweichungen des Verstärkungsfaktors sehr gering sind.
  • In einer nicht gezeigten Ausführungsform kann der erste Leitfähigkeitstyp p leitend und der zweite Leitfähigkeitstyp n leitend sein.
  • 1B zeigt eine weitere beispielhafte Ausführungsform eines Halbleiterkörpers mit einer Schutzstruktur nach dem vorgeschlagenen Prinzip. Die Ausführungsform ist eine Weiterentwicklung des Halbleiterkörpers gemäß 1A. Der Halbleiterkörper 9 weist die Schutzstruktur 10 gemäß 1A auf. Darüber hinaus umfasst der Halbleiterkörper 9 eine zu schützende Struktur 24. Die zu schützende Struktur 24 umfasst einen Transistor 25. Der Transistor 25 ist als MOSFET ausgebildet. Der Transistor 25 als n-Kanal Transistor realisiert. Der Transistor 25 umfasst einen ersten und einen zweiten Bereich 26, 27. Der erste und der zweite Bereich 26 des Transistors 25 sind mit einer dritten beziehungsweise einer vierten Leiterbahn 34, 35 verbunden. Weiter umfasst der Transistor 25 einen Isolator 28 und eine Elektrode 29. zwischen dem ersten und dem zweiten Bereich 26, 27 des zweiten Transistors 25 ist ein Kanalbereich 32 angeordnet. Der Kanalbereich 32 weist eine Kanallänge L' auf. Die Kanallänge L sowie die Kanallänge L' können den gleichen Wert aufweisen. Weiter weist der Halbleiterkörper 9 einen Substratanschluss 30 auf.
  • Darüber hinaus umfasst der Halbleiterkörper 9 einen vierten Bereich 31. Die tiefe Wanne 19 umfasst den vierten Bereich 31. Im vierten Bereich 31 ist der Transistor 25 realisiert. Der erste und der zweite Bereich 26, 28 sind somit dotierte Bereiche im vierten Bereich 31. Der Substratanschluss 30 ist zur Kontaktierung des vierten Bereichs 31 ausgebildet. Ein Versorgungsspannungsanschluss 33 kann mit dem Substratanschluss 30 verbunden sein. Da der Substratanschluss 30 im vierten Bereich 31 angeordnet ist, kann der Substratanschluss 30 auch als Wannenanschluss bezeichnet werden. Der erste und der zweite Bereich 26, 27 des Transistors 25 weisen den ersten Leitfähigkeitstyp auf. Der vierte Bereich 31 weist den zweiten Leitfähigkeitstyp auf. Der Substratanschluss 30 weist ebenfalls den zweiten Leitfähigkeitstyp auf. Der Substratanschluss 30 dient zu einem niederohmigen Anschluss des Versorgungsspannungsanschlusses 33 an den vierten Bereich 31.
  • Die erste Leiterbahn 17 der Schutzstruktur 10 ist mit der Elektrode 29 des Transistors 25 verbunden. Die zweite Leiterbahn 18 ist mit dem Versorgungsspannungsanschluss 33 und damit mit dem Substratanschluss 30 verbunden.
  • Am Versorgungsspannungsanschluss 33 ist eine Versorgungsspannung abgreifbar. Die Versorgungsspannung kann den Wert eines Bezugspotentials VSS aufweisen. Das Bezugspotential VSS kann das geringste Potential, das in dem Halbleiterkörper gegeben ist, aufweisen.
  • Die Schutzstruktur 10 und der Transistor 25 werden mit denselben Prozessschritten hergestellt. Somit ist die Dicke des Isolators 28 des Transistors 25 gleich einer Dicke des Isolators 14 der Schutzstruktur 10. Gelangt eine Aufladung auf die Elektrode 29 des Transistors 25, so wird die Aufladung über die erste Leiterbahn 17, den ersten Bereich 11, den Kanalbereich 22, den zweiten Bereich 12 und die zweite Leiterbahn 18 zum Versorgungsspannungsanschluss 33 abgeleitet.
  • Mit Vorteil sind die Schutzstruktur 10 und die zu schützende Struktur 24 in zwei verschiedenen Wannen, nämlich im dritten Bereich 13 und im vierten Bereich 31, angeordnet. Der dritte und der vierte Bereich 13, 31 berühren sich nicht. Die beiden Bereiche 13, 31 sind voneinander isoliert. Auch Spannungen über 5 Volt können zwischen Anschlüssen 17, 18 der Schutzstruktur 10 und dem Substrat 20 angelegt werden.
  • Alternativ ist die Dicke des Isolators 28 des Transistors 25 näherungsweise gleich der Dicke des Isolators 14 der Schutzstruktur 10. Die Abweichung kann bis zu 10% betragen.
  • Alternativ weist die Dicke des Isolators 28 des Transistors 25 einen kleineren Wert als die Dicke des Isolators 14 der Schutzstruktur 10 auf. Die Dicke des Isolators 28 des Transistors 25 kann beispielsweise 7 nm und die Dicke des Isolators 14 der Schutzstruktur 10 kann beispielsweise 15 nm sein.
  • In einer nicht gezeigten Ausführungsform umfasst die tiefe Wanne 19 mehrere Bereiche, die wie der vierte Bereich 31 implementiert sind und jeweils einen Transistor 25 aufweisen. Wenn eine derartige Schaltung Logikgatter aufweist, kann sie als isolierte Logikschaltung, englisch isolated logic, bezeichnet werden. Eine isolierte Logikschaltung kann mehrere Transistoren umfassen, die jeweils einzeln im vierten Bereich 31 beziehungsweise in nicht gezeigten, weiteren Bereichen angeordnet sind. Der vierte Bereich 31 und die weiteren Bereiche weisen somit jeweils genau einen Transistor 25 auf. Der vierte Bereich 31 und die weiteren Bereiche sind in der tiefen Wanne 19 angeordnet. In einer isolierten Logikschaltung befinden sich die zur Schaltung gehörenden Transistoren 25 in der gemeinsamen tiefen Wanne 19. Die tiefe Wanne 19 ist vom Substrat 20 elektrisch isoliert und kann somit auf hohem elektrischen Potential gegenüber dem Substrat 20 betrieben werden.
  • 1C zeigt eine weitere beispielhafte Ausführungsform eines Halbleiterkörpers mit einer Schutzstruktur nach dem vorgeschlagenen Prinzip. Die Ausführungsform ist eine Weiterentwicklung des Halbleiterkörpers gemäß 1A und 1B. Der Halbleiterkörper 9 weist die Schutzstruktur 10 gemäß 1A oder 1B auf. Darüber hinaus weist der Halbleiterkörper 9 einen weiteren Transistor 40 auf. Der weitere Transistor 40 umfasst einen ersten und einen zweiten Bereich 41, 42. Zwischen dem ersten und dem zweiten Bereich 41, 42 ist ein Kanalbereich 49 angeordnet. Darüber hinaus umfasst der weitere Transistor 40 einen Isolator 43 und eine Elektrode 44. Der erste und der zweite Bereich 41, 42 des weiteren Transistors 40 sind an einer fünften beziehungsweise an einer sechsten Leiterbahn 45, 46 angeschlossen. Die Elektrode 44 ist mit der ersten Leiterbahn 17 verbunden. Die zweite Leiterbahn 18 ist mit einem weiteren Substratanschluss 47 verbunden. Der weitere Substratanschluss 47 ist in der tiefen Wanne 19 angeordnet. Weiter sind die zweite Leiterbahn 18 und der weitere Substratschluss 47 mit einem weiteren Versorgungsspannungsanschluss 48 verbunden. Der erste und der zweite Bereich 41, 42 des weiteren Transistors 40 sind vom zweiten Leitfähigkeitstyp. Der weitere Substratanschluss 47 weist den ersten Leitfähigkeitstyp auf. Der weitere Transistor 40 ist somit als p-Kanal Transistor realisiert. In 1C umfasst die geschützte Struktur 24 den weiteren Transistor 40.
  • Am weiteren Versorgungsspannungsanschluss 48 ist eine Versorgungsspannung abgreifbar. Die Versorgungsspannung kann einen Wert VDD aufweisen, der positiv gegenüber dem Bezugspotential ist. Eine unerwünschte Ladung der Elektrode 44 wird über die Schutzstruktur 10 dem weiteren Versorgungsspannungsanschluss 48 zugeleitet.
  • 1D zeigt eine beispielhafte Ausführungsform eines Halbleiterkörpers mit einer Schutzstruktur nach einem anderen Prinzip. Der Halbleiterkörper 9 weist die Schutzstruktur 10 gemäß 1A bis 1C auf. Jedoch ist im Unterschied zu den Ausführungsformen, die in 1A bis 1C dargestellt sind, die erste Leiterbahn 17 elektrisch leitend mit der zweiten Leiterbahn 18 verbunden. Die zweite Leiterbahn 18 ist nicht mit dem weiteren Versorgungsanschluss 48 und somit auch nicht mit dem weiteren Substratanschluss 47 verbunden.
  • In einer alternativen, in den 1A bis 1D nicht gezeigten Ausführungsform umfasst die tiefe Wanne 19 weitere komplementäre MOS Transistoren, englisch complementary metal Oxide semiconductor transistors, abgekürzt CMOS Transistoren. Die weiteren Transistoren können wie der Transistor 25 gemäß 13, der ein n-Kanal Transistor ist, oder wie der weitere Transistor 40 gemäß 1C oder 1D, der ein p-Kanal Transistor ist, realisiert sein.
  • Mit Vorteil kann die Schutzstruktur 10 zum Schutz der zu schützenden Struktur 24 eingesetzt werden, auch wenn die beiden Strukturen 10, 24 unterschiedlich realisiert sind. Während in 13 beide Strukturen 10, 24 als n-Kanal Transistoren realisiert sind, sind in 1C und 1D die Schutzstruktur 10 als n-Kanal Transistor und die zu schützende Struktur 24 als p-Kanal Transistor ausgebildet.
  • In einer alternativen, nicht gezeigten und nicht erfindungsgemäßen Variante ist die Elektrode 16 an die erste oder die zweite Leiterbahn 17, 18 angeschlossen. Somit ist die Elektrode 16 nicht elektrisch schwebend. Eine an der ersten beziehungsweise zweiten Leiterbahn 17, 18 anliegende Spannung definiert die an der Elektrode 16 anliegende Spannung.
  • In einer alternativen, nicht gezeigten Ausführungsform des Halbleiterkörpers 9 gemäß 1A bis 1D entfällt die tiefe Wanne 19. Das Substrat 20 des Halbleiterkörpers 9 weist in diesem Fall den ersten Leitfähigkeitstyp auf. Das Substrat ist somit n dotiert.
  • In einer alternativen, nicht gezeigten Ausführungsform des Halbleiterkörpers 9 gemäß den 1A bis 1D ist der erste Leitfähigkeitstyp p leitend und der zweite Leitfähigkeitstyp n leitend. Somit sind alle Bereiche, Gebiete und Elektroden des Halbleiterkörpers 9 umgekehrt zu den Angaben in 1A bis 1D dotiert. Dabei wird eine Dotierung mit einem Donator durch eine Dotierung mit einem Akzeptor ersetzt und umgekehrt.
  • 2 zeigt eine beispielhafte Abhängigkeit einer Dauer T, innerhalb der eine Verschiebung einer Schwellenspannung eines Transistors durch eine an den Transistor angelegte Spannung bewirkt wird, von einer Höhe der angelegten Spannung. Die Dauer T ist diejenige Dauer, bei der die angelegte Spannung VG eine relative Verschiebung einer Schwellenspannung des Transistors um 10% bewirkt. Die Spannung VG wird an eine Elektrode eines MOSFET angelegt und kann somit als Steuerspannung bezeichnet werden. Beispielsweise kann die Steuerspannung VG der Elektrode 29 des Transistors 25 zugeleitet werden. Die Messungen wurden an n-Kanal MOSFETs durchgeführt.
  • Die Dauer T nimmt mit sinkender Spannung VG zu. Eine Steuerspannung VG von 5 V kann mindestens mehrere 100 Sekunden angelegt werden kann, ehe eine zehnprozentige Verschiebung der Schwellenspannung, englisch threshold voltage, erreicht wird. Eine Ursache für die Verschiebung der Schwellenspannung kann das Fowler-Nordheim-Tunneln sein.
  • Ein Ausfall eines Transistors kann durch einen dielektrischen Durchbruch bewirkt werden. Bei einer Spannung von 5 V ist die Lebenszeit, die durch den dielektrischen Durchbruch begrenzt wird, viel länger als die Dauer T, bei der die zehnprozentige Verschiebung der Schwellenspannung bewirkt wird.
  • 3 zeigt eine beispielhafte Abhängigkeit eines Stroms ID, der durch eine Schutzstruktur nach dem vorgeschlagenen Prinzip fließt, von einer angelegten Spannung VDS. Die Messkurve gemäß 3 wurde bei Raumtemperatur ermittelt. In 3 ist ein Drain-Strom ID, der durch die zweite Leiterbahn 18 fließt, über einer Drain-Source-Spannung VDS aufgetragen, die zwischen der ersten und der zweiten Leiterbahn 17, 18 anliegt. In dieser Anordnung ist der dritte Bereich 13, also die flache p-Wanne, welche die Basis darstellt, nicht angeschlossen. Bis zu einem Wert von 5 V für die Drain-Source-Spannung VDS ist der Strom ID durch die Schutzstruktur 10 sehr gering. Unterhalb dieser Spannung fließen ausschließlich sehr kleine Ströme, welche niedriger als 1 μA sind. Somit ist die Schutzstruktur 10 hochohmig für Spannungsbereiche, in denen ein normaler Transistor eingesetzt werden kann. Der Bereich kann beispielsweise 0 V bis 3,3 V betragen. Somit fließt im Spannungsbereich des normalen Betriebs des Halbleiterkörpers 9 kein Strom durch die Schutzstruktur 10, dass die normale Funktion einer Schaltung, welche die zu schützende Struktur 24 umfasst, nicht verändert wird und ein zusätzlicher Energieverbrauch durch die Schutzschaltung 10 sehr klein ist.
  • Dagegen ist der Strom ID durch die Schutzstruktur 10 bei höheren Werten der Drain-Source-Spannung VDS sehr hoch. Die Durchbruchspannung zwischen Kollektor und Emitter bei offener Basis BVCEO beträgt zirka 5 V. Hingegen geschieht der Durchbruch zwischen dem ersten Bereich 11 und dem dritten Bereich 13 bei ungefähr 10 V. Aufgrund den involvierten physikalischen Mechanismen, wie lawinenverstärktem Durchbruch, englisch avalanche break down, und einer positiven Rückkopplung aufgrund der Verstärkung durch den Bipolareffekt wird ein sehr steiler Anstieg des Stroms erzielt, wenn die Spannung zwischen der ersten und der zweiten Leiterbahn 17, 18 über 5 V ansteigt. Die Durchbruchspannung von 5 V ist ausreichend, um eine hohe Qualität eines Isolators 28 einer zu schützenden Struktur 24 zu gewährleisten.
  • Sollte in einem nicht gezeigten Halbleiterkörper ein Durchbruch zwischen einem p- und einem n-Bereich bereits bei niedrigeren Spannungswerten, wie 5 V oder 3,3 V auftreten, so führt dies zu unerwünschten Leckströmen.
  • Das oben erläuterte Konzept ist auf eine Schutzstruktur 10 zum Festhalten einer Steuerspannung nicht nur auf einen Wert von 3,3 V geeignet, sondern kann auf verschiedene Grenzwerte eingestellt werden. Durch Änderungen des Abstands L und/oder der Dotierprofile des dritten Bereichs 13 und/oder die Dotierprofile des ersten und zweiten Bereichs 11, 12 werden höhere oder niedrigere Durchbruchspannungen erzielt.
  • Die Spannung VG an einer zu schützenden Struktur 24 fällt aufgrund der Kopplung der zu schützenden Struktur 24 mit der Schutzstruktur 10 als Drain-Source-Spannung VDS an der Schutzstruktur 10 ab. Steigt die Spannung VG an der zu schützenden Struktur 24 auf einen kritischen Wert, so wird die Spannung VG aufgrund des hohen Stromflusses durch die Schutzstruktur 10 schnell abgebaut.
  • 4 zeigt eine beispielhafte Abhängigkeit eines Verstärkungsfaktors BETA einer Schutzstruktur 10 von dem Strom ID, der durch die Schutzstruktur 10 nach dem vorgeschlagenen Prinzip fließt. Der erste Bereich 11 kann als Emitter bezeichnet werden. Entsprechend kann der zweite Bereich 12 als Kollektor benannt werden. Der erste und der zweite Bereich 11, 12 sind als Emitter und als Kollektor mittels der ersten und der zweiten Leiterbahn 17, 18 angeschlossen. Der Strom ID fließt durch die zweite Leiterbahn 18. Der Strom ID entspricht somit einem Kollektorstrom. Für die in 4 gezeigte Messung wurde der dritte Bereich 13 mit einem Steueranschluss versehen. Der dritte Bereich 13 kann als Basis bezeichnet werden. Durch den Anschluss der Basis fließt ein Basisstrom. Der Verstärkungsfaktor BETA einer als Bipolartransistor eingesetzten Schutzstruktur 10 ist definiert als Verhältnis aus Kollektorstrom ID zum Basisstrom.
  • Mit Vorteil können Feldeffekttransistoren, welche eine maximale erlaubte Steuerspannung von 3,3 V aufweisen, mit der Schutzstruktur 10 geschützt werden. Die Schutzstruktur 10 weist zwei Anschlüsse auf, nämlich die erste und die zweite Leiterbahn 17, 18, die mit dem Steueranschluss und dem Substratanschluss des zu schützenden Transistors 20, 40 verbunden sind.
  • Sowohl die zu schützende Struktur 24 wie auch die Schutzstruktur 10 können in einer isolierten Logik betrieben werden, wobei die gemeinsame Wanne für die Schutzstruktur 10 und die Transistoren 25, 40 die tiefe Wanne 19 in einem p-Substrat 20 ist. In der isolierten Logik kann eine Spannung zwischen der Elektrode 29 und dem Substratanschluss 30 des zu schützenden Transistors 25 nach einem ESD-Ereignis für eine längere Zeit über dem Wert von 3,3 V sein. Dies ist auch dann der Fall, wenn das ESD-Ereignis nur einige Nanosekunde andauert. Aufgrund der lang andauernden Überspannung an der Elektrode 29, welcher der Steueranschluss ist, der zu schützenden Struktur 24 ist eine effektive Schutzstruktur, die einen Steueranschluss der zu schützenden Struktur 24 mit einem Anschluss für eine elektrische Masse verbindet und die eine niedrige Durchbruchspannung aufweist, erforderlich. Dies ist durch die Schutzstruktur 10 gemäß vorgeschlagenem Prinzip gegeben.
  • Bezugszeichenliste
  • 9
    Halbleiterkörper
    10
    Schutzstruktur
    11
    erster Bereich
    12
    zweiter Bereich
    13
    dritter Bereich
    14
    Isolator
    15
    erste Oberfläche
    16
    Elektrode
    17
    erste Leiterbahn
    18
    zweite Leiterbahn
    19
    tiefe Wanne
    20
    Substrat
    22
    Kanalbereich
    24
    zu schützende Struktur
    25
    Transistor
    26
    erster Bereich
    27
    zweiter Bereich
    28
    Isolator
    29
    Elektrode
    30
    Substratanschluss
    31
    vierter Bereich
    32
    Kanalbereich
    33
    Versorgungsspannungsanschluss
    34
    dritte Leiterbahn
    35
    vierte Leiterbahn
    40
    weiterer Transistor
    41
    erster Bereich
    42
    zweiter Bereich
    43
    Isolator
    44
    Elektrode
    4.5
    fünfte Leiterbahn
    46
    sechste Leiterbahn
    47
    weiterer Substratanschluss
    48
    weiterer Versorgungsspannungsanschluss
    49
    Kanalbereich
    ID
    Strom
    VDD
    Versorgungsspannung
    VDS
    Drain-Source-Spannung
    VG
    Spannung
    VSS
    Bezugsspannung

Claims (9)

  1. Halbleiterkörper mit einer Schutzstruktur, bei der die Schutzstruktur (10) – einen ersten und einen zweiten Bereich (11, 12), die einen ersten Leitfähigkeitstyp aufweisen, – einen dritten Bereich (13), der einen zweiten Leitfähigkeitstyp aufweist, welcher dem ersten Leitfähigkeitstyp entgegengesetzt ist, wobei der dritte Bereich (13) als eine erste Wanne und mit schwebendem Potential ausgebildet ist, – einen Isolator (14), der auf dem Halbleiterkörper (9) angeordnet ist, und – eine Elektrode (16), die auf dem Isolator (14) angeordnet ist und vollständig von isolierendem Material eingeschlossen ist, umfasst, wobei der erste und der zweite Bereich (11, 12) im dritten Bereich (13) beabstandet angeordnet sind, so dass ein Stromfluss vom ersten Bereich (11) zum zweiten Bereich (12) zum Begrenzen eines Spannungsunterschiedes zwischen dem ersten und dem zweiten Bereich (11, 12) ermöglicht ist und der Halbleiterkörper (9) – eine zu schützende Struktur (24), die mit der Schutzstruktur (10) zum Schutz der zu schützenden Struktur (24) gekoppelt ist und einen Transistor (25) umfasst, und – eine tiefe Wanne (19), in welcher der dritte Bereich (13) und ein vierter Bereich (31) angeordnet sind, wobei der Transistor (25) im vierten Bereich (31) realisiert ist, umfasst.
  2. Halbleiterkörper nach Anspruch 1, bei dem die Schutzstruktur (10) einen Kanalbereich (22) umfasst, der im dritten Bereich (13) zwischen dem ersten und dem zweiten Bereich (11, 12) angeordnet ist und eine Kanallänge L aufweist, welche der Abstand zwischen dem ersten und dem zweiten Bereich (11, 12) ist.
  3. Halbleiterkörper nach Anspruch 2, bei dem die Kanallänge L einen Wert kleiner 1 μm aufweist.
  4. Halbleiterkörper nach Anspruch 2 oder 3, bei dem auf dem Kanalbereich (22) der Isolator (14) angeordnet ist.
  5. Halbleiterkörper nach einem der Ansprüche 1 bis 4, bei dem die Schutzstruktur (10) auf dem Feldeffekttransistorprinzip basiert.
  6. Halbleiterkörper nach einem der Ansprüche 1 bis 5, umfassend eine erste und eine zweite Leiterbahn (17, 18) derart, dass die erste Leiterbahn (17) den ersten Bereich (11) der Schutzstruktur (10) mit einem Anschluss (29, 44) der zu schützenden Struktur (24) elektrisch leitend verbindet und die zweite Leiterbahn (18) den zweiten Bereich (12) der Schutzstruktur (10) mit einem Versorgungsspannungsanschluss (33, 48) elektrisch leitend verbindet.
  7. Halbleiterkörper nach einem der Ansprüche 1 bis 6, bei dem eine Dicke des Isolators (14) der Schutzstruktur (10) näherungsweise gleich einer Dicke eines Isolators (28, 43) der zu schützenden Struktur (24) ist.
  8. Verfahren zum Herstellen einer Schutzstruktur in einem Halbleiterkörper, umfassend Herstellen eines ersten und eines zweiten Bereichs (11, 12) des Halbleiterkörpers (9), die von der Schutzstruktur (10) umfasst sind, die einen ersten Leitfähigkeitstyp aufweisen und die in einem dritten, einen zweiten Leitfähigkeitstyp aufweisenden Bereich (13) des Halbleiterkörpers (9) derart voneinander beabstandet angeordnet sind, dass ein Stromfluss vom ersten Bereich (11) zum zweiten Bereich (12) zum Begrenzen eines Spannungsunterschiedes zwischen dem ersten und dem zweiten Bereich (11, 12) ermöglicht ist, wobei der Halbleiterkörper (9) eine tiefe Wanne (19) umfasst, die wiederum den dritten Bereich (13) und einen vierten Bereich (31) umfasst, sowie der dritte Bereich (13) als eine erste Wanne ausgebildet ist und ein schwebendes Potential aufweist, und Herstellen eines Isolators (14) auf dem Halbleiterkörper (9) und einer Elektrode (16) auf dem Isolator (14) derart, dass die Elektrode (16) vollständig von isolierendem Material eingeschlossen ist, wobei das Herstellen des ersten und des zweiten Bereichs (11, 12) der Schutzstruktur (10) gleichzeitig mit dem Herstellen eines ersten und eines zweiten Bereichs (26, 27) einer zu schützenden Struktur (24) auf dem Halbleiterkörper (9) erfolgt und die zu schützende Struktur (24) einen Transistor (25) umfasst, der im vierten Bereich (31) realisiert ist.
  9. Verfahren nach Anspruch 8, bei dem zur Herstellung der Schutzstruktur (10) – eine Isolatorschicht auf dem Halbleiterkörper (9) hergestellt wird, – eine Elektrodenschicht auf der Isolatorschicht abgeschieden wird, – mittels eines photolithografischen Prozesses und eines anschließenden Ätzprozesses die Elektrodenschicht und die Isolatorschicht derart strukturiert werden, dass die Elektrode (16) und der Isolator (14) der Schutzstruktur (10) hergestellt werden und – Dotierstoffe in den Halbleiterkörper (9) eingebracht werden, wobei die Elektrode (16) der Schutzstruktur (10) als Maskierung für das Einbringen der Dotierstoffe zur Herstellung des ersten und des zweiten Bereichs (11, 12) der Schutzstruktur (10) eingesetzt wird.
DE102008047850.4A 2008-09-18 2008-09-18 Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben Expired - Fee Related DE102008047850B4 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102008047850.4A DE102008047850B4 (de) 2008-09-18 2008-09-18 Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben
US13/119,759 US8592910B2 (en) 2008-09-18 2009-09-16 Semiconductor body with a protective structure and method for manufacturing the same
PCT/EP2009/062029 WO2010031798A1 (de) 2008-09-18 2009-09-16 Halbleiterkörper mit einer schutzstruktur und verfahren zum herstellen derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008047850.4A DE102008047850B4 (de) 2008-09-18 2008-09-18 Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben

Publications (2)

Publication Number Publication Date
DE102008047850A1 DE102008047850A1 (de) 2010-04-15
DE102008047850B4 true DE102008047850B4 (de) 2015-08-20

Family

ID=41319975

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008047850.4A Expired - Fee Related DE102008047850B4 (de) 2008-09-18 2008-09-18 Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben

Country Status (3)

Country Link
US (1) US8592910B2 (de)
DE (1) DE102008047850B4 (de)
WO (1) WO2010031798A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2961056A1 (fr) * 2010-06-03 2011-12-09 St Microelectronics Sa Dispositif electronique, en particulier de protection contre les decharges electrostatiques, et procede de protection d'un composant contre des decharges electrostatiques
US9019666B2 (en) 2010-01-22 2015-04-28 Stmicroelectronics S.A. Electronic device, in particular for protection against electrostatic discharges, and method for protecting a component against electrostatic discharges
US9614367B2 (en) 2013-09-13 2017-04-04 Stmicroelectronics Sa Electronic device for ESD protection

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118154A (en) * 1996-03-29 2000-09-12 Mitsubishi Denki Kabushiki Kaisha Input/output protection circuit having an SOI structure
US20050121725A1 (en) * 2003-11-05 2005-06-09 Sanyo Electric Co., Ltd. Electrostatic damage protection device
US20050205937A1 (en) * 2004-03-22 2005-09-22 Tai-Ho Wang Esd protection device with high voltage and negative voltage tolerance
WO2007084688A1 (en) * 2006-01-18 2007-07-26 Vishay-Siliconix Floating gate structure with high electrostatic discharge performance

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2633746B2 (ja) * 1991-05-27 1997-07-23 株式会社東芝 半導体装置
EP0538507B1 (de) * 1991-10-22 1996-12-27 Deutsche ITT Industries GmbH Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
JP3251735B2 (ja) * 1992-09-25 2002-01-28 株式会社東芝 半導体集積回路装置
US6559469B1 (en) * 1992-10-23 2003-05-06 Symetrix Corporation Ferroelectric and high dielectric constant transistors
US5670814A (en) * 1996-06-03 1997-09-23 Winbond Electronics Corporation Electrostatic discharge protection circuit triggered by well-coupling
KR100307554B1 (ko) * 1998-06-30 2001-11-15 박종섭 Esd 소자를 구비하는 반도체장치
JP3123984B2 (ja) * 1998-07-31 2001-01-15 日本電気アイシーマイコンシステム株式会社 半導体集積回路装置
US6358781B1 (en) * 2000-06-30 2002-03-19 Taiwan Semiconductor Manufacturing Company Uniform current distribution SCR device for high voltage ESD protection
TW495951B (en) * 2001-05-29 2002-07-21 Taiwan Semiconductor Mfg Electro-static discharge protection design for charged-device mode using deep well structure
US7005708B2 (en) 2001-06-14 2006-02-28 Sarnoff Corporation Minimum-dimension, fully-silicided MOS driver and ESD protection design for optimized inter-finger coupling
US6555877B2 (en) * 2001-08-27 2003-04-29 Semiconductor Components Industries Llc NMOSFET with negative voltage capability formed in P-type substrate and method of making the same
JP2003264244A (ja) * 2002-03-08 2003-09-19 Seiko Epson Corp 半導体装置およびその製造方法
US6582997B1 (en) * 2002-05-17 2003-06-24 Taiwan Semiconductor Manufacturing Company ESD protection scheme for outputs with resistor loading
DE10332312B3 (de) * 2003-07-16 2005-01-20 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einem elektrisch programmierbaren Schaltelement
TWI256724B (en) * 2003-08-06 2006-06-11 Sanyo Electric Co Semiconductor device
JP4318511B2 (ja) * 2003-08-26 2009-08-26 三洋電機株式会社 昇圧回路
TWI223432B (en) * 2003-12-18 2004-11-01 Univ Nat Chiao Tung Double-triggered silicon controller rectifier and relevant circuitry
JP4530823B2 (ja) * 2004-12-02 2010-08-25 三洋電機株式会社 半導体装置及びその製造方法
US7446378B2 (en) * 2004-12-29 2008-11-04 Actel Corporation ESD protection structure for I/O pad subject to both positive and negative voltages
KR20060116545A (ko) * 2005-05-10 2006-11-15 삼성전자주식회사 정전기 방전 보호 장치
JP4888390B2 (ja) * 2005-06-10 2012-02-29 富士通セミコンダクター株式会社 半導体装置、半導体システム、および半導体装置の製造方法
US7285827B1 (en) * 2005-08-02 2007-10-23 Spansion Llc Back-to-back NPN/PNP protection diodes
US20070120173A1 (en) * 2005-11-28 2007-05-31 Bohumil Lojek Non-volatile memory cell with high current output line
KR100660903B1 (ko) * 2005-12-23 2006-12-26 삼성전자주식회사 프로그래밍 속도를 개선한 이이피롬, 이의 제조 방법 및이의 동작 방법
KR100660904B1 (ko) * 2005-12-24 2006-12-26 삼성전자주식회사 단일 게이트 구조를 갖는 eeprom의 프로그래밍 방법
US7639464B1 (en) * 2006-03-15 2009-12-29 National Semiconductor Corporation High holding voltage dual direction ESD clamp
JP2007251082A (ja) * 2006-03-20 2007-09-27 Ricoh Co Ltd Locosオフセット構造のmosトランジスタを含む半導体装置およびその製造方法
US7397088B2 (en) 2006-03-27 2008-07-08 Tower Semiconductor Ltd. Electrostatic discharge protection device for radio frequency applications based on an isolated L-NPN device
US7709924B2 (en) * 2007-07-16 2010-05-04 International Business Machines Corporation Semiconductor diode structures
US8472251B2 (en) * 2008-02-11 2013-06-25 Aplus Flash Technology, Inc. Single-polycrystalline silicon electrically erasable and programmable nonvolatile memory device
US7796443B2 (en) * 2008-06-12 2010-09-14 Fs Semiconductor Corp., Ltd. Method of erasing a flash EEPROM memory

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6118154A (en) * 1996-03-29 2000-09-12 Mitsubishi Denki Kabushiki Kaisha Input/output protection circuit having an SOI structure
US20050121725A1 (en) * 2003-11-05 2005-06-09 Sanyo Electric Co., Ltd. Electrostatic damage protection device
US20050205937A1 (en) * 2004-03-22 2005-09-22 Tai-Ho Wang Esd protection device with high voltage and negative voltage tolerance
WO2007084688A1 (en) * 2006-01-18 2007-07-26 Vishay-Siliconix Floating gate structure with high electrostatic discharge performance

Also Published As

Publication number Publication date
DE102008047850A1 (de) 2010-04-15
US8592910B2 (en) 2013-11-26
US20110298104A1 (en) 2011-12-08
WO2010031798A1 (de) 2010-03-25

Similar Documents

Publication Publication Date Title
DE102011054700B4 (de) Halbleiter-ESD-Bauelement und Verfahren
DE102009030086B4 (de) Feldeffekteinrichtung, Verfahren zum Betreiben dieser Feldeffekteinrichtung und Verfahren zum Herstellen einer Feldeffekteinrichtung
DE102012100767B4 (de) Drain-erweiterte Feldeffekttransistoren und Verfahren zu deren Herstellung
DE102006022105B4 (de) ESD-Schutz-Element und ESD-Schutz-Einrichtung zur Verwendung in einem elektrischen Schaltkreis
DE102007038322B4 (de) MOS-Anordnung mit Diode-basierter Gate-Kopplung für verbesserte ESD-Eigenschaften und Layout-Technik hierfür
DE60130297T2 (de) Halbleiterbauelement mit einem ESD-Schutz
DE102010000531B4 (de) Halbleiterbauelement, elektronische Komponente und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE102007006853B4 (de) ESD-Schutzvorrichtung und elektrische Schaltung mit derselben
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE102016106309A1 (de) Hochgeschwindigkeits-Schnittstellenschutzvorrichtung
DE102008059846A1 (de) Drain-Erweiterter Feldeffekttransistor
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE19654163B4 (de) Schutzvorrichtung für eine Halbleiterschaltung
DE102011055039A1 (de) Halbleitervorrichtung und Herstellungsverfahren dafür
DE2619663B2 (de) Feldeffekttransistor, Verfahren zu seinem Betrieb und Verwendung als schneller Schalter sowie in einer integrierten Schaltung
DE2611338A1 (de) Feldeffekttransistor mit sehr kurzer kanallaenge
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE112015000418T5 (de) Eine ESD-Klemme mit einer auslegungsänderbaren Auslösespannung und einer Haltespannung über der Versorgungsspannung
DE102008047850B4 (de) Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben
DE112007002466T5 (de) Elektrostatische Entladungsschutzeinrichtung und Verfahren zum Schützen von Halbleiterbauelementen bei elektrostatischen Entladungsereignissen
DE10249009A1 (de) Halbleitervorrichtung
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE102004002181B4 (de) Integrierter Transistor, insbesondere für Spannungen größer 40 Volt, und Herstellungsverfahren
DE10148794A1 (de) Verfahren zum Herstellen eines MOS-Transistors und MOS-Transistor

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee