JP4318511B2 - 昇圧回路 - Google Patents

昇圧回路 Download PDF

Info

Publication number
JP4318511B2
JP4318511B2 JP2003301499A JP2003301499A JP4318511B2 JP 4318511 B2 JP4318511 B2 JP 4318511B2 JP 2003301499 A JP2003301499 A JP 2003301499A JP 2003301499 A JP2003301499 A JP 2003301499A JP 4318511 B2 JP4318511 B2 JP 4318511B2
Authority
JP
Japan
Prior art keywords
well
mos transistor
source
capacitor
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003301499A
Other languages
English (en)
Other versions
JP2005072353A (ja
Inventor
和夫 逸見
信行 大高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003301499A priority Critical patent/JP4318511B2/ja
Priority to TW093112150A priority patent/TWI255092B/zh
Priority to CNB200410045850XA priority patent/CN100350728C/zh
Priority to US10/924,507 priority patent/US7323753B2/en
Priority to KR1020040067226A priority patent/KR100611296B1/ko
Publication of JP2005072353A publication Critical patent/JP2005072353A/ja
Application granted granted Critical
Publication of JP4318511B2 publication Critical patent/JP4318511B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
    • H02M3/073—Charge pumps of the Schenkel-type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

ＭＯＳトランジスタを利用するトランジスタ回路における大電流抑制に関する。
従来より、電池を電源として動作する回路においては、電源の低電圧化が望まれており、３Ｖや１．５Ｖの電池電源により動作する回路も実用化されるようになってきている。一方、回路の中には、高電圧が必要になる場合も多い。そこで、チャージポンプ回路（昇圧回路）やレベルシフト回路が利用され、電池電源より高電圧を作成している。
このような昇圧回路は、例えば特許文献１などに記載されている。
特開平７−２９８６０７号公報
ところが、従来の昇圧回路において、出力先において、短絡が発生すると、大電流が流れてしまうという問題があった。これについて、検討したところ、昇圧回路において使用しているトランジスタに生じる寄生ダイオードを介し、電源から大電流が流れることが分かった。
例えば、図１に示すＣＭＯＳを利用した昇圧を考える。入力側の電源電圧ＶＤＤには、ＮＭＯＳ１０のソースが接続され、このＮＭＯＳ１０のドレインには、他端からパルス電圧が供給されるシフト用コンデンサ１２が接続される。また、ＮＭＯＳ１０のドレインにはＰＭＯＳ１４のドレインが接続され、このＰＭＯＳ１４のソースには電圧保持用のコンデンサ１６が接続されるとともに、出力端１８が接続されている。
そして、ＮＭＯＳ１０と、ＰＭＯＳ１４のゲートには、同一のクロック信号が供給されている。
このような回路において、クロック信号のＨにより、ＮＭＯＳ１０がオンし、ＰＭＯＳ１４がオフして、電圧ＶＤＤがシフト用コンデンサ１２に保持される。また、クロック信号のＬにより、ＮＭＯＳ１０がオフし、ＰＭＯＳ１４がオンした状態で、電圧シフト用のパルス信号により例えば電圧ＶＤＤだけシフト用コンデンサの電圧をシフトすることで、保持用コンデンサ１６に２ＶＤＤの電圧ＶＤＤが保持され、これが出力される。
ここで、図２には、ＮＭＯＳの構成が示されている。このように、Ｐウェル内に一対のＮ領域が形成されこれらがソースＳおよびドレインＤとなり、これらソースＳおよびドレインＤの間のチャネル領域に絶縁膜を介しゲート電極Ｇが形成される。さらに、Ｐウェルには、Ｐ＋＋領域が形成されこれがバックゲートＢＧとなっている。これによって、バックゲートＢＧからソースＳ、ドレインＤに向けてＰＮ接合に起因する寄生ダイオードが生じる。
また、図３には、ＰＭＯＳの構成が示されて、Ｎウェル内に一対のＰ領域が形成されこれらがソースＳおよびドレインＤとなり、これらソースＳおよびドレインＤの間のチャネル領域にゲート絶縁膜を介しゲート電極Ｇが形成される。さらに、Ｎウェルには、Ｎ＋＋領域が形成されこれがバックゲートＢＧとなっている。これによって、ソースＳ、ドレインＤからバックゲートＢＧに向けてＰＮ接合に起因する寄生ダイオードが生じる。
さらに、図４には、上述のＰウェルをＮウェル内に収容したトリプルウェル構造のＮＭＯＳの構成を示してある。この構成では、バックゲートＢＧからＮウェルに向けての寄生ダイオードが付加される。
この図４のトリプルウェル構造のＮＭＯＳと図３のＰＭＯＳが図１の昇圧回路に適用され、出力が短絡された場合の電流経路について、図５に示す。
ここで、この昇圧回路では、両ＭＯＳは、通常の用い方としてソースＳとバックゲートＢＧが短絡され、また高電位とするために出力端１８がＮウェルに接続されている。
昇圧回路は、出力側が高電圧であることを基本としており、その場合には寄生ダイオードは問題はないが、出力がグランドに短絡された場合には、電源から寄生ダイオードを介しての短絡電流が流れる。すなわち、１つの短絡経路は、電源ＶＤＤ→ＮＭＯＳのソースＳ→バックゲートＢＧ→Ｎウェル→出力端１８という経路（ｉ）である。また、もう１つの短絡経路として、電源ＶＤＤ→ＮＭＯＳのソース→ＮＭＯＳのバックゲートＢＧ→ＮＭＯＳのドレイン→ＰＭＯＳのドレイン→ＰＭＯＳのバックゲートＢＧ→ＰＭＯＳのソース→出力端１８という経路（ｉｉ）である。
特に、経路（ｉ）では、ダイオード１つだけの短絡経路であり、大電流が流れ、回路として大きな問題となる。また、経路（ｉｉ）の場合には、ダイオード２つを通るため経路（ｉｉ）よりは、問題は少ないが、対策を講じた方がよい。
本発明は、出力端おける短絡発生時において、大電流の発生を抑えることを目的とする。
本発明は、Ｐウェル内に一対のＮ領域を形成しソース電極が接続されたソース領域およびドレイン電極が接続されたドレイン領域とし、ソース、ドレイン領域間のチャネル領域に絶縁膜を介し対向するゲート電極を形成して形成したＮＭＯＳトランジスタを有する昇圧回路であって、前記ソース電極を電源に接続するとともに、前記Ｐウェルは、電気的抵抗素子を介し、電源に接続することを特徴とする。
また、本発明は、Ｎウェル内にＰウェルを形成し、このＰウェル内に一対のＮ領域を形成しソース電極が接続されたソース領域およびドレイン電極が接続されたドレイン領域とし、ソース、ドレイン領域間のチャネル領域に絶縁膜を介し対向するゲート電極を形成して形成したＮＭＯＳトランジスタを有する昇圧回路であって、前記ソース電極を電源に接続するとともに、前記Ｎウェルを電気的抵抗素子を介し回路出力に接続することを特徴とする。
また、前記電気的抵抗素子は、オン状態のＰＭＯＳであることが好適である。
また、前記電気的抵抗素子は、抵抗素子であることが好適である。
本発明は、一端が入力電源に接続された第１ＭＯＳトランジスタと、この第１ＭＯＳトランジスタの他端に一端が接続された第２ＭＯＳトランジスタと、第１および第２ＭＯＳトランジスタの接続点に第１コンデンサを介し接続されたパルス信号供給手段と、前記第２ＭＯＳトランジスタの他端に接続され、電圧を保持する第２コンデンサと、を有し、第１ＭＯＳトランジスタをオンして入力電源の電圧を第１コンデンサに保持し、第１ＭＯＳトランジスタをオフして、パルス信号によって、第１および第２ＭＯＳトランジスタの接続点の電位をシフトさせ、その状態で第２ＭＯＳトランジスタをオンしてシフトした電圧を第２コンデンサに保持して出力する昇圧回路であって、前記第１ＭＯＳトランジスタは、Ｐウェルを形成し、このＰウェル中に一対のＮ領域を形成しソース電極が接続されたソース領域およびドレイン電極が接続されたドレイン領域とし、ソース、ドレイン領域間のチャネル領域に絶縁膜を介し対向するゲート電極を形成して形成したＮＭＯＳトランジスタであって、前記ソース電極を電源に接続するとともに、前記Ｐウェルは、電気的抵抗素子を介し、電源に接続することを特徴とする。
また、一端が入力電源に接続された第１ＭＯＳトランジスタと、この第１ＭＯＳトランジスタの他端に一端が接続された第２ＭＯＳトランジスタと、第１および第２ＭＯＳトランジスタの接続点に第１コンデンサを介し接続されたパルス信号供給手段と、前記第２ＭＯＳトランジスタの他端に接続され、電圧を保持する第２コンデンサと、を有し、第１ＭＯＳトランジスタをオンして入力電源の電圧を第１コンデンサに保持し、第１ＭＯＳトランジスタをオフして、パルス信号によって、第１および第２ＭＯＳトランジスタの接続点の電位をシフトさせ、その状態で第２ＭＯＳトランジスタをオンしてシフトした電圧を第２コンデンサに保持して出力する昇圧回路であって、前記第１ＭＯＳトランジスタは、Ｎウェル内にＰウェルを形成し、このＰウェル中に一対のＮ領域を形成しソース電極が接続されたソース領域およびドレイン電極が接続されたドレイン領域とし、ソース、ドレイン領域間のチャネル領域に絶縁膜を介し対向するゲート電極を形成して形成したＮＭＯＳトランジスタであって、前記Ｎウェルを電気的抵抗素子を介し前記第２ＭＯＳトランジスタの第２コンデンサが接続された出力端に接続することを特徴とする。
ＮＭＯＳトランジスタにおいて、ＰウェルからＮ領域に向けて寄生ダイオードが生じる。また、通常は、ソースおよびＰウェルは入力側の電源に共通接続される。そこで、出力側が高電位の場合には問題ないが、出力側がグランドに短絡した場合には、入力側の電源から寄生ダイオードを介し電流が流れることになる。本発明によれば、電源とＮウェルの間に、オン状態のＰＭＯＳ抵抗や、通常の抵抗素子を配することで、短絡電流を減少することができる。
また、ＮウェルをＰウェル内に収容したトリプルウェル構造のＮＭＯＳの場合、ＰウェルからＮウェルに向けて寄生ダイオードが生じる。この場合に、Ｎウェルは回路出力に接続される。そこで、出力側が短絡した場合には、入力側電源からＮウェル、寄生ダイオード、Ｐウェルの順で電流が流れてしまう。本発明によれば、電源とＮウェルの間またはＮウェルと回路出力の間にオン状態のＰＭＯＳ抵抗や、通常の抵抗素子を配することで、短絡電流を減少することができる。
特に、昇圧回路の場合には、出力側が高電圧となることを前提としており、出力が短絡した場合に上述のような問題が発生する。そこで、本発明の回路が特に好適である。
図６は、本発明の一実施形態の構成を示す図である。図１と同様のＣＭＯＳを利用した昇圧であり、入力側の電源電圧ＶＤＤには、ＮＭＯＳ１０のソースが接続され、このＮＭＯＳ１０のドレインには、他端からパルス電圧が供給されるシフト用コンデンサ１２が接続される。また、ＮＭＯＳ１０のドレインにはＰＭＯＳ１４のドレインが接続され、このＰＭＯＳ１４のソースには電圧保持用のコンデンサ１６が接続されるとともに、出力端１８が接続されている。そして、ＮＭＯＳ１０と、ＰＭＯＳ１４のゲートには、同一のパルス信号が供給されている。
このような回路において、クロックにより、ＮＭＯＳ１０がオンし、ＰＭＯＳ１４がオフすることによって、電圧ＶＤＤがシフト用コンデンサ１２に保持され、ＮＭＯＳ１０がオフし、ＰＭＯＳ１４がオンした状態で、パルス信号により例えば電圧ＶＤＤだけシフト用コンデンサの電圧をシフトすることで、保持用コンデンサ１６に２ＶＤＤの電圧ＶＤＤが保持され、これが出力される。
そして、本実施形態では、ＮＭＯＳ１０のソースＳ、バックゲートＢＧ間は短絡されていない。そして、バックゲートＢＧは、電源ＶＤＤに抵抗用のＰＭＯＳ２０を介し接続されている。このＰＭＯＳ２０はそのゲートがＬに固定されており、オン状態であり、電気的抵抗素子として作用する。すなわち、等価回路に示すように、電源ＶＤＤと寄生ダイオードとの間にＰＭＯＳ２０のオン抵抗が配置される。
従って、図に示すように出力端１８がグランドへ短絡した場合に、ＮＭＯＳ１０のバックゲートＢＧ、Ｎウェル間のダイオードに加え、抵抗成分としてのＰＭＯＳ２０を介し、短絡電流が流れる。そこで、短絡電流を大きく減少することができる。
図７には、ＮＭＯＳ１０と、ＰＭＯＳ２０の構成についての模式図を示す。このように、ＮＭＯＳ１０のバックゲートＢＧをＰＭＯＳ２０を介し、電源ＶＤＤに接続する。このように、ＰＭＯＳ２０は、他のＣＭＯＳと同一プロセスで構成することができる。
図８は、他の実施形態の構成例を示す。この例では、ＮＭＯＳ１０のＮウェルと出力端１８との間に抵抗素子２２を配置する。この構成によって、図に示したように、ＮＭＯＳ１０の寄生抵抗の後に抵抗素子２２が位置し、Ｎウェルから出力端１８に流れる電流量を減少することができる。なお、抵抗素子２２は、拡散抵抗でも配線抵抗でもよく、電源電圧を３Ｖとした場合に、１００ｋΩ程度のものが用いられる。
なお、図５の例において、ＰＭＯＳ２０に代えて抵抗素子２２を利用することもできるし、また図８の例において抵抗素子２２の代えてＰＭＯＳ２０のオン抵抗を利用することもできる。
さらに、図５において、ＮＭＯＳとして、トリプルウェル構成のものを採用したが、これに限定されない。すなわち、図５において、図２の構成のＮＭＯＳを利用した場合、Ｎウェルがないため、寄生ダイオードが１つ減り、経路（ｉ）の短絡はなくなる。しかし、ＰＭＯＳ２０（あるいは抵抗素子）を配置することによって、経路（ｉｉ）に対する抵抗になり、出力短絡時の大電流を抑制することができる。
なお、本実施形態の構成によって、出力短絡時の大電流を抑制できる。しかし、短絡電流を停止できるわけではない。そこで、出力端１８の電圧をモニタしておき、昇圧回路が動作しているにもかかわらず電圧が上昇しないことで、短絡を検出し、出力端を切り離す等の手段をとることが好適である。また、大電流の検出には、各種の手法が知られており、適宜採用することができる。
昇圧回路の構成を示す図である。 ＮＭＯＳの構成を示す図である。 ＰＭＯＳの構成を示す図である。 トリプルウェルのＮＭＯＳの構成を示す図である。 昇圧回路の出力端短絡時の電流経路を示す図である。 実施形態の構成を示す図である。 図６の構成を示す図である。 他の実施形態の構成を示す図である。
符号の説明
１０ ＮＭＯＳ、１２，１６ コンデンサ、１４ ＰＭＯＳ、１６ 保持用コンデンサ、１８ 出力端、２０ ＰＭＯＳ、２２ 抵抗素子。

Claims (6)

  1. Ｐウェル内に一対のＮ領域を形成しソース電極が接続されたソース領域およびドレイン電極が接続されたドレイン領域とし、ソース、ドレイン領域間のチャネル領域に絶縁膜を介し対向するゲート電極を形成して形成したＮＭＯＳトランジスタを有する昇圧回路であって、
    前記ソース電極を電源に接続するとともに、前記Ｐウェルは、電気的抵抗素子を介し、電源に接続することを特徴とする昇圧回路。
  2. Ｎウェル内にＰウェルを形成し、このＰウェル内に一対のＮ領域を形成しソース電極が接続されたソース領域およびドレイン電極が接続されたドレイン領域とし、ソース、ドレイン領域間のチャネル領域に絶縁膜を介し対向するゲート電極を形成して形成したＮＭＯＳトランジスタを有する昇圧回路であって、
    前記ソース電極を電源に接続するとともに、前記Ｎウェルを電気的抵抗素子を介し回路出力に接続することを特徴とする昇圧回路。
  3. 請求項１または２に記載の回路において、
    前記電気的抵抗素子は、オン状態のＰＭＯＳであることを特徴とする昇圧回路。
  4. 請求項１または２に記載の回路において、
    前記電気的抵抗素子は、抵抗素子であることを特徴とする昇圧回路。
  5. 一端が入力電源に接続された第１ＭＯＳトランジスタと、
    この第１ＭＯＳトランジスタの他端に一端が接続された第２ＭＯＳトランジスタと、
    第１および第２ＭＯＳトランジスタの接続点に第１コンデンサを介し接続されたパルス信号供給手段と、
    前記第２ＭＯＳトランジスタの他端に接続され、電圧を保持する第２コンデンサと、
    を有し、第１ＭＯＳトランジスタをオンして入力電源の電圧を第１コンデンサに保持し、第１ＭＯＳトランジスタをオフして、パルス信号によって、第１および第２ＭＯＳトランジスタの接続点の電位をシフトさせ、その状態で第２ＭＯＳトランジスタをオンしてシフトした電圧を第２コンデンサに保持して出力する昇圧回路であって、
    前記第１ＭＯＳトランジスタは、Ｐウェルを形成し、このＰウェル中に一対のＮ領域を形成しソース電極が接続されたソース領域およびドレイン電極が接続されたドレイン領域とし、ソース、ドレイン領域間のチャネル領域に絶縁膜を介し対向するゲート電極を形成して形成したＮＭＯＳトランジスタであって、前記ソース電極を電源に接続するとともに、前記Ｐウェルは、電気的抵抗素子を介し、電源に接続することを特徴とする昇圧回路。
  6. 一端が入力電源に接続された第１ＭＯＳトランジスタと、
    この第１ＭＯＳトランジスタの他端に一端が接続された第２ＭＯＳトランジスタと、
    第１および第２ＭＯＳトランジスタの接続点に第１コンデンサを介し接続されたパルス信号供給手段と、
    前記第２ＭＯＳトランジスタの他端に接続され、電圧を保持する第２コンデンサと、
    を有し、第１ＭＯＳトランジスタをオンして入力電源の電圧を第１コンデンサに保持し、第１ＭＯＳトランジスタをオフして、パルス信号によって、第１および第２ＭＯＳトランジスタの接続点の電位をシフトさせ、その状態で第２ＭＯＳトランジスタをオンしてシフトした電圧を第２コンデンサに保持して出力する昇圧回路であって、
    前記第１ＭＯＳトランジスタは、Ｎウェル内にＰウェルを形成し、このＰウェル中に一対のＮ領域を形成しソース電極が接続されたソース領域およびドレイン電極が接続されたドレイン領域とし、ソース、ドレイン領域間のチャネル領域に絶縁膜を介し対向するゲート電極を形成して形成したＮＭＯＳトランジスタであって、
    前記Ｎウェルを電気的抵抗素子を介し前記第２ＭＯＳトランジスタの第２コンデンサが接続された出力端に接続することを特徴とする昇圧回路。
JP2003301499A 2003-08-26 2003-08-26 昇圧回路 Expired - Fee Related JP4318511B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003301499A JP4318511B2 (ja) 2003-08-26 2003-08-26 昇圧回路
TW093112150A TWI255092B (en) 2003-08-26 2004-04-30 Transistor circuit and booster circuit
CNB200410045850XA CN100350728C (zh) 2003-08-26 2004-05-20 晶体管电路和升压电路
US10/924,507 US7323753B2 (en) 2003-08-26 2004-08-24 MOS transistor circuit and voltage-boosting booster circuit
KR1020040067226A KR100611296B1 (ko) 2003-08-26 2004-08-25 트랜지스터 회로 및 승압 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003301499A JP4318511B2 (ja) 2003-08-26 2003-08-26 昇圧回路

Publications (2)

Publication Number Publication Date
JP2005072353A JP2005072353A (ja) 2005-03-17
JP4318511B2 true JP4318511B2 (ja) 2009-08-26

Family

ID=34213898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003301499A Expired - Fee Related JP4318511B2 (ja) 2003-08-26 2003-08-26 昇圧回路

Country Status (5)

Country Link
US (1) US7323753B2 (ja)
JP (1) JP4318511B2 (ja)
KR (1) KR100611296B1 (ja)
CN (1) CN100350728C (ja)
TW (1) TWI255092B (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4387119B2 (ja) * 2003-03-27 2009-12-16 三菱電機株式会社 半導体装置
US7825473B2 (en) * 2005-07-21 2010-11-02 Industrial Technology Research Institute Initial-on SCR device for on-chip ESD protection
JP4832841B2 (ja) * 2005-09-22 2011-12-07 三菱電機株式会社 半導体装置
JP5211355B2 (ja) 2007-11-01 2013-06-12 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 電源回路及び携帯機器
DE102008047850B4 (de) * 2008-09-18 2015-08-20 Austriamicrosystems Ag Halbleiterkörper mit einer Schutzstruktur und Verfahren zum Herstellen derselben
US8378422B2 (en) * 2009-02-06 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Electrostatic discharge protection device comprising a plurality of highly doped areas within a well
WO2017001535A1 (de) * 2015-06-30 2017-01-05 Fronius International Gmbh Schaltungsanordnung zur ansteuerung eines transistors
TWI666859B (zh) * 2017-12-29 2019-07-21 新唐科技股份有限公司 電壓保持電路及使用其之電子裝置
US11558019B2 (en) * 2018-11-15 2023-01-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method and circuit to isolate body capacitance in semiconductor devices
CN111193478A (zh) * 2018-11-15 2020-05-22 台湾积体电路制造股份有限公司 放大电路
CN110676323B (zh) * 2019-09-17 2023-04-28 长江存储科技有限责任公司 Nmos晶体管及其形成方法、电荷泵电路

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4647956A (en) * 1985-02-12 1987-03-03 Cypress Semiconductor Corp. Back biased CMOS device with means for eliminating latchup
US5270565A (en) * 1989-05-12 1993-12-14 Western Digital Corporation Electro-static discharge protection circuit with bimodal resistance characteristics
JP3074003B2 (ja) * 1990-08-21 2000-08-07 株式会社日立製作所 半導体集積回路装置
JP3184298B2 (ja) * 1992-05-28 2001-07-09 沖電気工業株式会社 Ｃｍｏｓ出力回路
JP3246807B2 (ja) * 1993-07-07 2002-01-15 株式会社東芝 半導体集積回路装置
US5594611A (en) * 1994-01-12 1997-01-14 Lsi Logic Corporation Integrated circuit input/output ESD protection circuit with gate voltage regulation and parasitic zener and junction diode
US5477413A (en) * 1994-01-26 1995-12-19 Cypress Semiconductor Corp. ESD protection structure for P-well technology
JP3354709B2 (ja) * 1994-04-20 2002-12-09 新日本製鐵株式会社 半導体昇圧回路
JP2976903B2 (ja) * 1996-10-08 1999-11-10 日本電気株式会社 半導体記憶装置
JP4014708B2 (ja) * 1997-08-21 2007-11-28 株式会社ルネサステクノロジ 半導体集積回路装置の設計方法
JP3196714B2 (ja) * 1998-03-05 2001-08-06 日本電気株式会社 トリプルウェル構造の半導体集積回路の製造方法
TW396542B (en) * 1998-07-07 2000-07-01 Winbond Electronics Corp Decreasing the latch sensitivity in CMOS circuit
US6501137B1 (en) * 1998-12-30 2002-12-31 Winbond Electronics Corp. Electrostatic discharge protection circuit triggered by PNP bipolar action
JP3928837B2 (ja) * 1999-09-13 2007-06-13 株式会社ルネサステクノロジ 半導体集積回路装置
JP3810246B2 (ja) * 2000-03-15 2006-08-16 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
TW511268B (en) * 2000-04-21 2002-11-21 Winbond Electronics Corp Output buffer with excellent electrostatic discharge protection effect
JP4149637B2 (ja) * 2000-05-25 2008-09-10 株式会社東芝 半導体装置
US6917095B1 (en) * 2000-05-30 2005-07-12 Altera Corporation Integrated radio frequency circuits
US6299185B1 (en) * 2000-10-26 2001-10-09 Dwaine R. Lewis Device for single-handedly moving large objects
US6437407B1 (en) * 2000-11-07 2002-08-20 Industrial Technology Research Institute Charged device model electrostatic discharge protection for integrated circuits
US6833590B2 (en) * 2001-01-11 2004-12-21 Renesas Technology Corp. Semiconductor device
TW529178B (en) * 2001-02-06 2003-04-21 Sanyo Electric Co Charge pump device
JP2003197790A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP3742597B2 (ja) * 2002-01-31 2006-02-08 寛治 大塚 信号伝送システム
US6582997B1 (en) * 2002-05-17 2003-06-24 Taiwan Semiconductor Manufacturing Company ESD protection scheme for outputs with resistor loading
JP3883114B2 (ja) * 2002-05-30 2007-02-21 株式会社ルネサステクノロジ 半導体装置
US6756642B2 (en) * 2002-11-07 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Integrated circuit having improved ESD protection
WO2004077081A1 (en) * 2003-02-20 2004-09-10 International Business Machines Corporation Integrated circuit testing methods using well bias modification
US6982406B2 (en) * 2003-04-03 2006-01-03 Pao Jung Chen Simple CMOS light-to-current sensor

Also Published As

Publication number Publication date
US7323753B2 (en) 2008-01-29
TW200509506A (en) 2005-03-01
TWI255092B (en) 2006-05-11
KR20050021280A (ko) 2005-03-07
US20050045964A1 (en) 2005-03-03
CN1592055A (zh) 2005-03-09
JP2005072353A (ja) 2005-03-17
KR100611296B1 (ko) 2006-08-10
CN100350728C (zh) 2007-11-21

Similar Documents

Publication Publication Date Title
JP2006302971A (ja) 電源クランプ回路及び半導体装置
JP6213136B2 (ja) 半導体装置
US8531170B2 (en) Semiconductor device
TW201106126A (en) Reference voltage circuit and electronic device
KR100666977B1 (ko) 다전원 공급 회로 및 다전원 공급 방법
JP4318511B2 (ja) 昇圧回路
KR102537312B1 (ko) 기준 전압 회로 및 반도체 장치
US10454376B1 (en) Power supply circuit
JP2004312231A (ja) 半導体集積回路装置
JP5123679B2 (ja) 基準電圧生成回路及びその起動制御方法
US20060164135A1 (en) Driver circuit
US7692479B2 (en) Semiconductor integrated circuit device including charge pump circuit capable of suppressing noise
JP5211355B2 (ja) 電源回路及び携帯機器
KR20220067490A (ko) 지연 회로
JP2006005089A (ja) 半導体装置
US20090115387A1 (en) Voltage generating circuit
JP5205803B2 (ja) 半導体装置
JP2008134687A (ja) 電圧生成回路
JP4120604B2 (ja) 半導体集積回路装置の入力インターフェイス回路
JP5072729B2 (ja) Ｌｅｄ駆動用チャージポンプ回路
JP2010176538A (ja) 基準電圧発生回路
JP2000133722A (ja) 半導体装置
JP2699877B2 (ja) コード設定回路
JP4428215B2 (ja) 入力保護回路
JP2006320038A (ja) Ｄｃ−ｄｃコンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090128

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090428

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090526

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4318511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120605

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130605

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees