TWI666859B - 電壓保持電路及使用其之電子裝置 - Google Patents

電壓保持電路及使用其之電子裝置 Download PDF

Info

Publication number
TWI666859B
TWI666859B TW106146375A TW106146375A TWI666859B TW I666859 B TWI666859 B TW I666859B TW 106146375 A TW106146375 A TW 106146375A TW 106146375 A TW106146375 A TW 106146375A TW I666859 B TWI666859 B TW I666859B
Authority
TW
Taiwan
Prior art keywords
terminal
transistor
voltage
capacitor
coupled
Prior art date
Application number
TW106146375A
Other languages
English (en)
Other versions
TW201931741A (zh
Inventor
曾華俊
王篤修
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW106146375A priority Critical patent/TWI666859B/zh
Priority to US16/232,083 priority patent/US10497456B2/en
Priority to CN201811617651.XA priority patent/CN110034756B/zh
Application granted granted Critical
Publication of TWI666859B publication Critical patent/TWI666859B/zh
Publication of TW201931741A publication Critical patent/TW201931741A/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • G11C27/024—Sample-and-hold arrangements using a capacitive memory element
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/09421—Diode field-effect transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

一種電壓保持電路及使用其之電子裝置。所述電壓保持電路包括第一電晶體、第二電晶體以及第一電容。第一電晶體的第一端耦接輸入電壓，第一電晶體的控制端接收控制信號。第二電晶體的第一端耦接第一電晶體的第二端，第二電晶體第二端作為電壓保持電路的輸出端，第二電晶體的控制端接收控制信號。第一電容的第一端耦接至第一電晶體的第二端以及第二電晶體的第一端。第一電容的第一端的保持電壓通過第一電容、第一電晶體以及第二電晶體中的寄生二極體來維持。

Description

電壓保持電路及使用其之電子裝置
本發明是有關於一種電壓保持技術，且特別是有關於一種電壓保持電路。
在電路設計技術中，經常使用電壓參考電路來產生參考電壓。為了讓參考電壓能夠不受溫度影響，通常利用帶隙(bandgap)電路來實現電壓參考電路。然而，在使電壓參考電路運作時，仍會消耗電力。
因此，可在電壓參考電路的輸出端設置電壓保持元件來維持參考電壓的電壓準位。由於半導體製程的技術演進，以往的電壓保持元件的電路佈局可能無法適應更為高階的製程，因半導體元件的厚度更為纖薄而導致容易發生漏電情形。因此，為了適應高階的半導體製程，電壓保持元件的電路佈局亦需要適度地調整及改變。
本發明提供一種電壓保持電路及使用其之電子裝置，可使此電壓保持電路適應高階的半導體製程(如，55nm的半導體製程技術)、解決漏電流的問題、以及讓此電壓保持電路能夠延長參考電壓的電壓準位維持時間。
本發明的電壓保持電路包括第一電晶體、第二電晶體、第一電容。第一電晶體的第一端耦接輸入電壓，第一電晶體的控制端接收控制信號。第二電晶體的第一端耦接第一電晶體的第二端，第二電晶體第二端作為電壓保持電路的輸出端，第二電晶體的控制端接收所述控制信號。第一電容的第一端耦接至第一電晶體的第二端以及第二電晶體的第一端。第一電容的第一端的保持電壓通過電容、第一電晶體以及第二電晶體中的寄生二極體在所述第一晶體及所述第二電晶體截止時來維持所述第一電容上的電壓。
本發明的電子裝置包括電壓參考電路、電壓保持裝置以及負載電路。電壓參考電路用以產生參考電壓。電壓保持裝置包括至少一電壓保持電路。電壓保持裝置耦接至電壓參考電路以接收參考電壓。負載電路耦接所述電壓保持裝置，用以從電壓保持裝置的輸出端接收經保持的參考電壓。所述每個電壓保持電路包括第一電晶體、第二電晶體、第一電容以及第二電容。第一電晶體的第一端耦接有關於所述參考電壓的輸入電壓，第一電晶體的控制端接收控制信號。第二電晶體的第一端耦接第一電晶體的第二端，第二電晶體第二端作為電壓保持電路的輸出端，第二電晶 體的控制端接收所述控制信號。第一電容的第一端耦接至第一電晶體的第二端以及第二電晶體的第一端。第二電容的第一端耦接至第二電晶體的第二端，以維持所述第二電晶體的所述第二端的電壓。第一電容的第一端的保持電壓通過第一電容、第二電容、第一電晶體以及第二電晶體中的寄生二極體在第一電晶體及第二電晶體截止時來維持所述第一電容及所述第二電容上的電壓。
基於上述，本發明實施例的電壓保持電路及使用其之電子裝置是透過兩個電晶體以及兩個電容來實現所述電壓保持電路，並藉由兩個電晶體中的寄生二極體以阻隔參考電壓可能接觸到的漏電路徑，從而透過電容的特性來有效地維持其電壓準位。換句話說，本發明實施例的電壓保持電路可藉由第一電容、第二電容、第一電晶體及第二電晶體中的寄生二極體來維持第一電容及第二電容上的電壓。另一方面，本發明實施例可藉由將電壓保持電路相互串聯或並聯來更為有效地維持參考電壓的電壓準位，從而延長電壓準位維持時間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100、321‧‧‧電壓保持電路
200、300‧‧‧電子裝置
210‧‧‧電壓參考電路
220‧‧‧電壓保持裝置
222‧‧‧路徑開關
224‧‧‧漏電電路
230‧‧‧負載電路
232‧‧‧低壓差穩壓器
MP1、MN1‧‧‧第一電晶體
MP2、MN2‧‧‧第二電晶體
M3‧‧‧第三電晶體
C1‧‧‧第一電容
C2‧‧‧第二電容
Vref‧‧‧參考電壓
Vin‧‧‧輸入電壓
CS1‧‧‧控制信號
Vh‧‧‧保持電壓
D1、D3‧‧‧第一寄生二極體
D2、D4‧‧‧第二寄生二極體
Nout‧‧‧電壓保持電路的輸出端
PL‧‧‧漏電路徑
V1‧‧‧第一電壓
SI‧‧‧電流源
NL1‧‧‧漏電電路的輸入端
N1‧‧‧路徑電路的第一端
N2‧‧‧路徑電路的第二端
N3‧‧‧路徑電路的第三端
CS1、CS2‧‧‧控制信號
圖1是依照本發明第一實施例的一種電壓保持電路的電路圖。
圖2是依照本發明第二實施例的電子裝置的電路圖。
圖3是依照本發明第三實施例的電子裝置的電路圖。
圖1是依照本發明第一實施例的一種電壓保持電路100的電路圖。電壓保持電路100可應用於電壓參考電路(如，帶隙電路)的輸出端，藉以維持電壓參考電路所輸出的參考電壓。電壓保持電路100包括第一電晶體(在此以P型電晶體MP1作為舉例)、第二電晶體(在此以P型電晶體MP2作為舉例)以及第一電容C1。本實施例的電壓保持電路100還可以包括第二電容C2。
第一電晶體MP1的第一端(汲極端)耦接輸入電壓Vin，第一電晶體MP1的控制端(閘極端)接收控制信號CS1。第二電晶體MP2的第一端(源極端)耦接第一電晶體MP1的第二端(源極端)。第二電晶體MP2的第二端(汲極端)作為電壓保持電路100的輸出端Nout。第二電晶體MP2的控制端(閘極端)接收控制信號CS1。換句話說，第一電晶體MP1與第二電晶體MP2皆受控於控制信號CS1。第一電容C1的第一端耦接至第一電晶體MP1的第二端(源極端)以及第二電晶體MP2的第一端(源極端)，第二電容C2的第一端耦接至第二電晶體MP2的第二端(也就是，電壓保持電路100的輸出端Nout)。本實施例的第一電容C1及第二電容C2的第二端接地。第二電容C2用以維持第二電晶體MP2的第二端(也就是，電壓保持電路100的輸出端Nout)的電壓。
由上述電壓保持電路100的電路結構可知，第一電晶體 MP1在其第一端(汲極端)至第一電晶體MP1的基極端之間包括第一寄生二極體D1，且第二電晶體MP2的第二端(汲極端)至第二電晶體MP2的基極端之間包括第二寄生二極體D2。如此一來，在第一電晶體MP1與第二電晶體MP2皆為截止時，只要第一電晶體MP1的第一端(汲極端)以及第二電晶體MP2的第二端(汲極端)並未另外電性連接到漏電路徑的話，位於第一電容C1第一端的保持電壓Vh將由第一電容C1、第二電容C2、第一寄生二極體D1以及第二寄生二極體D2來維持。詳細來說，第一電晶體MP1以及第二電晶體MP2中的寄生二極體D1、D2在第一電晶體MP1及第二電晶體MP2截止時利用維持第一電容C1上的電壓來維持第二電容C2上的電壓。本實施例的電壓保持電路可以是以55奈米的半導體製程來實現。換句話說，在高階的半導體製程中，本發明實施例透過兩個電晶體中的寄生二極體以阻隔參考電壓可能接觸到的漏電路徑，並避免讓電晶體的基極端成為漏電路徑，從而更為有效地維持住保持電壓Vh。經實驗得知，在常溫情況下，電壓保持電路100可將保持電壓Vh的電壓準位維持住300毫秒，甚至可在極端情況下將保持電壓Vh的電壓準位維持住10秒鐘。上述數據將受到不同半導體製程、溫度、電路結構及其他情況而略有改變。
圖2是依照本發明第二實施例的電子裝置200的電路圖。如圖2所示，電子裝置200包括電壓參考電路210、電壓保持裝置220及負載電路230。電壓參考電路210用以產生參考電壓 Vref。電壓保持裝置220包括至少一個電壓保持電路100。圖2中的電壓保持裝置220包括多個相互串聯的電壓保持電路100。電壓保持裝置220耦接至電壓參考電路210以接收參考電壓Vref。負載電路230耦接電壓保持裝置220，用以從電壓保持裝置210的輸出端接收經保持的參考電壓。負載電路230通常是利用經保持的參考電壓作為電壓比對的基準來使用。負載電路230可包括低壓差穩壓器(LDO)232來維持經保持的參考電壓的電壓準位。
電壓保持裝置220主要包括至少一個電壓保持電路100，本實施例在圖2中以多個相互串聯的電壓保持電路100作為舉例。本實施例在每個電壓保持電路100的輸出端處皆有設置第二電容C2，以維持電壓保持電路100的輸出端的電壓準位。相互串聯的電壓保持電路100愈多，則保持電壓Vh的電壓準位維持時間便愈長。圖2中的每個電壓保持電路100中的電路結構皆與圖1相同。電壓保持裝置220來包括路徑開關222以及漏電電路224。設置路徑開關222以及漏電電路224的用意在於，在實際操作電子裝置200的時候，若無法將電壓參考電路210的輸出端進行漏電，則電壓參考電路210可能無法得知何時要重新啟動以對參考電壓Vref進行充電。因此，本實施例利用路徑開關222以及漏電電路224來創造漏電路徑，以使圖2中的電壓保持電路100對保持電壓Vh進行漏電。
路徑開關222的第一端N1耦接電壓參考電路210以接收參考電壓Vref。路徑開關222的第三端N3耦接電壓保持電路100 的輸入端，且路徑開端222的控制端耦接控制信號CS1。漏電電路224的輸入端NL1耦接路徑開關222的第二端N2。當控制信號CS1致能時，路徑開關222的第一端N1耦接至路徑開關222的第三端N3，以使電壓保持電路100中的保持電壓Vh等於參考電壓Vref，並通過第一電容C1、第二電容C2以及第一電晶體MP1與第二電晶體MP2中的寄生二極體D1、D2來維持保持電壓Vh。另一方面，當控制信號CS1禁能時，路徑開關222的第二端N2耦接至路徑開關222的第三端N3，以使電壓保持電路100中的第一電容C1的第一端耦接至較參考電壓Vref為低的電位，從而讓保持電壓Vh能夠通過漏電路徑PL進行電荷釋放。
本實施例的漏電電路224包括第三電晶體M3以及電流源SI。第三電晶體M3可以是N型電晶體。第三電晶體M3的第一端(汲極端)耦接第一電源V1。第三電晶體M3的第二端(源極端)耦接電流源SI的第一端以作為漏電電路224的輸入端NL1。第三電晶體M3的第三端(閘極端)耦接至電壓保持電路100的輸出端Nout，電流源SI的第二端接地。藉此，當路徑開關222的第二端N2及第三端N3相互耦接時，漏電電路224的輸入端NL1的電壓準位會較電壓保持電路100的輸出端Nout的電壓準位低，便可使漏電路徑PL發揮效用。
圖3是依照本發明第三實施例的電子裝置300的電路圖。圖3的電子裝置300與圖2的電子裝置200相類似，例如，圖3中路徑開關322以及漏電電路324的電路結構等同於圖2中 的路徑開關222以及漏電電路224的電路結構。兩者的不同之處在於，圖3中電壓保持電路321是以兩個N型電晶體MN1、MN2來實現；N型電晶體MN1的基極端與汲極端之間包括第一寄生二極體D3且N型電晶體MN2的基極端與汲極端之間包括第二寄生二極體D4；N型電晶體MN1、MN2以及路徑開關222接受控於控制信號CS2。圖3中的控制信號CS2與圖1、圖2中的控制信號CS1之間的差異僅在於信號極性互為相反(如，邏輯”1”與邏輯”0”互為相反)。圖3中電壓保持電路321的其餘電路結構與圖1及圖2中電壓保持電路100相似。此外，圖3中的多個電壓保持電路321為相互並聯，而圖2中的多個電壓保持電路100則為相互串聯。本發明實施例可藉由將電壓保持電路相互串聯(如圖2)或並聯(如圖3)來更為有效地維持參考電壓Vref的電壓準位，從而延長電壓準位維持時間。
綜上所述，本發明實施例的電壓保持電路及使用其之電子裝置是透過兩個電晶體以及兩個電容來實現所述電壓保持電路，並藉由兩個電晶體中的寄生二極體以阻隔參考電壓可能接觸到的漏電路徑，從而透過電容的特性來有效地維持其電壓準位。換句話說，本發明實施例的電壓保持電路可藉由第一電容、第二電容、第一電晶體及第二電晶體中的寄生二極體來維持第一電容及第二電容上的電壓。另一方面，本發明實施例可藉由將電壓保持電路相互串聯或並聯來更為有效地維持參考電壓的電壓準位，從而延長電壓準位維持時間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (10)

  1. 一種電壓保持電路，包括：第一電晶體，其第一端耦接輸入電壓，所述第一電晶體的控制端接收控制信號；第二電晶體，其第一端耦接所述第一電晶體的第二端，所述第二電晶體的第二端作為所述電壓保持電路的輸出端，所述第二電晶體的控制端接收所述控制信號；以及第一電容，其第一端耦接至所述第一電晶體的所述第二端以及所述第二電晶體的所述第一端，所述第一電容的第二端接地，其中，所述第一電容的所述第一端的保持電壓通過所述第一電容、所述第一電晶體以及所述第二電晶體中的寄生二極體在所述第一電晶體及所述第二電晶體截止時來維持所述第一電容上的電壓。
  2. 如申請專利範圍第1項所述的電壓保持電路，其中所述第一電晶體在其所述第一端至基極端之間包括第一寄生二極體，且所述第二電晶體在其所述第二端至基極端之間包括第二寄生二極體，其中所述保持電壓由所述第一電容、所述第一寄生二極體以及所述第二寄生二極體來維持。
  3. 如申請專利範圍第1項所述的電壓保持電路，其中所述電壓保持電路是以55奈米的半導體製程來實現。
  4. 如申請專利範圍第1項所述的電壓保持電路，更包括：第二電容，耦接所述電壓保持電路的所述輸出端，以維持所述輸出端的電壓。
  5. 如申請專利範圍第4項所述的電壓保持電路，其中所述第一電晶體以及所述第二電晶體中的寄生二極體在所述第一電晶體及所述第二電晶體截止時利用維持所述第一電容上的電壓來維持所述第二電容上的電壓。
  6. 一種電子裝置，包括：電壓參考電路，用以產生參考電壓；電壓保持裝置，包括至少一電壓保持電路，所述電壓保持裝置耦接至所述電壓參考電路以接收所述參考電壓；負載電路，耦接所述電壓保持裝置，用以從所述電壓保持裝置的輸出端接收經保持的所述參考電壓，其中，所述每個電壓保持電路包括：第一電晶體，其第一端耦接有關於所述參考電壓的輸入電壓，所述第一電晶體的控制端接收控制信號；第二電晶體，其第一端耦接所述第一電晶體的第二端，所述第二電晶體的第二端作為所述每個電壓保持電路的輸出端，所述第二電晶體的控制端接收所述控制信號；以及第一電容，其第一端耦接至所述第一電晶體的所述第二端以及所述第二電晶體的所述第一端；以及第二電容，耦接所述第二電晶體的所述第二端，以維持所述第二電晶體的所述第二端的電壓，其中，所述第一電容的所述第一端的保持電壓通過所述第一電容、所述第二電容、所述第一電晶體以及所述第二電晶體中的寄生二極體以在所述第一電晶體及所述第二電晶體截止時來維持所述第一電容及所述第二電容上的電壓。
  7. 如申請專利範圍第6項所述的電子裝置，其中所述電壓保持裝置還包括：路徑開關，其第一端耦接所述電壓參考電路以接收所述參考電壓，所述路徑開關的第三端耦接所述至少一電壓保持電路的輸入端，且所述路徑開端的控制端耦接所述控制信號；以及漏電電路，其輸入端耦接所述路徑開關的第二端，其中，當所述控制信號致能時，所述路徑開關的所述第一端耦接至所述路徑開關的所述第三端，以使所述至少一電壓保持電路中的所述保持電壓等於所述參考電壓，並通過所述第一電容、所述第二電容以及所述第一電晶體與所述第二電晶體中的寄生二極體來維持所述保持電壓，當所述控制信號禁能時，所述路徑開關的所述第二端耦接至所述路徑開關的所述第三端，以使所述至少一電壓保持電路中的所述第二電容的所述第一端接至較所述參考電壓為低的電位。
  8. 如申請專利範圍第7項所述的電子裝置，其中所述漏電電路包括：第三電晶體，其第一端耦接第一電源，所述第三電晶體的控制端耦接所述電壓保持電路的輸出端；以及電流源，其第一端耦接所述第三電晶體的第二端以作為所述漏電電路的所述輸入端，所述電流源的第二端接地。
  9. 如申請專利範圍第6項所述的電子裝置，其中所述電壓保持裝置中的所述至少一電壓保持電路相互串聯。
  10. 如申請專利範圍第6項所述的電子裝置，其中所述第一電晶體的所述第一端至所述第一電晶體的基極端包括第一寄生二極體，且所述第二電晶體的所述第二端至所述第二電晶體的基極端包括第二寄生二極體，其中所述保持電壓由所述第一電容及所述第二電容、所述第一寄生二極體以及所述第二寄生二極體來維持。
TW106146375A 2017-12-29 2017-12-29 電壓保持電路及使用其之電子裝置 TWI666859B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106146375A TWI666859B (zh) 2017-12-29 2017-12-29 電壓保持電路及使用其之電子裝置
US16/232,083 US10497456B2 (en) 2017-12-29 2018-12-26 Voltage holding circuit and electronic device using the same
CN201811617651.XA CN110034756B (zh) 2017-12-29 2018-12-28 电压保持电路及使用其的电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106146375A TWI666859B (zh) 2017-12-29 2017-12-29 電壓保持電路及使用其之電子裝置

Publications (2)

Publication Number Publication Date
TWI666859B true TWI666859B (zh) 2019-07-21
TW201931741A TW201931741A (zh) 2019-08-01

Family

ID=67058458

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106146375A TWI666859B (zh) 2017-12-29 2017-12-29 電壓保持電路及使用其之電子裝置

Country Status (3)

Country Link
US (1) US10497456B2 (zh)
CN (1) CN110034756B (zh)
TW (1) TWI666859B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347477B (en) * 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP2005072353A (ja) * 2003-08-26 2005-03-17 Sanyo Electric Co Ltd トランジスタ回路および昇圧回路
JP2005328599A (ja) * 2004-05-12 2005-11-24 Koninkl Philips Electronics Nv チャージポンプ回路及びこれを備えた電子回路並びにチャージポンプ回路の駆動方法
TW201229714A (en) * 2010-08-26 2012-07-16 Semiconductor Energy Lab Semiconductor device
TW201622359A (zh) * 2014-09-26 2016-06-16 半導體能源研究所股份有限公司 半導體裝置、無線感測器及電子裝置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006279849A (ja) 2005-03-30 2006-10-12 Sanyo Electric Co Ltd 電圧保持回路及びクロック同期回路
TWI437820B (zh) 2010-12-31 2014-05-11 鈺創科技股份有限公司 電壓保持電路
TWI761910B (zh) * 2011-08-29 2022-04-21 日商半導體能源研究所股份有限公司 半導體裝置
CN103391003B (zh) * 2013-07-05 2016-05-25 华为技术有限公司 电源转换装置
JP6831752B2 (ja) * 2016-06-08 2021-02-17 パナソニック株式会社 基板電圧制御回路
TWI569249B (zh) * 2016-07-01 2017-02-01 友達光電股份有限公司 畫素電路
US9997254B2 (en) * 2016-07-13 2018-06-12 Nxp Usa, Inc. Sample-and-hold circuit
CN106297710B (zh) 2016-09-12 2018-12-21 京东方科技集团股份有限公司 电压保持电路及驱动方法、goa单元和电路、显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW347477B (en) * 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
JP2005072353A (ja) * 2003-08-26 2005-03-17 Sanyo Electric Co Ltd トランジスタ回路および昇圧回路
JP2005328599A (ja) * 2004-05-12 2005-11-24 Koninkl Philips Electronics Nv チャージポンプ回路及びこれを備えた電子回路並びにチャージポンプ回路の駆動方法
TW201229714A (en) * 2010-08-26 2012-07-16 Semiconductor Energy Lab Semiconductor device
TW201622359A (zh) * 2014-09-26 2016-06-16 半導體能源研究所股份有限公司 半導體裝置、無線感測器及電子裝置

Also Published As

Publication number Publication date
US20190206505A1 (en) 2019-07-04
CN110034756B (zh) 2023-06-09
US10497456B2 (en) 2019-12-03
CN110034756A (zh) 2019-07-19
TW201931741A (zh) 2019-08-01

Similar Documents

Publication Publication Date Title
JP2012038930A (ja) 半導体集積回路装置
US9864394B2 (en) Reference voltage generation circuit with startup circuit
JP2011048601A (ja) 基準電流電圧発生回路
US8183914B2 (en) Constant Gm circuit and methods
TW201427279A (zh) 半導體裝置
TWI643055B (zh) 基準電壓電路
TWI666859B (zh) 電壓保持電路及使用其之電子裝置
TWI684089B (zh) 電壓調整電路
US20140253194A1 (en) Load switch
JP6038100B2 (ja) 半導体集積回路
CN107979285B (zh) 一种电源转换电路
JP5856513B2 (ja) ボルテージレギュレータ
JP2016187123A (ja) コンパレータ回路
US10915132B1 (en) Sub-threshold region based low dropout regulator
CN113885639A (zh) 基准电路、集成电路及电子设备
TW201830863A (zh) 電源啟動控制電路以及輸入／出控制電路
KR100607164B1 (ko) 기준 전압 발생 회로
JP2017169029A (ja) レベルシフト回路、電子機器および集積回路
JP2016136681A (ja) スイッチ回路
TW201835707A (zh) 偏壓電路
JP2005135112A (ja) 基準電圧発生回路及びこれを用いた電源電圧監視回路
US20190079550A1 (en) Devices and methods for dynamic overvoltage protection in regulators
JP2015170996A (ja) パワーオンリセット回路
JP4415352B2 (ja) スタートアップ回路及びこれを用いた定電流回路
JP4340606B2 (ja) 自己バイアス回路