JP2006279849A

JP2006279849A - 電圧保持回路及びクロック同期回路

Info

Publication number: JP2006279849A
Application number: JP2005099490A
Authority: JP
Inventors: Kazuhiko Watanabe; 和彦渡辺
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2005-03-30
Filing date: 2005-03-30
Publication date: 2006-10-12
Also published as: TW200642283A; TWI309923B; US20060220694A1; CN1841937A; US7332940B2

Abstract

【課題】本発明は、コストを抑制しつつ、入力された信号の電圧を長時間保持することができる電圧保持回路及び電圧保持回路を備えるクロック同期回路を提供することを目的とする。
【解決手段】外部から入力される制御信号の電圧と、出力されるアナログ保持信号の電圧との比較結果を出力する電圧比較部１１０と、比較結果に基づいて、保持しているデジタル値である保持値を増減させ、保持値に基づいて生成されるデジタル値であるデジタル保持信号を出力するデジタル値保持部１２０と、デジタル保持信号をアナログ値に変換しアナログ保持信号として出力するＤ／Ａ変換部１３０とを備える。
【選択図】図１

Description

本発明は、入力される信号の電圧を保持する電圧保持回路及び、電圧保持回路を備えるクロック同期回路に関する。

従来、外部から入力される基準クロック信号と、出力される信号との位相差を一定に保つクロック同期回路においては、入力される基準クロック信号から抽出され、出力される信号の周波数を制御する発振器に入力される制御信号の電圧値を保持し、何らかの障害により、信頼できる基準クロック信号が取得できない場合には、保持している電圧の信号を発振器に入力する技術が提供されている（例えば、特許文献１参照。）。上述の従来技術においては、Ａ／Ｄ変換器が用いられている。

又、電圧を保持する回路として、アナログのサンプルホールド回路も知られている。サンプルホールド回路においては、コンデンサに電荷を蓄えることにより電圧が保持される。
特開Ｈ５−３００９２号公報

しかしながら、Ａ／Ｄ変換器は比較的高価である。特に、Ａ／Ｄ変換器とＤ／Ａ変換器とが用いられている従来技術においては、精度をあげるために特性、特に線形性の良い高価なＡ／Ｄ変換器とＤ／Ａ変換器とを用いる必要がある。又、サンプルホールド回路においては、コンデンサに蓄えられた電荷が時間と共に放出されてしまうため、サンプルホールド回路は長時間電圧を保持することができない。

そこで、本発明は以上の点に鑑みてなされたもので、コストを抑制しつつ、入力された信号の電圧を長時間保持することができる電圧保持回路及び電圧保持回路を備えるクロック同期回路を提供することを目的とする。

本発明の第１の特徴は、外部から入力される信号の電圧を保持する電圧保持回路であって、外部から入力される制御信号の電圧と、前記電圧保持回路から出力されるアナログ保持信号の電圧との比較結果を出力する電圧比較部と、前記比較結果に基づいて、保持しているデジタル値である保持値を増減させ、前記保持値に基づいて生成されるデジタル値であるデジタル保持信号を出力するデジタル値保持部と、前記デジタル保持信号をアナログ値に変換し前記アナログ保持信号として出力するＤ／Ａ変換部とを備える電圧保持回路であることを要旨とする。

第１の特徴にかかる電圧保持回路によれば、電圧比較部が、外部から入力される制御信号の電圧と、Ｄ／Ａ変換部から出力されるアナログ保持信号とを比較する。又、デジタル値保持部が、電圧比較部による比較結果に基づいて、保持している保持値を増減させる。これらの処理が繰り返し行われることにより、デジタル値保持部によって保持される保持値は制御信号と同等の電圧値に変換可能な値となる。このように、Ｄ／Ａ変換部から出力されるアナログ保持信号の電圧は制御信号と同等の電圧に調整される。更に、電圧保持回路には、Ａ／Ｄ変換部が備えられていないため、コストを抑制することが可能となる。又、従来のサンプルホールド回路のようにコンデンサに蓄えられた電荷が放出されてしまうことがないため、長時間、電圧を保持することができる。従って、コストを抑制しつつ、入力された信号の電圧を長時間保持することが可能となる。

第１の特徴にかかる前記デジタル値保持部は、前記比較結果が、前記制御信号の電圧の方が高いことを示すときに、保持する前記保持値を増加させ、前記制御信号の電圧の方が低いことを示すときに、保持する前記保持値を減少させるように構成されていてもよい。

第１の特徴にかかる前記デジタル値保持部は、過去一定の期間における前記保持値の平均値を前記デジタル保持信号として出力するように構成されていてもよい。

第１の特徴にかかる前記デジタル値保持部は、前記電圧比較部による過去一定の期間における前記比較結果に基づいて、前記保持値を増減させる幅を調整するように構成されていてもよい。

第１の特徴にかかる前記電圧比較部はコンパレータであり、前記デジタル値保持部はカウンタであるように構成されていてもよい。

本発明の第２の特徴は、入力される信号の電圧に基づいて、出力される出力クロック信号の周波数を制御する発振器と、前記出力クロック信号に基づいて生成され、外部から入力される基準クロック信号と同等の周波数である比較クロック信号との位相差を出力する位相比較器と、前記位相比較器の出力から交流成分を取り除き、直流信号である制御信号に変換するローパスフィルタと、前記制御信号の電圧を保持する電圧保持回路と、前記制御信号と、前記電圧保持回路から出力されるアナログ保持信号とを取得し、信頼できる前記基準クロック信号が入力されないことを示すアラーム信号が取得されたときに前記アナログ保持信号を前記発振器に入力し、前記アラーム信号が取得されないときに前記制御信号を前記発振器に入力する切替部とを備え、前記電圧保持回路は、前記制御信号と、前記アナログ保持信号の電圧との比較結果を出力する電圧比較部と、前記比較結果に基づいて、保持しているデジタル値である保持値を増減させ、前記保持値に基づいて生成されるデジタル値であるデジタル保持信号を出力するデジタル値保持部と、前記デジタル保持信号をアナログ値に変換し前記アナログ保持信号として出力するＤ／Ａ変換部とを備えるように構成されたクロック同期回路であることを要旨とする。

本発明によると、コストを抑えつつ、入力された信号の電圧を長時間保持することができる電圧保持回路及び電圧保持回路を備えるクロック同期回路を提供することができる。

次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には、同一又は類似の符号を付している。ただし、図面は模式的なものであることに留意すべきである。

［第１の実施の形態］
（電圧保持回路）
図１は、本実施の形態に係る電圧保持回路１００の構成図を示す。電圧保持回路１００は、外部から入力される制御信号を取得し、制御信号の電圧と同等の電圧に調整されるアナログ保持信号を出力する。

図１に示されるように、電圧保持回路１００には、電圧比較部１１０と、デジタル値保持部１２０と、Ｄ／Ａ変換部１３０とが備えられる。

電圧比較部１１０は、外部から入力される制御信号の電圧と、電圧保持回路１００から出力されるアナログ保持信号の電圧との比較結果を出力する。

具体的には、電圧比較部１１０は、外部から入力される制御信号と、後述するＤ／Ａ変換部１３０によって出力されるアナログ保持信号とを取得する。電圧比較部１１０は、取得された制御信号の電圧とアナログ保持信号の電圧とを比較する。電圧比較部１１０は、比較結果として、制御信号の電圧の方が高いか、又は制御信号の電圧の方が低いかを示す比較結果を出力する。

このように、本実施の形態における比較結果は二つの値のいずれかであり、例えば高い電圧値の信号と、低い電圧値の信号のいずれかが出力される。

デジタル値保持部１２０は、電圧比較部１１０から取得した比較結果に基づいて、保持しているデジタル値である保持値を増減させ、保持値に基づいて生成されるデジタル値であるデジタル保持信号を出力する。本実施の形態におけるデジタル値保持部１２０は、電圧比較部１１０から入力された比較結果が、制御信号の電圧の方が高いことを示すときに、保持値を増加させ、制御信号の電圧の方が低いことを示すときに、保持する保持値を減少させる。

デジタル値保持部１２０が、比較結果に基づいて保持値を増減させる幅は常に同じ（例えば１）であってもよい。或いは、比較結果に基づいて保持値を増減させる幅は、電圧比較部１１０による過去一定の期間における比較結果に基づいて調整されてもよい。例えば、過去一定の期間における比較結果すべてが制御信号の電圧の方が高いことを示す場合や、或いは、制御信号の電圧の方が低いことを示す場合には、保持値を増減させる幅を大きく（例えば２）してもよい。

又、デジタル値保持部１２０によって、保持値に基づいて生成され、デジタル保持信号として出力されるデジタル値とは、保持値そのものであってもよいし、過去一定の期間における保持値の平均値であってもよい。尚、デジタル値保持部１２０は、例えば、複数のフリップフロップ回路を含むカウンタによって実現される。

更に、本実施の形態におけるデジタル値保持部１２０は、信頼できる制御信号が入力されないことを示すアラーム信号を取得する。デジタル値保持部１２０は、アラーム信号が取得されたときには、保持値を増減させず、直前の保持値を保持し続ける。

Ｄ／Ａ変換部１３０は、デジタル値保持部１２０から出力されるデジタル保持信号をアナログ値に変換し、アナログ保持信号として出力する。尚、Ｄ／Ａ変換部１３０は、例えばＤ／Ａ変換器によって実現される。

（電圧保持方法）
次に、電圧保持回路１００において、入力される制御信号の電圧と同等の電圧に調整されるアナログ保持信号を出力する方法を図２を用いて説明する。

ステップＳ１０１において、電圧比較部１１０が、制御信号の電圧と、アナログ保持信号の電圧とを比較する。

ステップＳ１０２において、デジタル値保持部１２０が、アラーム信号を取得したか否かを判断する。

ステップＳ１０２において、デジタル値保持部１２０が、アラーム信号が取得されなかったと判断した場合には、ステップＳ１０３において、デジタル値保持部１２０が、比較結果が制御信号の電圧の方が高いことを示すか否かを判断する。

ステップＳ１０３において、デジタル値保持部１２０が、比較結果が制御信号の電圧の方が高いことを示すと判断した場合には、ステップＳ１０４において、デジタル値保持部１２０がデジタル値である保持値を増加させる。

一方、ステップＳ１０３において、デジタル値保持部１２０が、比較結果が制御信号の電圧の方が低いことを示すと判断した場合には、ステップＳ１０５において、デジタル値保持部１２０がデジタル値である保持値を減少させる。

又、ステップＳ１０２において、デジタル値保持部１２０が、アラーム信号が取得されたと判断した場合には、ステップＳ１０６において、デジタル値保持部１２０は保持値を増減させず、直前の保持値を保持し続ける。

ステップＳ１０７において、デジタル値保持部１２０が、保持している保持値に基づいて生成されるデジタル値であるデジタル保持信号を出力する。

ステップＳ１０８において、Ｄ／Ａ変換部１３０が、デジタル保持信号をアナログ値に変換し、アナログ保持信号を出力する。

（効果）
本実施の形態に係る電圧保持回路１００によれば、電圧比較部１１０が、外部から入力される制御信号の電圧と、Ｄ／Ａ変換部１３０から出力されるアナログ保持信号とを比較する。又、デジタル値保持部１２０が、電圧比較部１１０による比較結果に基づいて、保持している保持値を増減させる。これらの処理が繰り返し行われることにより、デジタル値保持部１２０によって保持される保持値は制御信号と同等の電圧値に変換可能な値となる。このように、Ｄ／Ａ変換部１３０から出力されるアナログ保持信号の電圧は制御信号と同等の電圧に調整される。更に、電圧保持回路１００には、アナログ値をデジタル値に変換するＡ／Ｄ変換部が備えられていないため、コストを抑制することが可能となる。又、従来のサンプルホールド回路のようにコンデンサに蓄えられた電荷が放出されてしまうことがないため、長時間、電圧を保持することができる。従って、コストを抑制しつつ、入力された信号の電圧を長時間保持することが可能となる。

又、電圧比較部１１０は、制御信号の電圧の方が高いか、若しくは低いかのいずれかを示す比較結果を出力し、デジタル値保持部１２０は、電圧比較部１１０からの出力が、制御信号の電圧の方が高いことを示すときは保持値を増加させ、制御信号の電圧の方が低いことを示すときは保持値を減少させる。このように、デジタル値保持部１２０によって保持される保持値は、制御信号と同等の電圧値に変換可能な値に近づく。

更に、過去一定の期間における保持値の平均値がデジタル保持信号として出力される場合には、制御信号の電圧が短時間で変動する場合であっても、出力されるデジタル保持信号の値は急激には変化しないため、アナログ保持信号をより安定した電圧に保つことができる。

又、デジタル値保持部１２０が、電圧比較部１１０による過去一定の期間における比較結果に基づいて、保持値を増減させる幅を調整する場合には、例えば、過去一定の期間における比較結果すべてが、制御信号の電圧の方が高いことを示す場合や、或いは、制御信号の電圧の方が低いことを示す場合には、保持値を増減させる幅を大きくすることができる。尚、過去一定の期間における比較結果すべてが、制御信号の電圧の方が高いことを示す場合や、或いは、制御信号の電圧の方が低いことを示す場合には、制御信号の電圧と、アナログ保持信号の電圧とが大きく異なると考えられる。従って、増減させる幅を大きくすることにより、早期に、アナログ保持信号の電圧を制御信号の電圧と同等に調整することが可能となる。

尚、Ａ／Ｄ変換器とＤ／Ａ変換器とが用いられる従来技術においては、Ａ／
Ｄ変換器におけるビット誤差とＤ／Ａ変換器におけるビット誤差が加算されることが考えられる。又、Ａ／Ｄ変換器とＤ／Ａ変換器とが備えられる電圧保持回路の精度を上げるためには、Ａ／Ｄ変換器とＤ／Ａ変換器の特性、主に線形性を合わせる必要がある。

しかし、本実施の形態においては、Ａ／Ｄ変換器が用いられないため、より正確かつより容易に、入力された信号の電圧を保持することが可能となる。

［第２の実施の形態］
（クロック同期回路）
図３は、本実施の形態に係るクロック同期回路２００の構成図を示す。クロック同期回路２００は、外部から入力される基準クロック信号と、出力される出力クロック信号との位相差を一定に保つ。尚、基準クロック信号は、例えばＩＳＤＮ網から抽出される。

図３に示されるように、クロック同期回路２００には、電圧保持回路１０５と、位相比較器２２０と、ループフィルタ２３０と、切替器２４０と、発振器２５０と、分周器２６０とが備えられる。

電圧保持回路１０５は、第１の実施の形態における電圧保持回路１００と同様に、外部から入力される制御信号の電圧と同等の電圧に調整されるアナログ保持信号を出力する。

本実施の形態における電圧保持回路１０５には、コンパレータ１１５と、カウンタ１２５と、Ｄ／Ａ変換器１３５とが備えられる。

コンパレータ１１５は、第１の実施の形態における電圧比較部１１０と同様、後述するループフィルタ２３０から出力される制御信号の電圧と、電圧保持回路１０５から出力されるアナログ保持信号の電圧との比較結果を出力する。

コンパレータ１１５は、オペアンプの二つの入力の一方を基準に、もう一方の入力電圧と比較して、Ｈｉレベルの電圧の信号、又はＬｏｗレベルの電圧の信号のいずれかを比較結果として出力する。例えば、コンパレータ１１５は、制御信号の電圧の方が高い場合にはＨｉレベルの電圧の信号を比較結果として出力し、制御信号の電圧の方が低い場合には、Ｌｏｗレベルの電圧の信号を比較結果として出力する。

カウンタ１２５は、第１の実施の形態におけるデジタル値保持部１２０と同様、コンパレータ１１５から取得した比較結果に基づいて、保持しているデジタル値である保持値を増減させ、保持値に基づいて生成されるデジタル値であるデジタル保持信号を出力する。

本実施の形態におけるカウンタ１２５は、図中、Ｕ／Ｄとして示される端子において、コンパレータ１１５からの出力を取得する。カウンタ１２５は、コンパレータ１１５からＨｉレベルの電圧の信号が取得されたときにカウントアップし、コンパレータ１１５からＬｏｗレベルの電圧の信号が取得されたときにカウントダウンする。尚、このようなカウンタ１２５は、例えば、複数のフリップフロップ回路を用いて得られる。

尚、本実施の形態におけるカウンタ１２５が、比較結果に基づいて保持値を増減させる幅は常に１であり、カウンタ１２５によって、保持値に基づいて生成され、デジタル保持信号として出力されるデジタル値は、保持値そのものである。

更に、本実施の形態におけるカウンタ１２５は、第１の実施の形態におけるデジタル値保持部１２０と同様、信頼できる制御信号が入力されないことを示すアラーム信号を図中ＥＮとして示されるイネーブル端子において取得する。尚、本実施の形態におけるアラーム信号は、クロック同期回路２００に信頼できる基準クロック信号が入力されないことを示す。又、制御信号は、基準クロック信号から抽出される。従って、アラーム信号は、信頼できる制御信号が入力されないことも示す。

カウンタ１２５は、アラーム信号が取得されたときには、カウントアップ又はカウントダウンを行わず、直前の保持値を保持し続ける。

Ｄ／Ａ変換器１３５は、カウンタ１２５から出力されるデジタル保持信号をアナログ値に変換し、アナログ保持信号として出力する。

位相比較器２２０は、基準クロック信号と、後述する発振器２５０から出力される出力クロック信号に基づいて生成され、基準クロック信号と同等の周波数である比較クロック信号との位相差を出力する。具体的には、位相比較器２２０は、外部から入力される基準クロック信号と、後述する分周器２６０から出力される比較クロック信号との位相差に比例したパルスを出力する。

ループフィルタ２３０は、位相比較器２２０の出力から交流成分を取り除き、直流信号である制御信号に変換するローパスフィルタである。

切替器２４０は、ループフィルタ２３０から出力される制御信号と、電圧保持回路１０５から出力されるアナログ保持信号とを取得し、信頼できる基準クロック信号が入力されないことを示すアラーム信号が取得されたときにアナログ保持信号を後述する発振器２５０に入力し、アラーム信号が取得されないときに制御信号を発振器２５０に入力する切替部である。

発振器２５０は、入力される信号の電圧に基づいて、出力される出力クロック信号の周波数を制御する。

分周器２６０は、出力クロック信号を用いて、基準クロック信号と同等の周波数である比較クロック信号を生成して出力する。具体的には、分周器２６０は、出力クロック信号を基準クロック信号の周波数まで分周し、比較クロック信号として出力する。

（効果）
本実施の形態によれば、一般的に用いられている部品を用いて電圧保持回路１０５を実現することが可能となる。又、コンパレータ１１５と、カウンタ１２５と、Ｄ／Ａ変換器１３５とを備える電圧保持回路１０５は、Ａ／Ｄ変換器と、フリップフロップ回路と、Ｄ／Ａ変換器とを用いて電圧を保持する従来技術と比較して、より安価に電圧を保持することができる。

又、本実施の形態によれば、コンパレータ１１５と、カウンタ１２５とによって、制御信号と同等の電圧値に変換可能な保持値が保持される。又、Ｄ／Ａ変換器１３５が、保持値に基づいて生成されるデジタル保持信号をアナログ値に変換してアナログ保持信号として出力する。

更に、切替器２４０が、基準クロック信号から抽出され、出力される信号の周波数を制御する発振器２５０に入力される制御信号と、アナログ保持信号とを取得し、アラーム信号が取得されたか否かに基づいて、制御信号とアナログ保持信号とのいずれかを出力する。このため、信頼できる基準クロック信号が取得されないときは、アナログ保持信号が発振器２５０に入力され、信頼できる基準クロック信号が取得されるときは、制御信号が発振器２５０に入力される。

従って、コストを抑制しつつ、基準クロック信号が取得できなくなった場合に、直前に取得された基準クロックに同期された出力クロック信号を長時間出力することが可能となる。

（変更例）
本発明は上記の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施形態、実施例及び運用技術が明らかとなろう。

例えば、第２の実施の形態において示したクロック同期回路２００には、分周器２６０が備えられるが、出力クロック信号と基準クロック信号の周波数が同等であれば、クロック同期回路２００は、分周器２６０を備えなくてもよい。

又、第２の実施の形態においては、クロック同期回路２００には、第１の実施の形態におけるデジタル値保持部１２０の機能を果たす部品としてカウンタ１２５が備えられるが、マイコン等によってデジタル値保持部１２０の機能を実現することもできる。これによれば、第１の実施の形態において例示したように、デジタル値保持部１２０が、比較結果に基づいて保持値を増減させる幅を調整したり、過去一定の期間における保持値の平均値をデジタル保持信号として出力したりすることが容易となる。

は、第１の実施の形態に係る電圧保持回路の構成図である。は、第１の実施の形態に係る電圧保持回路において、入力される制御信号の電圧と同等の電圧に調整されるアナログ保持信号を出力する方法を示すフロー図である。は、第２の実施の形態に係るクロック同期回路の構成図である。

符号の説明

１００…電圧保持回路
１０５…電圧保持回路
１１０…電圧比較部
１１５…コンパレータ
１２０…デジタル値保持部
１２５…カウンタ
１３０…変換部
１３５…変換器
２００…クロック同期回路
２２０…位相比較器
２３０…ループフィルタ
２４０…切替器
２５０…発振器
２６０…分周器

Claims

外部から入力される信号の電圧を保持する電圧保持回路であって、
外部から入力される制御信号の電圧と、前記電圧保持回路から出力されるアナログ保持信号の電圧との比較結果を出力する電圧比較部と、
前記比較結果に基づいて、保持しているデジタル値である保持値を増減させ、前記保持値に基づいて生成されるデジタル値であるデジタル保持信号を出力するデジタル値保持部と、
前記デジタル保持信号をアナログ値に変換し前記アナログ保持信号として出力するＤ／Ａ変換部とを備えることを特徴とする電圧保持回路。
前記デジタル値保持部は、前記比較結果が、前記制御信号の電圧の方が高いことを示すときに、保持する前記保持値を増加させ、前記制御信号の電圧の方が低いことを示すときに、保持する前記保持値を減少させることを特徴とする請求項１に記載の電圧保持回路。
前記デジタル値保持部は、過去一定の期間における前記保持値の平均値を前記デジタル保持信号として出力することを特徴とする請求項１又は２に記載の電圧保持回路。
前記デジタル値保持部は、前記電圧比較部による過去一定の期間における前記比較結果に基づいて、前記保持値を増減させる幅を調整することを特徴とする請求項１乃至３のいずれか１項に記載の電圧保持回路。
前記電圧比較部はコンパレータであり、
前記デジタル値保持部はカウンタであることを特徴とする請求項１又は２に記載の電圧保持回路。
入力される信号の電圧に基づいて、出力される出力クロック信号の周波数を制御する発振器と、
前記出力クロック信号に基づいて生成され、外部から入力される基準クロック信号と同等の周波数である比較クロック信号との位相差を出力する位相比較器と、
前記位相比較器の出力から交流成分を取り除き、直流信号である制御信号に変換するローパスフィルタと、
前記制御信号の電圧を保持する電圧保持回路と、
前記制御信号と、前記電圧保持回路から出力されるアナログ保持信号とを取得し、信頼できる前記基準クロック信号が入力されないことを示すアラーム信号が取得されたときに前記アナログ保持信号を前記発振器に入力し、前記アラーム信号が取得されないときに前記制御信号を前記発振器に入力する切替部とを備え、
前記電圧保持回路は、
前記制御信号と、前記アナログ保持信号の電圧との比較結果を出力する電圧比較部と、
前記比較結果に基づいて、保持しているデジタル値である保持値を増減させ、前記保持値に基づいて生成されるデジタル値であるデジタル保持信号を出力するデジタル値保持部と、
前記デジタル保持信号をアナログ値に変換し前記アナログ保持信号として出力するＤ／Ａ変換部とを備えることを特徴とするクロック同期回路。