KR100866500B1 - 해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법 - Google Patents

해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법 Download PDF

Info

Publication number
KR100866500B1
KR100866500B1 KR1020060122430A KR20060122430A KR100866500B1 KR 100866500 B1 KR100866500 B1 KR 100866500B1 KR 1020060122430 A KR1020060122430 A KR 1020060122430A KR 20060122430 A KR20060122430 A KR 20060122430A KR 100866500 B1 KR100866500 B1 KR 100866500B1
Authority
KR
South Korea
Prior art keywords
phase change
sampling clock
oscillation signal
change amount
rising edge
Prior art date
Application number
KR1020060122430A
Other languages
English (en)
Other versions
KR20080051408A (ko
Inventor
조성환
김재욱
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020060122430A priority Critical patent/KR100866500B1/ko
Publication of KR20080051408A publication Critical patent/KR20080051408A/ko
Application granted granted Critical
Publication of KR100866500B1 publication Critical patent/KR100866500B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H03M1/1285—Synchronous circular sampling, i.e. using undersampling of periodic input signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Graphics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

해상도와 소비전력을 조절할 수 있는 아날로그-디지털 변환기를 개시한다. 아날로그-디지털 변환기는 선택된 해상도 모드에 따라 입력신호의 크기를 변환하는 입력 조절회로, 및 상기 변환된 입력신호에 대한 디지털코드를 생성하는 디지털코드 생성회로를 포함한다.

Description

해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법 {ANALOG-TO-DIGITAL CONVERTER CAPABLE OF CONTROLLING RESOLUTION AND METHOD THEREOF}
도 1은 본 발명의 일 실시예에 의한 아날로그-디지털 변환기의 구조를 나타낸 블록 다이어그램이다.
도 2는 전압제어 발진기의 지연 스테이지의 각 출력단에서 출력되는 발진신호를 나타낸 파형도이다.
도 3은 기준 발진신호(OSC1)와 샘플링 클럭(CLK)를 비교한 파형도이다.
도 4는 제1 검출부의 검출과정을 설명하기 위한 파형도이다.
도 5는 제2 검출부의 검출과정을 설명하기 위한 파형도이다.
도 6은 제3 검출부의 동작을 나타내기 위한 다이어그램이다.
도 7A 내지 도 7C는 전압제어 발진기를 이용한 아날로그-디지털 변환기의 샘플링 주파수와 해상도 특성을 나타낸 그래프이다.
본 발명은 아날로그-디지털 변환기에 관한 것으로 보다 상세하게는 구조적인 변화없이 해상도와 소비전력을 조절할 수 있는 아날로그-디지털 변환기에 관한 것이다.
최근 들어 다표준 통신(Multi-Standard Communication)의 수요가 증가함에 따라 특정 표준에서의 샘플링 주파수에 대해 해상도와 소비전력을 조절할 수 있는 재구성 가능한 아날로그-디지털 변환기(Reconfigurable Analog - Digital Converter)의 연구가 활발히 진행되고 있다. 연구가 진행된 재구성 가능한 아날로그-디지털 변환기로는 파이프라인 아날로그-디지털 변환기(Pipeline Analog - Digital Converter) 또는 델타-시그마 아날로그 디지털 변환기(Delta-Sigma Analog - Digital Converter)의 구조를 변형한 구조들이 있으나, 델타-시그마 아날로그-디지털 변환기의 오버샘플링 비율(Oversampling Ratio)를 조절하는 방식은 입력 대역폭(Input Bandwidth)이 넓어질 경우에는 해당하는 오버샘플링 비율을 구현하는 것이 불가능하며, 타임 인터리브드(Time Interleaved) 방식을 사용한 파이프라인 아날로그-디지털 변환기는 면적소모가 크고 미스매치(Mismatch)에 취약하다는 단점이 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 전압제어 발진기(Voltage Controlled Oscillator, VCO)를 이용하여 광대역 샘플링 주파수 에서 동작하면서 구조적 변화없이 해상도와 소비전력을 조절할 수 있는 아날로그-디지털 변환기를 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 아날로그-디지털 변환기는 선택된 해상도 모드에 따라 입력신호의 크기를 변환하는 입력 조절회로, 및 상기 변환된 입력신호에 대한 디지털코드를 생성하는 디지털코드 생성회로를 포함한다.
상기 입력 조절회로는 샘플링 클럭에 응답하여 아날로그 입력신호를 샘플링하고, 홀딩하는 샘플-앤-홀드 회로를 포함할 수 있으며, 상기 선택된 해상도 모드에 따라 선택된 디지털 제어신호에 응답하여 상기 변환비율을 결정할 수 있다.
상기 디지털코드 생성회로는 링 형태로 연결된 복수의 지연 스테이지들을 포함하고, 상기 입력 조절회로의 출력신호에 상응하여 상기 복수의 지연 스테이지들 각각의 출력단에서 서로 위상차가 있는 복수의 발진신호들을 출력하는 전압제어 발진기, 및 샘플링 클럭의 매 주기 동안의 상기 복수의 발진신호들의 위상변화량들을 검출하고, 검출된 위상변화량들에 기초하여 디지털코드를 출력하는 위상변화량 검출부를 포함할 수 있다.
상기 위상변화량 검출부는 제1 검출부, 제2 검출부, 제3 검출부 및 위상정보 합성부를 포함할 수 있다. 상기 제1 검출부는 상기 복수의 발진신호들에 기초하여, 상기 샘플링 클럭의 매 주기 시작 시점부터, 상기 샘플링 클럭의 매 주기 동안 첫 번째로 나타나는 기준 발진신호의 상승 모서리까지의 제1 위상변화량을 검출한다. 상기 제2 검출부는 상기 복수의 발진신호들에 기초하여, 상기 샘플링 클럭의 매 주 기 동안 마지막으로 나타나는 상기 기준 발진신호의 상승 모서리부터, 상기 샘플링 클럭의 매 주기 끝 시점까지의 제2 위상변화량을 검출한다. 상기 제3 검출부는 상기 샘플링 클럭의 매 주기 동안 첫 번째로 나타나는 상기 기준 발진신호의 상승 모서리부터, 마지막으로 나타나는 상기 기준 발진신호의 상승 모서리까지의 제3 위상변화량을 검출한다. 상기 위상정보 합성부는 상기 제1 검출부, 상기 제2 검출부 및 상기 제3 검출부로부터 제공받은 위상정보를 합성하여 디지털코드를 출력한다.
상기 제1 검출부는 상기 복수의 지연 스테이지들 각각의 출력단에서 발진신호를 입력받아 상기 샘플링 클럭에 동기하여 출력하는 복수의 플립플롭, 및 상기 복수의 플립플롭의 출력값들로부터 상기 제1 위상변화량를 결정하는 제1 위상정보 생성부를 포함할 수 있다.
상기 제2 검출부는 상기 복수의 지연 스테이지 각 출력단의 발진신호를 입력받아 상기 샘플링 클럭에 동기하여 출력하는 복수의 플립플롭, 및 상기 복수의 플립플롭의 출력값들로부터 상기 제2 위상변화량를 결정하는 제2 위상정보 생성부를 포함할 수 있다.
상기 제3 위상 검출부는 상기 복수의 지연 스테이지의 출력단들 중 서로 위상이 반대인 두 개의 출력단으로부터 입력되는 발진신호의 상승 모서리를 각각 계수하는 두 개의 카운터, 및 상기 두 개의 출력단 이외의 출력단으로부터 발진신호의 상승 모서리를 계수하는 적어도 하나 이상의 카운터를 포함하며, 상기 카운터들의 출력값들로부터 상기 기준 발진신호의 상승 모서리의 수를 결정할 수 있다.
본 발명의 일 실시예에 따른 아날로그-디지털 변환방법은 선택된 해상도 모 드에 따라 아날로그 입력신호의 크기를 변환하는 단계, 및 상기 변환된 입력신호에 대한 디지털코드를 생성하는 단계를 포함한다.
상기 디지털코드를 생성하는 단계는 상기 변환된 입력신호에 상응하여 전압제어 발진기에 포함된 복수의 지연 스테이지의 각 출력단으로 서로 위상차가 있는 복수의 발진신호들을 출력하는 단계와 샘플링 클럭의 매 주기 동안의 상기 복수의 발진신호들의 위상변화량들을 검출하는 단계, 및 상기 검출된 위상변화량들에 기초하여 디지털코드를 생성하는 단계를 포함할 수 있다.
상기 위상변화량를 검출하는 단계는 상기 복수의 발진신호들에 기초하여, 상기 샘플링 클럭의 매 주기 시작 시점부터, 상기 샘플링 클럭의 매 주기 동안 첫 번째로 나타나는 기준 발진신호의 상승 모서리까지의 제1 위상변화량를 검출하는 단계와, 상기 복수의 발진신호들에 기초하여, 상기 샘플링 클럭의 매 주기 동안 마지막으로 나타나는 상기 기준 발진신호의 상승 모서리부터, 상기 샘플링 클럭의 매 주기 끝 시점까지의 제2 위상변화량를 검출하는 단계, 및 상기 샘플링 클럭의 매 주기 동안 첫 번째로 나타나는 상기 기준 발진신호의 상승 모서리부터, 마지막으로 나타나는 상기 기준 발진신호의 상승 모서리까지의 제3 위상변화량를 검출하는 단계를 포함할 수 있다
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예에 의한 아날로그-디지털 변환기를 상세히 설명한다.
도 1은 본 발명의 일 실시예에 의한 아날로그-디지털 변환기의 구조를 나타낸 블록 다이어그램이다.
도 1을 참조하면, 아날로그-디지털 변환기는 입력 조절회로(100)와 디지털코드 생성회로(200)를 포함한다.
입력 조절회로(100)는 해상도 모드에 따라 아날로그 입력신호의 크기를 변환하여 디지털코드 생성회로(200)에 제공한다. 입력 조절회로(100)는 이득을 조절할 수 있는 가변 이득 증폭기(Variable Gain Amplifier, VGA)를 포함할 수 있으며 디지털 제어신호(CONTROL SIGNAL)에 의해 가변 이득 증폭기의 이득을 조절함으로써 아날로그-디지털 변환기의 해상도가 조절될 수 있다.
디지털코드 생성회로(200)는 입력 조절회로(100)에 의해 변환된 입력신호에 상응하는 디지털코드를 출력하며, 전압제어 발진기(210)와 위상변화량 검출부(220)를 포함할 수 있다.
전압제어 발진기(210)는 입력전압에 비례한 주파수를 갖는 발진신호를 생성한다. 본 발명의 일시예에 의한 아날로그-디지털 변환기는 아날로그 입력신호를 양자화하기 위해 같은 전압제어 발진기(210)를 사용한다. 전압제어 발진기(210)는 입력신호를 아날로그 도메인에서 시간 도메인으로 변환하며, 전압제어 발진기(210)내에 포함된 지연 스테이지의 수에 따라서 양자화 되는 단위의 크기가 결정될 수 있다.
본 발명의 일실시예에 의하면, 전압제어 발진기에는 4개 지연 스테이지가 포함되어 있으며 각 지연 스테이지는 입력신호를 반전하여 출력하는 완전 차동 링 오실레이터(Fully Differential Ring Oscillator)로 구현될 수 있다. 따라서, 4개의 지연 스테이지에서 모두 8개의 출력단을 가지며 각 출력단에서 출력되는 8개의 발 진신호는 각각 지연 스테이지의 전파지연(Propagation Delay)만큼 위상차가 생기게 된다. 실시예에 따라서 전압제어 발진기의 종류나 지연 스테이지의 수는 변화할 수 있다. 전압 제어발진기(210)는 입력전압에 비례한 주파수를 갖는 발진신호를 출력하기 때문에 위상변화량 검출부(220)를 통해 발진신호의 주파수를 검출하는 방식으로 아날로그-디지털 변환이 가능하다. 주파수는 일정 시간동안의 위상변화량과 비례하므로 주파수 대신 위상변화량를 검출하여도 동일한 기능을 수행할 수 있다. 이하, 주파수라는 용어 대신 위상변화량이라는 용어를 사용하여 설명한다.
위상변화량 검출부(220)는 전압제어 발진기(210)의 발진신호의 위상변화량를 검출하여 위상변화량에 대응되는 디지털코드를 출력한다. 본 발명의 일 실시예에서는 높은 해상도을 얻기 위해 전압제어 발진기(210) 각 출력단에서 모두 발진신호를 검출한다.
위상변화량 검출부(220)는 제1 검출부(221), 제2 검출부(222), 제3 검출부(223), 및 위상정보 합성부(224)를 포함할 수 있다. 제1 검출부(221), 제2 검출부(222), 및 제3 검출부(223)는 전압제어 발진기(210)가 출력하는 발진신호의 위상변화량을 부분적으로 검출하여 위상정보를 위상정보 합성부(224)에 제공하고, 위상정보 합성부(224)는 제1 검출부(221), 제2 검출부(222), 및 제3 검출부(223)의 위상정보를 종합하여 최종적인 디지털코드를 생성하여 출력한다.
제1 검출부(221)는 복수의 발진신호를 샘플링 클럭(CLK)에 동기하여 출력해주는 복수의 플립플롭이 포함된 플립플롭 블록(FLIP-FLOP BLOCK)과 플립플롭 블록(FLIP-FLOP BLOCK)의 출력값들로부터 위상변화량을 검출하는 제1 위상정보 생성 부(PHASE INORMATION GENERATOR 1)를 포함할 수 있다.
제2 검출부(222)는 복수의 발진신호를 샘플링 클럭(CLK)에 동기하여 출력해주는 복수의 플립플롭이 포함된 플립플롭 블록(FLIP-FLOP BLOCK)과 플립플롭 블록(FLIP-FLOP BLOCK)의 출력값들로부터 위상변화량을 검출하는 제2 위상정보 생성부(PHASE INORMATION GENERATOR 2)를 포함할 수 있다.
제3 검출부(223)는 발진신호들의 상승 모서리를 계수하는 카운팅 블록(COUNTING BLOCK)과 카운팅 블록(COUNTING BLOCK)의 출력값으로부터 위상변화량을 검출하는 제3 위상정보 생성부(PHASE INORMATION GENERATOR 3)를 포함할 수 있다.
도 2는 전압제어 발진기의 지연 스테이지의 각 출력단에서 출력되는 발진신호를 나타낸 파형도이다.
도 2를 참조하면, 복수의 발진신호들(OSC1~OSC8)은 지연 스테이지에서의 단위 지연시간(TD) 만큼 서로 위상차가 있다. 복수의 발진신호들(OSC1~OSC8) 중 하나를 기준 발진신호(OSC1)로 선택하면 나머지 발진신호들(OSC2~OSC8)은 각각 이전 발진신호에 비해 단위 지연시간(TD) 만큼의 위상차가 있다.
도 3은 기준 발진신호(OSC1)와 샘플링 클럭(CLK)를 비교한 파형도이다.
도 3을 참조하면, 아날로그 입력신호가 전압제어 발진기를 거쳐서 발진신호로 출력된 후, 샘플링 클럭(CLK)의 매 주기의 상승 모서리(Rising Edge)에서 샘플링 되므로 기준 발진신호(OSC1)에서 샘플링 클럭(CLK)의 매 주기 동안(PHT)의 위상변화량을 검출하게 된다. 샘플링 클럭(CLK)의 매 주기(PHT)내에는 다수의 기준 발 진신호(OSC1)의 상승 모서리가 존재하게 되므로, 샘플링 클럭(CLK)의 매 주기 시작 시점부터 기준 발진신호(OSC1)의 첫 번째 상승 모서리 사이의 구간인 제1 구간(PH1), 기준 발진신호(OSC1)의 마지막 상승 모서리와 샘플링 클럭(CLK)의 매 주기 끝 시점 사이의 구간인 제2 구간(PH2), 기준 발진신호(OSC1)의 첫 번째 상승모서리와 마지막 상승 모서리 사이의 구간인 제3 구간(PH3) 구간으로 나눌 수 있다. 따라서 제1 구간(PH1), 제2 구간(PH2), 및 제3 구간(PH3)을 모두 합하면 샘플링 클럭(CLK)의 한 주기(PHT)가 된다. 도 1에서의 제1 검출부(221), 제2 검출부(222), 및 제3 검출부(223)에서 각각 제1 구간(PH1), 제2 구간(PH2), 및 제3 구간(PH3)에서의 기준 발진신호의 위상변화량을 검출하고, 도 1의 위상정보 합성부(224)에서 제1 구간(PH1), 제2 구간(PH2), 및 제3 구간(PH3)의 위상변화량을 합하면 샘플링 클럭(CLK)의 한 주기(PHT) 동안의 기준 발진신호의 위상변화량이 검출된다. 제3 구간(PH3)의 위상변화량은 제3 검출부(223)에 포함된 카운터를 이용하여, 샘플링 구간(PHT)동안 기준 발진신호의 상승 모서리를 계수하여 검출할 수 있다. 만약 샘플링 구간(PHT) 동안 기준 발진신호(OSC1)의 상승모서리가 K 개 검출되었다면 위상변화량은 360°×(K-1)이 된다. 360°의 위상변화량은 편의상 수치 8로 표현한다면 수치 8×(K-1)로 나타낼 수도 있다.
도 4는 제1 검출부의 검출과정을 설명하기 위한 파형도이다.
도 4에는 기준 발진신호(OSC1)와 함께 단위 지연시간(TD)만큼 위상차가 있는 복수의 발진신호들(OSC2~OSC8)의 파형이 나타나 있다. 본 발명의 일 실시예에서 전압제어 발진기는 차동 신호를 출력하는 4개의 지연 스테이지가 포함되어 있으므로 모두 8개의 출력단에서 위상차가 있는 발진신호를 출력한다. 기준 발진신호(OSC1)에는 한 주기동안의 구간을 8개의 등간격 구간(D1~D8)으로 나눌 수 있으며, 이때 간격 하나는 단위 지연시간(TD)에 해당한다. 제1 구간(PH1)의 위상변화량을 검출하기 위해 복수의 발진신호(OSC1~OSC8)의 출력값을 모두 체크한다. 일 실시예에서는 복수의 발진신호들 중에 논리값이 1 에서 0으로 바뀌는 발진신호를 검색하면 제1 구간(PH1)의 위상변화량을 대략적으로 검출할 수 있다.
도 4를 참조하면, 샘플링 클럭의 상승 모서리가 나타나는 시점에서 발진신호들(OSC1~OSC3)은 논리값 0을 갖고, 발진신호들(OSC4~OSC7)은 논리값 1을 가지며, 발진신호들(OSC8)은 논리값 0을 가진다. 즉, 일곱 번째 발진신호(OSC7)에서 논리값 1이었던 것이 여덟 번째 발진신호(OSC8)에서 논리값 0으로 바뀌게 되므로 기준 발진신호(OSC1)의 등간격의 구간(D1~D8) 중 7번째 구간(D7)에서 샘플링 클럭의 상승 모서리가 발생하였다는 것을 알 수 있으며, 전제 등간격이 8개이므로 편의상 360°의 위상변화를 수치 8로 표현한다면, 제1 구간(PH1)의 위상변화량은 수치 1로 대략적으로 검출할 수 있다. 같은 원리로 만약 기준 발진신호의 등간격 구간(D1~D8)중 3번째 구간(D3)에서 샘플링 클럭의 상승 모서리가 나타났다면, 세 번째 발진신호(OSC3)에서 논리값 1을 가진 것이 네 번째 발진신호(OSC4)에서 논리값 0으로 바뀌게 될 것이다.
도 5는 제2 검출부의 검출과정을 설명하기 위한 파형도이다.
도 5에서 제2 구간(PH2)의 위상변화량을 검출하는 방법은 도4의 설명과 유사하다. 제2 구간(PH2)의 위상변화량을 검출하기 위해 복수의 발진신호(OSC1~OSC8)의 출력값을 모두 체크한다. 일 실시예에서는 복수의 발진신호들(OSC1~OSC8) 중에 논리값이 1에서 0으로 바뀌는 발진신호를 검색하면 P1의 간격을 대략적으로 검출할 수 있다.
도 5를 참조하면, 기준 발진신호의 등간격 구간(D1~D8) 중 두 번째 구간(D2)에서 샘플링 클럭의 상승 모서리가 발생하였을 때, 발진신호들(OSC1~OSC2)은 논리값 1을 갖고, 발진신호들(OSC3~OSC6)은 논리값 0을 가지며, 발진신호들(OSC7~OSC8)은 논리값 1을 가진다. 즉, 두 번째 발진신호(OSC2)에서 논리값 1이었던 것이 세 번째 발진신호(OSC3)에서 논리값 0으로 바뀌게 되므로 기준 발진신호(OSC1)의 등간격 구간(D1~D8)중 2번째 구간(D2)에서 샘플링 클럭의 상승 모서리가 발생하였다는 것을 알 수 있으며, 편의상 360°의 위상변화를 수치 8로 표현하면, 제2 구간(PH2)의 구간은 수치 2로 대략적으로 검출할 수 있다.
도 4와 도5를 통해서 설명된 바와 같이 지연 스테이지의 각 출력단의 발진신호를 이용하면, 단순히 발진신호 하나의 상승 모서리를 계수하여 디지털코드로 변환한 것처럼 360° 단위로 위상변화량을 검출할 수 있는 것에 비해 더 세밀하게 위상변화량을 검출할 수 있어 해상도가 향상된다. 또한 동일한 해상도를 얻기 위해 하나의 발진신호를 이용한 것 보다 전압제어 발진기의 입력전압이 낮아지게 되어 전력소모를 줄이는 장점이 있다. 실시예에 따라서 지연 스테이지의 수는 적절히 조정할 수 있을 것이다.
도 6은 제3 검출부의 동작을 나타내기 위한 다이어그램이다.
이하, 도 6을 참조하여, 제3 검출부의 동작을 설명한다.
도 3의 제3 구간(PH3)의 위상변화량은 카운터를 이용하여, 샘플링 구간동안(PHT) 기준 발진신호(OSC1)의 상승 모서리를 계수하여 검출할 수 있다. 그런데, 도 6에서 보여지듯이, 데이터를 샘플링 클럭의 상승 모서리에서 값을 저장하는 플립플롭에서 샘플링 클럭의 상승 모서리와 데이터의 천이(Transition)가 근접하게 되면 잘못된 값을 저장하게 되므로 조정이 필요하다. 만약 제3 검출부(223)에서 전압제어 발진기(210)의 하나의 출력단에서 발진신호를 상승 모서리를 계수할 경우 이런 문제가 발생할 수 있다. 이와 같은 문제를 피하기 위해서 샘플링 클럭의 천이와 데이터의 천이가 근접하게 일어나는 구간이 생기지 않도록 해준다. 본 발명의 일 실시에에서는 전압제어 발진기(210)의 복수의 출력단 중 세 개의 출력단에 발진신호를 계수한다. 만약 발진신호(OSC1)에서 위와 같은 문제가 발생할 경우 발진신호(OSC1)와 위상차가 180°인 발진신호(OSC5)를 카운팅하면 문제가 해결되지만, 두 개가 아닌 세 개 이상의 카운터를 쓰는 것이 효과적일 수 있다. 즉, 샘플링 클럭의 매 주기의 시작 시점에서의 상승 모서리에서 발진신호(OSC1)에 문제가 발생하여 발진신호(OSC5)로 대체하여도 샘플링 클럭의 매 주기의 끝 시점에서의 상승 모서리에서 문제가 발생하는 경우가 있기 때문이다. 따라서 발진신호(OSC1, OSC3, OSC5)의 세 가지 발진신호에 대해서 카운트를 해 준다. 세 개의 발진신호중 중 위가 같은 에러가 발생하지 않는 발진신호를 선택하는 방법은 제1 검출부와 제2 검출부로부터 알아낼 수 있다. 천이가 일어나는 곳의 제1 구간(PH1)의 위상변화량과 제2 구간(PH2)의 위상변화량은 수치 7, 8, 1, 2와 같이 상승모서리에 가까운 값들이므로 이들 값을 가질 때는 다른 발진신호를 선택하게 만들면 된다.
이하, 도 1 내지 도 6과 식 1을 참조하여 본 발명의 일실시예에 의한 아날로그-디지털 변환기에서 입력 조절회로를 이용해 해상도를 조절하는 원리에 대해서 설명한다.
[식 1]
Figure 112006090207480-pat00001
식 1은 전압 제어 발진기를 양자화기(Quantizer)로 이용한 아날로그-디지털 변환기의 해상도를 나타낸 식이다. 이 식에서 1LSB는 전압제어 발진기가 양자화 시키는 위상의 크기를 의미한다. 아날로그-디지털 변환기의 해상도와 소비전력을 조절하기 위해서 전압제어 발진기의 아날로그 입력신호의 입력범위, 즉, 제어전압의 범위를 조절하는데 입력범위의 최소점을 고정시키고 최대점를 낮추게 되면 식 1에서 Ftuningrange가 낮아짐에 따라 해상도가 낮아지고 전압제어 발진기 및 카운터의 소비전력 또한 낮아지게 된다.
예를들어, 전압제어 발진기의 입력 전압범위가 0.4~1.2V일때 위상변화량 검출부에 의해 검출된 위상변화량의 최소값과 최대값이 각각 수치 10과 수치 90이라고 가정할 경우, 해상도는 log2(90-10)으로 대략 6.32bit정도가 된다. 이때 전압제어 발진기의 입력전압의 범위를 0.4~0.8V로 줄이면 해당하는 위상변화량의 최소값과 최대값이 각각 수치 10과 수치 50으로 줄어들기 때문에 해상도는 log2(50-10)으로 5.32bit가 된다.
이것은 제어신호에 의해 입력범위를 조절할 수 있는 입력 조절회로를 전압제 어 발진기의 입력단에 배치하여 구현할 수 있으며, 샘플-앤-홀드 회로를 이용할 경우에는 샘플-앤-홀드 회로에 사용되는 버퍼의 부하(load)를 디지털적으로 제어하여 이득을 변화시키는 방식으로 구현할 수도 있다.
도 7A 내지 도 7C는 전압제어 발진기를 이용한 아날로그-디지털 변환기의 샘플링 주파수와 해상도 특성을 나타낸 그래프이다.
도 7A는 CMOS 공정을 사용한 전압제어 발진기의 검증결과로부터 전압제어 발진기를 이용한 아날로그-디지털 변환기의 샘플링 주파수에 따른 해상도를 나타내었다. 도 7B는 다표준 통신(Multi-Standard Communication)에 필요한 아날로그 디지털 변환기의 샘플링 주파수에 따른 해상도를 나타낸다. 본 실시예에 의한 아날로그 디지털 변환기는 다 표준 통신(Multi-Standard Communication)에 필요한 아날로그-디지털 변환기의 사양을 만족시키는 것을 알 수 있다.
도 7C는 본 발명의 실시예에 의한 아날로그 디지털 변환기의 해상도 조절을 나타낸 그래프이다. 다표준 어플리케이션(Multi-Standard Application)에 적용할 경우, 도 7C에서처럼 가장 높은 해상도를 요구하는 표준을 만족하도록 설계하고 입력 조절회로를 통해 입력범위를 조절함으로서 해상도와 소비전력을 낮출 수 있다.
상기와 같은 본 발명에 일실시예에 의한 아날로그-디지털 변환기는 전압제어 발진기(Voltage Controlled Oscillator, VCO)를 이용하여 광대역 샘플링 주파수에서 동작하면서 구조적 변화없이 소비전력과 해상도를 조절할 수 있는 아날로그-디지털 변환기를 제공한다.
또한, 아날로그-디지털 변환기는 전압제어 발진기의 복수의 지연 스테이지 출력단으로부터 위상을 검출하므로써 하나의 출력단으로부터 위상을 검출하는 것보다 높은 해상도를 얻을 수 있으며, 3개의 카운터를 사용하여 상승 모서리를 검출하는 과정에서 발생하는 에러를 방지할 수 있다.
이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (11)

  1. 선택된 해상도 모드에 따라 입력신호의 크기를 변환하는 입력 조절회로; 및
    상기 변환된 입력신호에 대한 디지털코드를 생성하는 디지털코드 생성회로를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  2. 제1항에 있어서, 상기 입력 조절회로는 샘플링 클럭에 응답하여 아날로그 입력신호를 샘플링하고, 홀딩하는 샘플-앤-홀드 회로를 포함하는 아날로그-디지털 변환기.
  3. 제1항에 있어서, 상기 입력 조절회로는 상기 선택된 해상도 모드에 따라 선택된 디지털 제어신호에 응답하여 상기 입력신호의 크기를 변환하는 것을 특징으로 하는 아날로그-디지털 변환기.
  4. 제1항에 있어서, 상기 디지털코드 생성회로는
    링 형태로 연결된 복수의 지연 스테이지들을 포함하고, 상기 입력 조절회로의 출력신호에 상응하여 상기 복수의 지연 스테이지들 각각의 출력단에서 서로 위상차가 있는 복수의 발진신호들을 출력하는 전압제어 발진기; 및
    샘플링 클럭의 매 주기 동안의 상기 복수의 발진신호들의 위상변화량들을 검출하고, 검출된 위상변화량들에 기초하여 디지털코드를 출력하는 위상변화량 검출 부를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  5. 제4항에 있어서, 상기 위상변화량 검출부는
    상기 복수의 발진신호들에 기초하여, 상기 샘플링 클럭의 매 주기 시작 시점부터, 상기 샘플링 클럭의 매 주기 동안 첫 번째로 나타나는 기준 발진신호의 상승 모서리까지의 제1 위상변화량을 검출하는 제1 검출부;
    상기 복수의 발진신호들에 기초하여, 상기 샘플링 클럭의 매 주기 동안 마지막으로 나타나는 상기 기준 발진신호의 상승 모서리부터, 상기 샘플링 클럭의 매 주기 끝 시점까지의 제2 위상변화량을 검출하는 제2 검출부;
    상기 샘플링 클럭의 매 주기 동안 첫 번째로 나타나는 상기 기준 발진신호의 상승 모서리부터, 마지막으로 나타나는 상기 기준 발진신호의 상승 모서리까지의 제3 위상변화량을 검출하는 제3 검출부; 및
    상기 제1 검출부, 상기 제2 검출부 및 상기 제3 검출부로부터 제공받은 위상정보를 합성하여 디지털코드를 출력하는 위상정보 합성부를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  6. 제5항에 있어서, 상기 제1 검출부는
    상기 복수의 지연 스테이지들 각각의 출력단에서 발진신호를 입력받아 상기 샘플링 클럭에 동기하여 출력하는 복수의 플립플롭; 및
    상기 복수의 플립플롭의 출력값들로부터 상기 제1 위상변화량를 결정하는 제1 위상정보 생성부를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  7. 제5항에 있어서, 상기 제2 검출부는
    상기 복수의 지연 스테이지 각 출력단의 발진신호를 입력받아 상기 샘플링 클럭에 동기하여 출력하는 복수의 플립플롭; 및
    상기 복수의 플립플롭의 출력값들로부터 상기 제2 위상변화량를 결정하는 제2 위상정보 생성부를 포함하는 것을 특징으로 하는 아날로그-디지털 변환기.
  8. 제5항에 있어서, 상기 제3 검출부는
    상기 복수의 지연 스테이지의 출력단들 중 서로 위상이 반대인 두 개의 출력단으로부터 입력되는 발진신호의 상승 모서리를 각각 계수하는 두 개의 카운터; 및
    상기 두 개의 출력단 이외의 출력단으로부터 발진신호의 상승 모서리를 계수하는 적어도 하나 이상의 카운터를 포함하며,
    상기 카운터들의 출력값들로부터 상기 기준 발진신호의 상승 모서리의 수를 결정하는 것을 특징으로 하는 아날로그-디지털 변환기.
  9. 선택된 해상도 모드에 따라 아날로그 입력신호의 크기를 변환하는 단계; 및
    상기 변환된 입력신호에 대한 디지털코드를 생성하는 단계를 포함하는 것을 특징으로 하는 아날로그-디지털 변환 방법.
  10. 제9항에 있어서, 상기 디지털코드를 생성하는 단계는
    상기 변환된 입력신호에 상응하여 전압제어 발진기에 포함된 복수의 지연 스테이지의 각 출력단으로 서로 위상차가 있는 복수의 발진신호들을 출력하는 단계;
    샘플링 클럭의 매 주기 동안의 상기 복수의 발진신호들의 위상변화량들을 검출하는 단계; 및
    상기 검출된 위상변화량들에 기초하여 디지털코드를 생성하는 단계를 포함하는 것을 특징으로 하는 아날로그-디지털 변환방법.
  11. 제10항에 있어서, 상기 위상변화량를 검출하는 단계는
    상기 복수의 발진신호들에 기초하여, 상기 샘플링 클럭의 매 주기 시작 시점부터, 상기 샘플링 클럭의 매 주기 동안 첫 번째로 나타나는 기준 발진신호의 상승 모서리까지의 제1 위상변화량를 검출하는 단계;
    상기 복수의 발진신호들에 기초하여, 상기 샘플링 클럭의 매 주기 동안 마지막으로 나타나는 상기 기준 발진신호의 상승 모서리부터, 상기 샘플링 클럭의 매 주기 끝 시점까지의 제2 위상변화량를 검출하는 단계; 및
    상기 샘플링 클럭의 매 주기 동안 첫 번째로 나타나는 상기 기준 발진신호의 상승 모서리부터, 마지막으로 나타나는 상기 기준 발진신호의 상승 모서리까지의 제3 위상변화량를 검출하는 단계를 포함하는 것을 특징으로 하는 아날로그-디지털 변환방법.
KR1020060122430A 2006-12-05 2006-12-05 해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법 KR100866500B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060122430A KR100866500B1 (ko) 2006-12-05 2006-12-05 해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060122430A KR100866500B1 (ko) 2006-12-05 2006-12-05 해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법

Publications (2)

Publication Number Publication Date
KR20080051408A KR20080051408A (ko) 2008-06-11
KR100866500B1 true KR100866500B1 (ko) 2008-11-03

Family

ID=39806407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060122430A KR100866500B1 (ko) 2006-12-05 2006-12-05 해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법

Country Status (1)

Country Link
KR (1) KR100866500B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548458A (ja) * 1991-08-20 1993-02-26 Sharp Corp Ａ／ｄ変換回路
JPH06224761A (ja) * 1991-12-06 1994-08-12 Interbold 自動レンジ制御を備えるアナログ／ディジタル変換器回路
KR20060068263A (ko) * 2004-12-16 2006-06-21 엘지전자 주식회사 해상도 판단 장치 및 해상도 판단 방법
KR20060091339A (ko) * 2005-02-14 2006-08-21 엘지전자 주식회사 테스트 패턴 인식 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0548458A (ja) * 1991-08-20 1993-02-26 Sharp Corp Ａ／ｄ変換回路
JPH06224761A (ja) * 1991-12-06 1994-08-12 Interbold 自動レンジ制御を備えるアナログ／ディジタル変換器回路
KR20060068263A (ko) * 2004-12-16 2006-06-21 엘지전자 주식회사 해상도 판단 장치 및 해상도 판단 방법
KR20060091339A (ko) * 2005-02-14 2006-08-21 엘지전자 주식회사 테스트 패턴 인식 방법

Also Published As

Publication number Publication date
KR20080051408A (ko) 2008-06-11

Similar Documents

Publication Publication Date Title
US20210044300A1 (en) High Linearity Phase Interpolator
US8269660B2 (en) Analog to digital conversion circuit and method
US8890624B2 (en) Fractional and integer PLL architectures
CN105897258B (zh) 时数转换器和锁相环
EP2490336B1 (en) Tracking analog-to-digital converter (ADC) with a self-controlled variable clock
JP5561010B2 (ja) 逐次比較型ａｄ変換器及び逐次比較型ａｄ変換器の動作クロック調整方法
US8471743B2 (en) Quantization circuit having VCO-based quantizer compensated in phase domain and related quantization method and continuous-time delta-sigma analog-to-digital converter
KR101082415B1 (ko) 계층구조 위상 디지털 변환기
US11451235B2 (en) Time interleaved analog-to-digital converter
US10270460B1 (en) Coarse-fine quantization architecture for multiphase VCO-based ADCs
US6404364B1 (en) Multistage converter employing digital dither
US7586335B2 (en) Digital phase detector and a method for the generation of a digital phase detection signal
US8941526B2 (en) Time integrator and ΔΣ time-to-digital converter
CN112311400A (zh) 包括最大长度序列生成器的基于压控振荡器的模数转换器
US20220173749A1 (en) Transition-state output device, time-to-digital converter, and analog-to-digital converter circuit
CN110069008B (zh) 一种时间数字转换器系统及包含该系统的倍数延迟锁相环
KR100866500B1 (ko) 해상도 조절이 가능한 아날로그-디지털 변환기 및 변환방법
KR20080051676A (ko) 알고리즘 아날로그-디지털 변환기
US6967503B2 (en) Comparator
CN113726328A (zh) 基于闭环振荡器的传感器接口电路
US20090091483A1 (en) Flash analog to digital converter (adc)
KR100850777B1 (ko) 오버샘플링에 의해 해상도를 향상시킨 아날로그-디지털변환방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111007

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee