KR20020084447A - 톱니파 발생회로 - Google Patents

톱니파 발생회로 Download PDF

Info

Publication number
KR20020084447A
KR20020084447A KR1020010023714A KR20010023714A KR20020084447A KR 20020084447 A KR20020084447 A KR 20020084447A KR 1020010023714 A KR1020010023714 A KR 1020010023714A KR 20010023714 A KR20010023714 A KR 20010023714A KR 20020084447 A KR20020084447 A KR 20020084447A
Authority
KR
South Korea
Prior art keywords
value
converter
output
voltage value
reference voltage
Prior art date
Application number
KR1020010023714A
Other languages
English (en)
Inventor
김형걸
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020010023714A priority Critical patent/KR20020084447A/ko
Publication of KR20020084447A publication Critical patent/KR20020084447A/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K4/00Generating pulses having essentially a finite slope or stepped portions
    • H03K4/06Generating pulses having essentially a finite slope or stepped portions having triangular shape
    • H03K4/08Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 톱니파 발생회로에 관한 것으로, 더욱 상세하게는 전파 고도계의 VCO에 톱니파 신호를 제공하는 톱니파 발생 회로에 있어서, 기준 전압값을 이용하여 입력되는 디지털값을 아날로그값으로 변환시키는 D/A 컨버터와, 상기 D/A 컨버터로부터 출력되는 아날로그값을 기준 전압값과 비교하여 그 비교값에 해당되는 전압값을 출력하는 비교 수단과, 상기 비교 수단으로부터 출력되는 전압값을 적분하여 톱니파 신호를 출력하는 적분기로 이루어지는 것을 특징으로 한다.
따라서 상기와 같이 구성된 본 발명에 따르면 적분기로 일정 범위 내의 입력값이 입력되도록 함으로써 n값의 변화에 관계없이 항상 일정한 오차를 가질 수 있다.

Description

톱니파 발생회로{SAWTOOTH GENERATION CIRCUIT}
본 발명은 톱니파 발생회로에 관한 것으로, 더욱 상세하게는 전파 고도계의 Vco(Voltage Control Oscillator : 전압 제어 발진기)의 제어 신호인 톱니파(Sawtooth) 신호를 발생하는 회로에 감산기를 구성함으로써 톱니파의 주기 변화가 일정하게 유지되도록 하는 톱니파 발생회로에 관한 것이다.
일반적으로 전파 고도계에서 송신 주파수를 제어하기 위하여 VCO를 사용한다. 이러한 VCO를 제어하기 위해서는 톱니파 신호가 사용되는데, 이러한 톱니파 신호를 발생하기 위해서는 도 1에 도시된 바와 같은 톱니파 신호 발생 회로(1)가 구비된다.
도 1을 참조하면, 톱니파 신호 발생 회로(1)는 D/A 컨버터(2)와, 적분기(3)로 구성된다.
D/A 컨버터(2)는 기준 전압(Vref)을 이용하여 입력되는 디지털값(n)을 아날로그값으로 변환시킨다.
적분기(3)는 D/A 컨버터(2)로부터 출력되는 아날로그값을 적분하여 톱니파 신호(Vout)를 출력한다.
이러한 적분기(3)의 출력 전압값은 아래의 수학식 1과 같다.
이러한 톱니파 발생 회로(1)로부터 출력되는 톱니파 신호는 도 2에 도시된 바와 같고, 도 2의 T, 즉 주기값은 아래의 수학식 2와 같이 구해진다.
상기의 수학식 1에서 보는 바와 같이 n값이 클 때는 관계가 없으나 D/A 컨버터(2)의 n값이 작을수록 T가 커지므로 결국, 스텝 에러가 발생한다.
이를 도 3을 참조하여 보다 상세하게 설명하면, 도 3의 a는n과, n-1이고, 도 3의 b는 n/10과, n/10-1인데, 결국 이들의 T값은 10배 차이, 즉 t2가 t1보다 10배간격이 넓다. 그리하여 T는 결국 R이기 때문에 오차가 커지는 문제점이 있다.
따라서 본 발명의 목적은 상기와 같은 문제점을 해결하기 위한 것으로, 적분기로 일정 범위 내의 입력값이 입력되도록 함으로써 n값의 변화에 관계없이 항상 일정한 오차를 갖도록 하는데 있다.
도 1은 종래의 톱니파 발생회로의 구성을 개략적으로 나타낸 블록도
도 2는 도 1의 적분기로부터 출력되는 톱니파 신호를 주기를 보인 파형도
도 3은 도 1의 실시예에 따른 톱니파 신호의 출력 파형을 나타낸 파형도
도 4는 본 발명에 따른 톱니파 발생회로의 구성을 개략적으로 나타낸 블록도
<도면중 주요부분에 대한 부호의 설명>
110 : D/A 컨버터120 : 감산기
130 ; 적분기
상기와 같은 목적을 달성하기 위한 본 발명의 특징은,
전파 고도계의 VCO에 톱니파 신호를 제공하는 톱니파 발생 회로에 있어서,
기준 전압값을 이용하여 입력되는 디지털값을 아날로그값으로 변환시키는 D/A 컨버터와,
상기 D/A 컨버터로부터 출력되는 아날로그값을 기준 전압값과 비교하여 그 비교값에 해당되는 전압값을 출력하는 비교 수단과,
상기 비교 수단으로부터 출력되는 전압값을 적분하여 톱니파 신호를 출력하는 적분기로 이루어지는 것을 특징으로 한다.
여기에서 상기 디지털값은 상기 D/A 컨버터의 맥스값에서 실제 디지털값을 뺀 값이다.
여기에서 또한 상기 비교 수단은,
상기 D/A 컨버터로부터 출력되는 아날로그값을 기준 전압값에서 감산하여 감산된 값을 출력하는 감산기이다.
여기에서 또 상기 D/A 컨버터로부터 출력되는 아날로그값을 기준 전압값에가산하여 가산된 값을 출력하는 가산기이다.
이하, 본 발명에 의한 톱니파 발생회로의 구성을 도 4를 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명에 따른 톱니파 발생회로의 구성을 개략적으로 나타낸 블록도이다.
도 4를 참조하면, 본 발명에 따른 톱니파 발생회로(100)는 기준 전압값(Vref1)을 이용하여 입력되는 디지털값(맥스값-n)을 아날로그값으로 변환시키는 D/A 컨버터(110)와, D/A 컨버터(110)로부터 출력되는 아날로그값(Vout1)을 기준 전압값(Vref2)에서 감산하여 감산된 값을 출력하는 감산기(120)와, 감산기(120)로부터 출력되는 전압값을 적분하여 톱니파 신호(Vout2)를 출력하는 적분기(130)로 구성된다.
이하 본 발명에 따른 톱니파 발생회로의 작용을 도 4를 참조하여 상세하게 설명하면 다음과 같다.
먼저 D/A 컨버터(110)에는 D/A 컨버터(110)의 맥스값에서 n값을 뺀 n'값이 입력되고, 이 n'값은 기준 전압값(Vref1)에 의해 아날로그값(Vout1)으로 출력된다.
그러면 감산기(120)에서는 D/A 컨버터(110)의 아날로그 출력값(Vout1)을 기준 전압값(Vref2)에서 감산하여 적분기(130)로 출력하고, 적분기(130)는 감산기(120)로부터 입력된 전압값을 적분하여 톱니파 신호(Vout2)를 출력한다.
즉, D/A 컨버터(110)에는 맥스값에서 n값을 뺀 n'값이 입력되고, n'값은 n값에 비해 상대적으로 크다. 한편 감산기(120)의 기준 전압값(Vref2)을 상대적으로높게 유지하면 출력되는 전압값은 항상 일정 이상의 값을 유지하고 있다.
따라서 n값의 크기와 상관없이 감산기에서 일정 범위 내의 전압값을 출력하고, 이로 인해 적분기도 일정한 오차를 갖는 톱니파 신호를 발생하여 출력하게 된다. 또 일정한 오차는 시스템 내부에서 보정을 수행하기 때문에 결국 VCO를 안정적으로 제어할 수 있다.
이상에서 설명한 바와 같이 본 발명에 따른 톱니파 발생회로에 따르면, 적분기로 일정 범위 내의 입력값이 입력되도록 함으로써 n값의 변화에 관계없이 항상 일정한 오차를 갖도록 할 수 있다.

Claims (4)

  1. 전파 고도계의 VCO에 톱니파 신호를 제공하는 톱니파 발생 회로에 있어서,
    기준 전압값을 이용하여 입력되는 디지털값을 아날로그값으로 변환시키는 D/A 컨버터와,
    상기 D/A 컨버터로부터 출력되는 아날로그값을 기준 전압값과 비교하여 그 비교값에 해당되는 전압값을 출력하는 비교 수단과,
    상기 비교 수단으로부터 출력되는 전압값을 적분하여 톱니파 신호를 출력하는 적분기로 이루어지는 것을 특징으로 하는 톱니파 발생회로.
  2. 제 1 항에 있어서,
    상기 디지털값은,
    상기 D/A 컨버터의 맥스값에서 실제 디지털값을 뺀 값임을 특징으로 하는 톱니파 발생회로.
  3. 제 1 항에 있어서,
    상기 비교 수단은,
    상기 D/A 컨버터로부터 출력되는 아날로그값을 기준 전압값에서 감산하여 감산된 값을 출력하는 감산기인 것을 특징으로 하는 톱니파 발생회로.
  4. 상기 비교 수단은,
    상기 D/A 컨버터로부터 출력되는 아날로그값을 기준 전압값에 가산하여 가산된 값을 출력하는 가산기인 것을 특징으로 하는 톱니파 발생회로.
KR1020010023714A 2001-05-02 2001-05-02 톱니파 발생회로 KR20020084447A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010023714A KR20020084447A (ko) 2001-05-02 2001-05-02 톱니파 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010023714A KR20020084447A (ko) 2001-05-02 2001-05-02 톱니파 발생회로

Publications (1)

Publication Number Publication Date
KR20020084447A true KR20020084447A (ko) 2002-11-09

Family

ID=27703306

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010023714A KR20020084447A (ko) 2001-05-02 2001-05-02 톱니파 발생회로

Country Status (1)

Country Link
KR (1) KR20020084447A (ko)

Similar Documents

Publication Publication Date Title
KR100822537B1 (ko) D급 증폭기
JP2006279849A (ja) 電圧保持回路及びクロック同期回路
US6147632A (en) Sampling frequency conversion apparatus and fractional frequency dividing apparatus for sampling frequency conversion
KR20050006885A (ko) 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법
KR20050017151A (ko) 온도 독립형 전압 제어 발진기 및 주파수 발생 방법
US7408491B2 (en) Method for determining and method for compensating a characteristic of an A/D converter, circuit arrangement for determining such a characteristic, and A/D converter circuit arrangement
US6275101B1 (en) Phase noise reduction circuits
US7167031B2 (en) Synchronizing circuit provided with hysteresis phase comparator
KR20020084447A (ko) 톱니파 발생회로
US10659074B2 (en) Delta-sigma modulator, electronic device, and method for controlling delta-sigma modulator
US10305499B2 (en) Frequency synthesizer
US6967503B2 (en) Comparator
CN110235373B (zh) D/a转换设备、方法、存储介质、电子乐器和信息处理装置
KR100379292B1 (ko) 델타-시그마형 펄스 변조회로를 구비한 디지털/아날로그변환기
KR870000793A (ko) 전압/주파수 변환장치
JP6733237B2 (ja) 周波数デルタシグマ変調信号出力装置
JP3336576B2 (ja) A/d変換器
JP4498963B2 (ja) デジタルシステム
US10886907B1 (en) Method of controlling resolution of digital pulse width modulation
US6662002B2 (en) Frequency conversion circuit and transmitter
JP2017092833A (ja) 周波数シンセサイザー
KR20030017512A (ko) 디지털 클럭 발생기
KR100190533B1 (ko) 디지탈-아날로그 변환장치
JP2004007827A (ja) A/d変換装置およびそのa/d変換方法
JPH08167848A (ja) Δς変換装置の直流電圧補償回路

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination