KR20050006885A - 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법 - Google Patents

다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법 Download PDF

Info

Publication number
KR20050006885A
KR20050006885A KR1020030046864A KR20030046864A KR20050006885A KR 20050006885 A KR20050006885 A KR 20050006885A KR 1020030046864 A KR1020030046864 A KR 1020030046864A KR 20030046864 A KR20030046864 A KR 20030046864A KR 20050006885 A KR20050006885 A KR 20050006885A
Authority
KR
South Korea
Prior art keywords
clock
duty cycle
digital
phase
circuit
Prior art date
Application number
KR1020030046864A
Other languages
English (en)
Other versions
KR100473813B1 (ko
Inventor
장영찬
배승준
박홍준
Original Assignee
학교법인 포항공과대학교
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 포항공과대학교 filed Critical 학교법인 포항공과대학교
Priority to KR10-2003-0046864A priority Critical patent/KR100473813B1/ko
Priority to US10/774,398 priority patent/US6958639B2/en
Publication of KR20050006885A publication Critical patent/KR20050006885A/ko
Application granted granted Critical
Publication of KR100473813B1 publication Critical patent/KR100473813B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

본 발명은 다중 위상 클럭의 듀티 사이클 보정 방법에 디지털적 보정 방법을 도입함으로써 시스템의 전력 절전 상태에서도 클럭의 듀티 사이클 보정 정보가 기억되며, 클럭의 듀티 사이클 보정 과정에서 클럭의 위상 정보가 일정하게 유지됨으로 다중 위상 클럭에 대한 보정이 가능하게 된 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법에 관한 것이다. 한편, 본 발명은 클럭 듀티 사이클 보정 과정에서 클럭의 상승부(clock rising edge) 정보 만을 이용함으로 입력 클럭의 듀티 사이클에 거의 영향을 받지 않도록 된 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법에 관한 것이다.
이를 위한 본 발명은 분기(shunt) 캐패시터 인버터 형태로 구성된 클럭 지연 수단; 클럭 상승부 발생 회로 그리고 클럭 하강부 발생 회로로 구성된 클럭 발생 수단; 및 적분기, 비교기, 카운트/레지스터로 구성된 클럭의 디지털 듀티 사이클 검출 수단;를 포함하는 것을 특징으로 한다.

Description

다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법{Digital duty cycle correction circuit for multi-phase clock and method thereof}
본 발명은 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법에 관한 것으로서, 더 상세하게는 다중 위상 클럭의 듀티 사이클 보정 방법에 디지털적 보정 방법을 도입함으로써 시스템의 전력 절전 상태에서도 클럭의 듀티 사이클 보정 정보가 기억되며, 클럭의 듀티 사이클 보정 과정에서 클럭의 위상 정보가 일정하게 유지됨으로 다중 위상 클럭에 대한 보정이 가능하게 된 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법에 관한 것이다.
한편, 본 발명은 클럭 듀티 사이클 보정 과정에서 클럭의 상승부(clock rising edge) 정보만을 이용함으로 입력 클럭의 듀티 사이클에 거의 영향을 받지 않도록 된 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법에 관한 것이다.
당업자에게 잘 알려진 바와 같이, 아날로그-디지털 변환기, 위상 고정 루프, 지연 고정 루프 등, 클럭이 가해지는 많은 응용분야에 듀티 사이클이 50%인 클럭이 요구된다. 그런데, 클럭의 듀티 사이클이 50%에서 벗어날 경우 아날로그-디지털 변환기의 신호 대 잡음비의 특성이 나빠지며, 다중 위상 지연 고정 루프와 다중 위상 고정 루프는 위상 옵셋이 발생되는 문제점이 존재한다.
상기한 문제점들을 해결하기 위해 종래에 이용되던 대표적인 아날로그 방식의 듀티 사이클 보정회로를 도 1에 나타내 보였다. 도 1에 도시한 보정회로는 듀티 사이클 보정부(10)와 제어 전압 발생부(20)로 이루어지는데, 듀티 사이클 보정부(10)는 도 2a에 도시한 바와 같이 구성될 수 있고, 제어 전압 발생부(20)는 도 2b에 도시한 바와 같이 구성될 수 있다.
도 1 및 도 2a, 2b를 참조하면, 50%의 클럭 듀티 사이클을 맞추기 위해 제어 전압 발생부(20)에서 차동 클럭에 대해 듀티 사이클 차이에 비례하는 아날로그 옵셋 전압을 발생시키고, 이 아날로그 옵셋 전압을 듀티 사이클 보정부(10)의 제어 전압으로 하여 클럭의 듀티 사이클을 보정한다.
상기한 종래기술에 있어서, 클럭의 듀티 사이클 정보인 아날로그 옵셋 전압은 제어 전압 발생부(20) 출력의 큰 캐패시터 부하에 저장되는데, 클럭 듀티 사이클 보정 후 전력 절전 상태에서는 듀티 사이클 보정 정보를 잃어 버리는 문제점이 있다.
또한, 차동 클럭에 대해 듀티 사이클의 차이에 비례하는 아날로그 옵셋 전압을 정확히 발생시키기 위해서는 입력 클럭의 상승부, 하강부의 기울기가 완만해야 하므로 고속의 클럭에 대한 듀티 사이클 보정이 어렵고 노이즈에 민감하다. 또한, 클럭 듀티 사이클 보정시 클럭의 상승부, 하강부 위상이 모두 변화하므로 다중 위상 클럭에 대한 각 클럭의 위상 정보가 유지되지 못하는 문제점이 있다.
따라서, 본 발명이 이루고자 하는 기술적 과제는 상기한 종래기술의 문제점을 해결하기 위한 것으로, 디지털적 보정 방법을 도입함으로써 시스템의 전력 절전 상태에서도 클럭의 듀티 사이클 보정 정보를 기억할 수 있게 하며 클럭의 듀티 사이클 보정 과정에서 클럭의 상승부는 변화없이 클럭의 하강부만을 변화시켜 전체 클럭의 듀티 사이클을 보정함으로 클럭의 위상 정보를 일정하게 유지하여 다중 위상 클럭에 대한 보정이 가능하게 한 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법을 제공하는데 그 목적이 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 클럭 듀티 사이클 보정 과정에서 클럭의 상승부(clock rising edge) 정보 만을 이용함으로 입력 클럭의 듀티 사이클에 거의 영향을 받지 않도록 한 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법을 제공하는 것이다.
도 1은 종래기술에 의한 듀티 사이클 보정회로를 개략적으로 도시한 구성도.
도 2a는 종래기술에 의한 듀티 사이클 보정회로의 듀티 사이클 보정부의 상세 회로 구성도.
도 2b는 종래기술에 의한 듀티 사이클 보정회로의 제어 전압 발생부의 상세 회로 구성도.
도 3은 본 발명에 따른 다중 위상 클럭을 위한 디지털 듀티 사이클 보정회로의 전체 구성도.
도 4는 본 발명에 따른 디지털 듀티 사이클 검출회로의 구성도.
도 5는 본 발명에 따라 디지털 듀티 사이클 검출회로에 이용된 전류 적분기 구성도.
도 6은 본 발명에 따라 기준전압에 둔감하도록 구성된 클럭의 디지털 듀티 사이클 검출회로의 타이밍도.
도 7은 본 발명에 따른 클럭의 듀티 사이클 보정시 듀티 사이클의 변화 그래프로서,
도 7a는 시간변화에 따른 출력 클럭의 변화를 보인 그래프,
도 7b는 입력 듀티 사이클 변화에 따른 출력 듀티 사이클의 변화를 보인 그래프.
<도면의 주요부분에 대한 부호의 설명>
100...디지털 듀티 사이클 보정회로 110...클럭 발생 블록
120...클럭 상승부 발생 블록 130...클럭 하강부 발생 블록
140...클럭 지연 블록 160...클럭 구동회로
170...클럭 듀티 사이클 검출부 172a,b...적분기
174...비교기 176...카운터/레지스터
상기 목적을 달성하기 위하여 본 발명에 따른 다중 위상 클럭을 위한 디지털 듀티 사이클 보정회로는, 분기 캐패시터 인버터 형태로 구성된 클럭 지연 수단; 클럭 상승부 발생 회로 그리고 클럭 하강부 발생 회로로 구성된 클럭 발생 수단; 및적분기, 비교기 그리고 카운트/레지스터로 구성된 클럭의 디지털 듀티 사이클 검출 수단;으로 구성된다. 클럭 발생 수단의 클럭 상승부 발생 회로는 입력되는 클럭의 상승부를 검출하고 이 정보로 부터 듀티 사이클 보정 클럭의 상승부를 발생시키며 그리고, 클럭 발생 수단의 클럭 하강부 발생 회로는 입력되는 클럭의 위상이 180° 변환된 클럭의 상승부를 검출하고 이 정보로 부터 듀티 사이클 보정 클럭의 하강부를 발생시킨다. 또한 클럭의 디지털 듀티 사이클 검출 수단의 전류 적분기는 구동 클럭과 기준 전압의 차이를 적분하고 비교기는 적분기 출력을 씨모스 레벨로 변환시킨다. 한편 카운터/레지스터는 비교기의 출력에 따라 4비트의 2진수 디지털 코드를 감소 또는 증가시켜 듀티 사이클 정보를 저장한다.
본 발명의 보정회로의 바람직한 실시예에 있어서, 상기 클럭 상승부 발생 수단 및 클럭 하강부 발생 수단은 각각 슈도 씨모스 스퀘어 인버터(pseudo-C2MOS-inverter)로 이루어진다.
본 발명의 보정회로의 바람직한 실시예에 있어서, 상기 듀티 사이클 보정 클럭의 하강부는 상기 클럭 지연 수단에 의해 180° 위상이 바뀐 상기 입력 클럭의 상승부로부터 발생된다.
본 발명의 보정회로의 바람직한 실시예에 있어서, 상기 듀티 사이클이 보정된 클럭을 외부 회로로 출력 공급하는 클럭 구동회로 수단을 추가로 포함한다.
본 발명의 보정회로의 바람직한 실시예에 있어서, 상기 클럭 구동회로 수단에서 출력되는 클럭의 듀티 사이클을 검출하여 상기 클럭 지연 수단에 궤환 입력시키는 디지털 듀티 사이클 검출회로 수단을 포함한다.
본 발명의 보정회로의 바람직한 실시예에 있어서, 상기 듀티 사이클 검출회로 수단은, 상기 클럭 지연 수단을 제어하여 상기 입력 클럭의 상승부 위상을 180° 바꾸어 보정 클럭 하강부를 발생시키도록 하기 위한 소정의 디지털 코드를 출력한다.
본 발명의 보정회로의 바람직한 실시예에 있어서, 상기 듀티 사이클 검출회로 수단은, 소정의 클럭과 기준전압의 차이를 상기 클럭의 한 주기 동안 적분하기 위한 2개의 적분기와; 상기 적분기에서의 적분 값이 0 보다 클 경우에는 소정의 다운(down) 신호를, 0 보다 작을 경우에는 소정의 업(up) 신호를 씨모스 레벨로 발생시키는 비교기;와 상기 다운 신호 및 업 신호에 따라 해당 카운터 값을 한 단계 감소 또는 증가시키고, 소정의 정보를 저장하기 위한 카운터/레지스터;를 포함한다.
본 발명의 보정회로의 바람직한 실시예에 있어서, 상기 카운터/레지스터에 저장되는 정보는 4 비트의 2진 디지털 코드이고, 상기 2개의 적분기는 동일하다.
그리고, 상기 목적을 달성하기 위한 본 발명에 따른 듀티 사이클 보정방법은 적분기를 이용한 클럭의 디지털 듀티 사이클 검출 수단을 이용함으로 클럭의 듀티 보정 정보가 4비트 2진수의 디지털 코드인 것을 특징으로 한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 듀티 사이클 보정방법은, a) 입력되는 클럭의 위상을 180°변환시키는 단계; 및 b) a) 단계로 부터 생성된 클럭의 상승부를 검출하여, 이 정보로 부터 듀티 사이클 보정 클럭의 하강부를 발생시키는 단계;를 포함하고, 상기 듀티 사이클 보정 클럭의 하강부는 a)단계에 의해 180° 위상이 바뀐 클럭의 상승부로부터 발생되도록 된 것을 특징으로 한다.
이하, 첨부한 도면을 참조하면서 본 발명에 따른 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및 그 방법의 바람직한 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어서 관련된 공지기술 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략할 것이다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 3은 본 발명에 따른 다중 위상 클럭을 위한 디지털 듀티 사이클 보정회로의 전체 구성도이고, 도 4는 본 발명에 따른 디지털 듀티 사이클 검출회로의 구성도, 도 5는 본 발명에 따라 디지털 듀티 사이클 검출회로에 이용된 전류 적분기 구성도이다. 도 6은 본 발명에 따라 기준전압에 둔감하도록 구성된 전류 적분기를 이용한 클럭 듀티 사이클 검출회로의 타이밍도, 도 7은 본 발명에 따른 클럭의 듀티 사이클 보정시 듀티 사이클의 변화 그래프로서, 도 7a는 시간변화에 따른 출력 클럭의 변화를 보인 그래프이고, 도 7b는 입력 듀티 사이클 변화에 따른 출력 듀티 사이클의 변화를 보인 그래프이다.
도 3 및 도 4를 참조하면, 본 발명에 따른 디지털 듀티 사이클 보정 회로(100)는 클럭 상승부 발생 블록(120)과 클럭 하강부 발생 블록(130)으로 구성된 클럭 발생 블록(110), 클럭 지연 블록(140) 그리고 전류 적분기(172a,b)와 비교기(174), 및 카운터/레지스터(176)로 구성된 디지털 듀티 사이클 검출부(170)로 이루어진다.
클럭 상승부 발생 블록(120)는 입력 클럭(clk_in)의 상승부를 검출하고 듀티 사이클 보정 클럭의 상승부를 발생시킨다. 그리고, 분기 캐패시터 인버터 형태로 구성된 클럭 지연 블록(140)에 의해 입력 클럭의 위상이 180° 바뀐 클럭은 클럭 하강부 발생 블록(130)에 입력되어 듀티 사이클 보정 클럭의 하강부를 발생시킨다. 여기서, 클럭 상승부 발생 블록(120)과 클럭 하강부 발생 블록(130)은 슈도 씨모스 스퀘어 인버터(pseudo-C2MOS-inverter)(110)로 포함되어 구성된다. 상기한 슈도 씨모스 스퀘어 인버터(110)는 종래의 낸드로직(NAND logic)을 이용한 클럭 상승부, 하강부 검출 회로보다 하드웨어를 줄이고 회로 동작 속도를 높이는 이점을 제공한다.
상기와 같이 구성된 클럭의 듀티 사이클 보정회로(100)는 입력 클럭(clk_in)의 상승부를 검출하여 클럭의 위상을 바꾸지 않고 듀티 사이클 보정 클럭의 상승부를 발생시킨다. 또한, 듀티 사이클 보정 클럭의 하강부는 지연 블록(140)에 의해 180°의 위상이 바뀐 입력 클럭(clk_in)의 상승부로부터 발생되도록 한다. 이와 같이 입력 클럭(clk_in)의 상승부는 위상이 바뀌지 않고 듀티 사이클이 보정된 클럭의 상승부를 발생시키므로 다중 위상 클럭의 듀티 사이클 보정 후에도 각 클럭의 위상 정보는 잃지 않는다.
또한, 클럭 듀티 사이클 보정시 입력 클럭의 하강부 정보를 이용하지 않고 입력 클럭의 상승부 정보만 이용하는 본 발명에 따른 보정회로(100)는 클럭의 상승부를 검출할 수 있는 듀티 사이클만 확보되면 입력 클럭의 듀티 사이클에 큰 영향을 받지 않는다.
듀티 사이클이 보정된 클럭은 클럭 구동회로(160)를 통해 클럭이 요구되는 각 회로로 공급됨과 동시에 구동 회로를 통한(160) 구동 클럭(clk_out)은 디지털 듀티 사이클 검출회로(170)로 입력되어 궤환 루프를 형성한다. 디지털 듀티 사이클 검출회로(170)의 상세 구성의 실시예를 도 4에 나타내 보였다.
도 4에 도시된 디지털 듀티 사이클 검출회로(170)는 50% 듀티 사이클 클럭에 대해 상대적인 구동 클럭의 듀티 사이클 정보를 디지털 코드로 출력한다. 이 디지털 코드는 지연 블록(140)을 제어하여 입력 클럭의 상승부 위상을 180° 바꾸어 보정 클럭 하강부를 발생시킨다. 이러한 궤환 루프는 부궤환 루프로 클럭의 듀티 사이클이 50%가 되도록 한다.
도 4에 도시된 디지털 듀티 사이클 검출회로(170)는 적분기(172a, 172b), 비교기(174) 및 카운터/레지스터(176)를 포함하여 이루어진다. 적분기(172a, 172b)에서 클럭과 기준전압(ref=VCLK_SWING/2)의 차이를 클럭의 한 주기(1/fin) 동안 적분한다. 상기 적분기에서의 적분 값이 0 보다 클 경우에는 비교기(174)에서 다운(down) 신호를 발생시켜 카운터/레지스터(176)의 카운터의 값을 한 단계 감소시키고, 적분 값이 0 보다 작을 경우에는 비교기(174)에서 업(up) 신호를 발생시켜 카운터/레지스터(176)의 카운터의 값을 한 단계 증가시켜 카운터/레지스터(176)의 레지스터에 저장한다. 카운터/레지스터(176)에 저장된 디지털 코드는 바람직하게 4비트의 2진 디지털 코드이다. 부궤환 루프를 통해 50%의 클럭 듀티 사이클로 보정된 정보는 카운터/레지스터(176)에 저장되어 전력 절전 상태에서도 보정 정보를 기억한다.
한편, 클럭 듀티 사이클 검출회로(170)에서 사용되는 적분기에 회로적인 옵셋이나 기준전압의 변화가 생길 경우 정확한 50%의 듀티 사이클을 검출하기 어려울 수 있다. 따라서, 본 발명에서는 동일한 전류 적분기 2개(172a, 172b)를 이용하여 구동 클럭과 그의 반전 클럭 즉,와에 대해 동일한 기준 전압(ref)과의 차이를 적분하고 각 적분기(172a)(172b)의 출력을 서로 비교함으로 상기의 어려움을 해결한다. 각 적분기(172a)(172b) 출력 값의 비교는 4-입력의 비교기(174)를 이용함으로 가능하다.
도 5 및 도 6은 각각 본 발명에 따라 듀티 사이클 검출회로(170)에 사용된 2개의 적분기(172a, 172b) 및 상기 2개의 동일 적분기(172a, 172b)와 관련한 타이밍도를 도시하는데, 여기서 fin/2 클럭의 스윙이 낮은 구간(Vfin/2=0V) 동안 상기 적분기는 클럭과 기준 전압의 차에 비례하는 값을 출력 노드인 op 노드와 om 노드에 차동 전압 값으로 출력하고, fin/2 클럭의 스윙이 높은 구간(Vfin/2=VDD)에는 상기 적분기 각각의 출력 노드가 0V가 된다.
도 6의 타이밍도로부터 아래 공식을 유도할 수 있다.
상기 공식에서, T는 클럭의 주기이고, t는 클럭이 기준 전압 보다 큰 구간을 나타낸다(이 경우 듀티 사이클=t/T×100%). 그리고 ref는 기준전압, H는 클럭이 기준 전압 보다 클 때 전압 값이며, L은 클럭이 기준 전압 보다 작을 때 전압 값을 나타낸다.
상기 공식에 따르면, 클럭의 듀티 사이클 검출은 2t=T의 수식으로 기준 전압에 상관없이 나타난다. 따라서, 동일한 적분기 2개를 사용하여 클럭의 듀티 사이클을 검출할 때 기준 전압에 상관없이 50%의 듀티 사이클을 검출한다. 또한, 적분기에서 발생할 수 있는 회로적 옵셋을 2개의 동일한 적분기를 이용함으로 줄일 수 있다.
도 7a는 1.25GHz 입력 클럭에 대한 듀티 사이클 보정시 클럭 상승부의 위상은 일정히 유지되고 클럭의 하강부 위상만 변화하는 전체 클럭의 듀티 사이클의 보정 과정을 모의 실험을 통해 보인 것이다. 도 7a에 나타난 특성은 다중 위상 클럭에 대해 각 클럭의 위상 변화없이 듀티 사이클 보정이 가능하도록 한다.
도 7b는 입력 클럭의 듀티 사이클의 변화에 따른 출력 클럭의 듀티 사이클의 추이를 모의 실험한 결과를 나타내 보인 것이다. 도 7b에 나타난 결과와 같이 본 발명에 따른 보정회로는 클럭의 상승부를 검출할 수 있는 듀티 사이클(약 15% 듀티 사이클@입력 클럭 1.25GHz)만 확보되면 입력 클럭의 듀티에 큰 영향을 받지 않고 넓은 범위(약 15% ~85% 듀티 사이클@입력 클럭 1.25GHz)에서 동작가능하다. 또한, 본 발명에 따른 보정회로는 디지털 방식으로 듀티 사이클을 보정하므로 동작영역에서의 보정 듀티 사이클은 거의 일정하다.
이상에서 살펴본 바와 같이 본 발명에 따른 디지털 듀티 사이클 보정 회로 및 방법은, 다중 위상 클럭에 대한 각 클럭의 위상 정보를 유지시키면서 클럭의 듀티 사이클을 보정하기 위해 클럭의 상승부는 변화없이 클럭의 하강부만을 변화시켜 전체 클럭의 듀티 사이클을 보정할 수 있도록 하는 이점을 제공한다. 한편, 본 발명은 입력 클럭의 듀티 사이클에는 거의 영향을 받지 않는 이점을 제공한다.
또한, 본 발명에 따른 디지털 듀티 사이클 보정 회로 및 방법은, 다중 위상 클럭의 듀티 사이클 보정에 있어 디지털 방법을 이용함으로 전력 절전 상태에서도 클럭 듀티 사이클 보정에 대한 정보를 기억하는 이점과, 클럭 시스템의 전력 소모를 줄일 수 있는 이점을 제공한다.
이상 본 발명의 바람직한 실시예에 대해 상세히 기술하였지만, 본 발명이 속하는 기술분야에 있어서 통상의 지식을 가진 사람이라면, 첨부된 청구 범위에 정의된 본 발명의 정신 및 범위를 벗어나지 않으면서 본 발명을 여러 가지로 변형 또는 변경하여 실시할 수 있음을 알 수 있을 것이다. 따라서 본 발명의 앞으로의 실시예들의 변경은 본 발명의 기술을 벗어날 수 없을 것이다.

Claims (9)

  1. 듀티 사이클 보정회로에 있어서,
    입력되는 클럭의 상승부를 검출하고, 듀티 사이클 보정 클럭의 상승부를 발생시키는 클럭 상승부 발생 수단;
    입력되는 클럭의 위상이 180° 변환된 클럭의 상승부를 검출하고 이 정보로 부터 듀티 사이클 보정 클럭의 하강부를 발생시키는 클럭 하강부 발생 수단; 및
    입력되는 클럭의 위상을 180°변환시켜 상기 클럭 하강부 발생 수단에 입력시키는 클럭 지연 수단;을 포함하는 것을 특징으로 하는 디지털 듀티 사이클 보정회로.
  2. 제1항에 있어서, 상기 클럭 상승부 발생 수단 및 클럭 하강부 발생 수단은 각각 슈도 씨모스 스퀘어 인버터(pseudo-C2MOS-inverter)로 포함되는 것을 특징으로 하는 디지털 듀티 사이클 보정회로.
  3. 제1항에 있어서, 상기 듀티 사이클 보정 클럭의 하강부는 상기 클럭 지연 수단에 의해 180° 위상이 바뀐 상기 입력 클럭의 상승부로부터 발생되도록 된 것을 특징으로 하는 디지털 듀티 사이클 보정회로.
  4. 제1항에 있어서, 상기 듀티 사이클이 보정된 클럭을 외부 회로로 출력 공급하는 클럭 구동회로 수단과, 상기 클럭 구동회로 수단에서 출력되는 클럭을 검출하여 상기 클럭 지연 수단에 궤환 입력시키는 디지털 듀티 사이클 검출회로 수단을 포함하는 것을 특징으로 하는 디지털 듀티 사이클 보정회로.
  5. 제4항에 있어서, 상기 듀티 사이클 검출회로 수단은, 상기 클록 지연 수단을 제어하여 상기 입력 클럭의 상승부 위상을 180° 바꾸어 보정 클럭 하강부를 발생시키도록 하기 위한 소정의 디지털 코드를 출력하는 것을 특징하는 디지털 듀티 사이클 보정회로.
  6. 제4항에 있어서, 상기 듀티 사이클 검출회로 수단은, 소정의 클럭과 기준전압의 차이를 상기 클럭의 한 주기 동안 적분하기 위한 2개의 적분기와; 상기 적분기에서의 적분 값이 0 보다 클 경우에는 소정의 다운(down) 신호를 발생시키고, 0 보다 작을 경우에는 소정의 업(up) 신호를 발생시키는 비교기와; 상기 다운 신호 및 업 신호에 따라 해당 카운터 값을 한 단계 감소 또는 증가시키고, 소정의 정보를 저장하기 위한 카운터/레지스터를 포함하는 것을 특징으로 하는 디지털 듀티 사이클 보정회로.
  7. 제6항에 있어서, 상기 카운터/레지스터에 저장되는 정보는 4 비트의 2진 디지털 코드인 것을 특징으로 하는 디지털 듀티 사이클 보정회로.
  8. 제6항에 있어서, 상기 2개의 적분기는 동일한 것을 특징으로 하는 디지털 듀티 사이클 보정회로.
  9. 듀티 사이클 보정방법에 있어서,
    a) 입력되는 클럭의 위상을 180°변환시키는 단계; 및
    b) a) 단계로 부터 생성된 클럭의 상승부를 검출하여, 이 정보로 부터 듀티 사이클 보정 클럭의 하강부를 발생시키는 단계;를 포함하고,
    상기 듀티 사이클 보정 클럭의 하강부는 a) 단계에 의해 180° 위상이 바뀐 클럭의 상승부로부터 발생되도록 된 것을 특징으로 하는 디지털 듀티 사이클 보정방법.
KR10-2003-0046864A 2003-07-10 2003-07-10 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법 KR100473813B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0046864A KR100473813B1 (ko) 2003-07-10 2003-07-10 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법
US10/774,398 US6958639B2 (en) 2003-07-10 2004-02-10 Digital duty cycle correction circuit and method for multi-phase clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0046864A KR100473813B1 (ko) 2003-07-10 2003-07-10 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법

Publications (2)

Publication Number Publication Date
KR20050006885A true KR20050006885A (ko) 2005-01-17
KR100473813B1 KR100473813B1 (ko) 2005-03-14

Family

ID=33562976

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0046864A KR100473813B1 (ko) 2003-07-10 2003-07-10 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법

Country Status (2)

Country Link
US (1) US6958639B2 (ko)
KR (1) KR100473813B1 (ko)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603179B1 (ko) * 2004-08-06 2006-07-20 학교법인 포항공과대학교 위상변화가 없는 디지털 방식의 펄스 폭 제어 루프 회로
KR100684399B1 (ko) * 2005-06-15 2007-02-22 고려대학교 산학협력단 입력 신호 듀티비에 무관한 디지털 클럭신호 발생장치 및방법
KR100771887B1 (ko) * 2006-10-17 2007-11-01 삼성전자주식회사 듀티 검출기 및 이를 구비하는 듀티 검출/보정 회로
KR100821577B1 (ko) * 2006-05-19 2008-04-15 주식회사 하이닉스반도체 듀티 싸이클 보정 장치
US7570095B2 (en) 2006-04-21 2009-08-04 Samsung Electronics Co., Ltd. Phase splitters
US7764097B2 (en) 2007-11-30 2010-07-27 Samsung Electronics Co., Ltd. Duty detector and duty cycle corrector including the same
KR101103070B1 (ko) * 2010-04-30 2012-01-06 주식회사 하이닉스반도체 클럭 신호 듀티 보정 회로
KR101242302B1 (ko) * 2012-07-20 2013-03-11 홍익대학교 산학협력단 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로 및 그 제어방법
US8542045B2 (en) 2010-06-07 2013-09-24 Samsung Electronics Co., Ltd. Duty correcting circuit, delay-locked loop circuit and method of correcting duty

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100641703B1 (ko) * 2004-08-06 2006-11-03 학교법인 포항공과대학교 다중 위상 클럭 응용을 위한 디지털 듀티 사이클 보정회로
US7424046B2 (en) * 2004-10-15 2008-09-09 Altera Corporation Spread spectrum clock signal generation system and method
US7667513B2 (en) * 2004-11-12 2010-02-23 International Business Machines Corporation Digital duty cycle corrector
KR100709475B1 (ko) 2005-05-30 2007-04-18 주식회사 하이닉스반도체 Ｄｌｌ 회로의 듀티 사이클 보정회로
US7322001B2 (en) * 2005-10-04 2008-01-22 International Business Machines Corporation Apparatus and method for automatically self-calibrating a duty cycle circuit for maximum chip performance
US7227809B2 (en) * 2005-10-14 2007-06-05 Micron Technology, Inc. Clock generator having a delay locked loop and duty cycle correction circuit in a parallel configuration
US7423465B2 (en) * 2006-01-27 2008-09-09 Micron Technology, Inc. Duty cycle error calculation circuit for a clock generator having a delay locked loop and duty cycle correction circuit
US8073890B2 (en) 2006-02-22 2011-12-06 Micron Technology, Inc. Continuous high-frequency event filter
US7298193B2 (en) * 2006-03-16 2007-11-20 International Business Machines Corporation Methods and arrangements to adjust a duty cycle
US7770049B1 (en) 2006-03-21 2010-08-03 Advanced Micro Devices, Inc. Controller for clock skew determination and reduction based on a lead count over multiple clock cycles
US7765425B1 (en) 2006-03-21 2010-07-27 GlobalFoundries, Inc. Incrementally adjustable skew and duty cycle correction for clock signals within a clock distribution network
JP5194390B2 (ja) * 2006-06-21 2013-05-08 株式会社リコー データ処理装置
US7417480B2 (en) * 2006-07-14 2008-08-26 International Business Machines Corporation Duty cycle correction circuit whose operation is largely independent of operating voltage and process
US7913199B2 (en) * 2006-07-14 2011-03-22 International Business Machines Corporation Structure for a duty cycle correction circuit
KR100763849B1 (ko) * 2006-08-10 2007-10-05 삼성전자주식회사 멀티 위상 클럭 신호들간의 위상 스큐를 감소시키는 위상보정 회로, 그 방법 및 상기 회로를 구비하는 반도체 장치
KR100894255B1 (ko) * 2007-05-04 2009-04-21 삼성전자주식회사 지연 고정 루프, 이를 포함하는 집적 회로 및 이를구동하는 방법
KR100891300B1 (ko) * 2007-09-04 2009-04-06 주식회사 하이닉스반도체 반도체 장치 및 그 구동방법
KR100915813B1 (ko) * 2007-09-04 2009-09-07 주식회사 하이닉스반도체 듀티 싸이클 보정 회로
US20090128206A1 (en) * 2007-11-20 2009-05-21 Boerstler David W Apparatus and Method for Obtaining Desired Phase Locked Loop Duty Cycle without Pre-Scaler
US8108813B2 (en) * 2007-11-20 2012-01-31 International Business Machines Corporation Structure for a circuit obtaining desired phase locked loop duty cycle without pre-scaler
US8381143B2 (en) * 2008-05-29 2013-02-19 International Business Machines Corporation Structure for a duty cycle correction circuit
US8161313B2 (en) * 2008-09-30 2012-04-17 Mosaid Technologies Incorporated Serial-connected memory system with duty cycle correction
US8181056B2 (en) * 2008-09-30 2012-05-15 Mosaid Technologies Incorporated Serial-connected memory system with output delay adjustment
US8432207B1 (en) 2011-12-30 2013-04-30 Advanced Micro Devices, Inc. Method and apparatus for correcting the duty cycle of a high speed clock
CN102545876A (zh) * 2012-01-17 2012-07-04 上海大学 一种数据采集串并转换储存装置及方法
CN103812799A (zh) * 2012-11-09 2014-05-21 江苏绿扬电子仪器集团有限公司 针对adc高速采样数据流接收的装置
KR20140112927A (ko) 2013-03-15 2014-09-24 삼성전자주식회사 디지털 듀티 사이클 보정 회로
US9236853B2 (en) 2014-02-04 2016-01-12 Fujitsu Limited Digital duty cycle correction
US9438208B2 (en) * 2014-06-09 2016-09-06 Qualcomm Incorporated Wide-band duty cycle correction circuit
FR3024907A1 (fr) 2014-08-18 2016-02-19 St Microelectronics Grenoble 2 Procede de mesure de temps de vol a l'aide de diodes spad
US9479208B2 (en) 2014-09-30 2016-10-25 Stmicroelectronics S.R.L. System for the correction of the phase error of two in-phase and quadrature signals, corresponding device and method
KR102282401B1 (ko) * 2015-01-02 2021-07-26 삼성전자주식회사 기준 전압 트레이닝 장치 및 방법
CN105162435A (zh) * 2015-08-28 2015-12-16 西安启微迭仪半导体科技有限公司 一种宽调整范围的时钟占空比调整电路
US9935621B2 (en) 2015-09-10 2018-04-03 Toshiba Memory Corporation Semiconductor device
KR102468261B1 (ko) * 2016-02-05 2022-11-21 에스케이하이닉스 주식회사 듀티 보정 회로
US10110223B2 (en) * 2016-07-06 2018-10-23 Via Alliance Semiconductor Co., Ltd. Single ended-to-differential converter
US10211818B2 (en) * 2016-07-06 2019-02-19 Via Alliance Semiconductor Co., Ltd. Interpolator
CN108551336B (zh) * 2018-03-26 2022-01-18 南京矽力微电子技术有限公司 脉冲信号占空比的计算方法和计算电路
EP3648348B1 (en) * 2018-10-29 2022-09-28 NXP USA, Inc. Duty cycle monitor circuit and method for duty cycle monitoring
US11012059B2 (en) * 2019-05-08 2021-05-18 Sony Corporation Clock recovery based on digital signals
US10802447B1 (en) * 2019-05-17 2020-10-13 Bae Systems Information And Electronic Systems Integration Inc. Linearized time amplifier architecture for sub-picosecond resolution
JP7449395B2 (ja) 2020-10-28 2024-03-13 チャンシン メモリー テクノロジーズ インコーポレイテッド メモリ
CN114400987A (zh) * 2021-12-30 2022-04-26 深圳市紫光同创电子有限公司 占空比校正电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610548A (en) * 1995-09-08 1997-03-11 International Business Machines Corporation Split drive clock buffer
JP3745517B2 (ja) * 1997-10-20 2006-02-15 富士通株式会社 タイミング回路
JP3227700B2 (ja) * 1998-12-10 2001-11-12 日本電気株式会社 情報伝達方式

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603179B1 (ko) * 2004-08-06 2006-07-20 학교법인 포항공과대학교 위상변화가 없는 디지털 방식의 펄스 폭 제어 루프 회로
KR100684399B1 (ko) * 2005-06-15 2007-02-22 고려대학교 산학협력단 입력 신호 듀티비에 무관한 디지털 클럭신호 발생장치 및방법
US7570095B2 (en) 2006-04-21 2009-08-04 Samsung Electronics Co., Ltd. Phase splitters
KR100821577B1 (ko) * 2006-05-19 2008-04-15 주식회사 하이닉스반도체 듀티 싸이클 보정 장치
KR100771887B1 (ko) * 2006-10-17 2007-11-01 삼성전자주식회사 듀티 검출기 및 이를 구비하는 듀티 검출/보정 회로
US7579890B2 (en) 2006-10-17 2009-08-25 Samsung Electronics Co., Ltd. Duty detector and duty detection/correction circuit including the same and method thereof
US7764097B2 (en) 2007-11-30 2010-07-27 Samsung Electronics Co., Ltd. Duty detector and duty cycle corrector including the same
KR101103070B1 (ko) * 2010-04-30 2012-01-06 주식회사 하이닉스반도체 클럭 신호 듀티 보정 회로
US8378726B2 (en) 2010-04-30 2013-02-19 SK Hynix Inc. Clock signal duty correction circuit
US8542045B2 (en) 2010-06-07 2013-09-24 Samsung Electronics Co., Ltd. Duty correcting circuit, delay-locked loop circuit and method of correcting duty
KR101242302B1 (ko) * 2012-07-20 2013-03-11 홍익대학교 산학협력단 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로 및 그 제어방법

Also Published As

Publication number Publication date
US20050007168A1 (en) 2005-01-13
KR100473813B1 (ko) 2005-03-14
US6958639B2 (en) 2005-10-25

Similar Documents

Publication Publication Date Title
KR100473813B1 (ko) 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법
JP4542978B2 (ja) 電源電圧制御装置
US8174293B2 (en) Time to digital converter
US8253462B2 (en) Duty cycle correction method and its implementing circuit
US7332940B2 (en) Voltage hold circuit and clock synchronization circuit
KR950028348A (ko) 클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들
JP2009213228A (ja) Ｄｃコンバータ
US11251797B2 (en) Time-to-digital converter and phase locked loop
US20180191356A1 (en) Control circuit
JP2006319399A (ja) パルス幅変調回路及び多相クロック生成回路
US20120026028A1 (en) Time-to-digital converter and operating method
US7382169B2 (en) Systems and methods for reducing static phase error
JP2010115066A (ja) Ｐｗｍ制御回路
US6919750B2 (en) Clock signal generation circuit used for sample hold circuit
JPH066212A (ja) 位相比較回路およびこれを用いた位相同期発振回路
US20080013664A1 (en) Phase error measurement circuit and method thereof
KR101242302B1 (ko) 피드백 듀티비 보정 유닛을 이용한 디지털 듀티비 보정 회로 및 그 제어방법
US7834794B2 (en) A/D converter
KR100603179B1 (ko) 위상변화가 없는 디지털 방식의 펄스 폭 제어 루프 회로
US6967503B2 (en) Comparator
JPWO2005112265A1 (ja) フェイズ・ロックド・ループ（ｐｌｌ）回路及びその位相同期方法及びその動作解析方法
KR101196014B1 (ko) 연속 근사 레지스터를 이용한 하이브리드 듀티 사이클 보정회로
WO2012132332A1 (ja) Ａｄ変換装置
JP2019096936A (ja) 可変遅延回路、ｐｌｌ周波数シンセサイザ、電子機器
JP3361435B2 (ja) 時間計数回路及びｐｌｌ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100219

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee