KR950028348A - 클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들 - Google Patents

클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들 Download PDF

Info

Publication number
KR950028348A
KR950028348A KR1019950005044A KR19950005044A KR950028348A KR 950028348 A KR950028348 A KR 950028348A KR 1019950005044 A KR1019950005044 A KR 1019950005044A KR 19950005044 A KR19950005044 A KR 19950005044A KR 950028348 A KR950028348 A KR 950028348A
Authority
KR
South Korea
Prior art keywords
signal
circuit
phase
clock
output
Prior art date
Application number
KR1019950005044A
Other languages
English (en)
Other versions
KR0185474B1 (ko
Inventor
다쿠미 미야시타
노부아키 도메사카이
Original Assignee
세키자와 다다시
후지쯔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP04714594A external-priority patent/JP3368971B2/ja
Priority claimed from JP22038594A external-priority patent/JP3418710B2/ja
Priority claimed from JP6329597A external-priority patent/JPH08163112A/ja
Priority claimed from JP00223295A external-priority patent/JP3640422B2/ja
Application filed by 세키자와 다다시, 후지쯔 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR950028348A publication Critical patent/KR950028348A/ko
Application granted granted Critical
Publication of KR0185474B1 publication Critical patent/KR0185474B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027—Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
    • H03K5/15013—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs
    • H03K5/15026—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages
    • H03K5/15053—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with more than two outputs with asynchronously driven series connected output stages using a chain of monostable devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0816—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the controlled phase shifter and the frequency- or phase-detection arrangement being connected to a common input
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

데이타 신호로부터 데이타 클록을 재생하는 클록 재생 회로에 관한 것이다. 클록 재생 회로는 전압 제어 발진기, 위상 검출기, 주파수 오차 검출 회로 및 출력이 위상 검출기와 주파수 오차 검출 회로에 의해 제어되는 챠지 펌프를 구비한다. 전압 제어 발진기에서 출력된 VCO 클록은 상기 소자들로 구성된 피드백 루프에 의해 데이타 클록과 동기화 된다. 주파수 오차 검출 회로는 데이타 신호의 전이 에지에서 VCO 클록의 위상 변화를 검출하여 VCO 클록과 데이타 클록 사이의 주파수 오차를 검출한다. 본원은 아날로그 및 디지탈 주파수 오차 검출 회로를 설명하며 클록 재생 회로의 개선된 회로 소자에 대해 또한 설명한다.

Description

클록 재생 회로와 이러한 클록 재생 회로등에 사용되는 소자들
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 클록 재상 회로의 예를 도시한 블록도,
제2도는 제1도에 도시한 회로의 동작을 나타낸 타임챠트도,
제3도는 종래의 클록 재생 회로의 다른 회로예를 도시한 회로도,
제4도는 종래의 위상검출기 및 챠지펌프의 다른회로예를 도시한 회로도,
제5도는 종래의 클럭 재생 회로의 예를 나타낸 도면,
제6도는 종래의 클록 재생 회로의 예를 나타난 도면.

Claims (57)

  1. 데이타 클록에 의해 변조된 데이타 신호로부터 상기 데이아 클록을 재생하기 위한 클록 재생 회로에 있어서, VCO클록을 발생하는 전압 제어 발진기와; 상기 데이타 신호의 각 전이 에지에서 상기 데이타 신호와 상기 VCO클록 사이에서 위상차에 관한 위상차 신호를 출력하는 위상 검출기와; 상기 데이타 신호의 전이 에지에서 상기 VCO 클록의 위상들을 검출 및 유지하고 상기 VCO클록의 위상변화를 검출함으로써 상기 데이타 클록과 상기 VCO클록 사이의 주파수 차를 검출하고, 상기 검출된 주파수차에 관한 주파수 오차 신호를 출력하는 주파수 오차 검출회로와; 출력 신호가 상기 위상차 신호 및 상기 주파수 오차 신호에 의해 제어되는 챠지 펌프와; 상기 챠지 펌프의 상기 출력 신호로부터 고주파수 성분을 제거하여 루프 신호를 발생하고 상기 루프 신호를 상기 전압 제어 발진기에 출력하는 루프 필터를 포함하는 것을 특징으로 하는 클록 재생 회로.
  2. 제1항에 있어서, 상기 VCO클록의 상기 주파수가 상기 데이타 클록의 주파수와 일치하거나 근접한지 여부를 판단하고 상기 VCO의 주파수가 상기 데이타 클록의 주파수와 일치하거나 근접할 때 주파수 로크 신호를 출력하는 주파수 로크 검출 회로를 포함하고, 상기 주파수 오차 검출 회로는 상기 주파수 로크 검출회로가 상기 주파수 로크 신호를 출력할 때 상기 루크 필터에 대한 상기 주파수 오차 신호의 출력을 중지하는 것을 특징으로 하는 클록 재생 회로.
  3. 제1항 또는 제2항에 있어서, 상기 주파수 오차 검출 회로는 상기 데이타 신호를 각 전이 에지에서 상기 VCO 클록의 위상을 검출하는 위상차 검출회로와; 상기 검출된 위상들간의 차이를 나타내는 주파수 오차 신호를 제공하기 위해 상기 데이타 신호의 2개의 전이 에지에서 상기 VCO 클록의 상기 검출된 위상들을 비교하는 위상 비교회로를 포함한 것을 특징으로 하는 클록 재생 회로.
  4. 제3항에 있어서, 상기 주파수 오차 검출회로는 제어회로를 구비하고, 상기 위상차 검출회로는 상기 데이타 신호의 하나의 전이 에지에서 상기 VCO 클록의 위상을 각각 검출하고 그 검출된 위상을 유지하는 복수의 위상차 검출/유지회로를 구비하며, 상기 위상 비교희로는 상기 위상차 검출/유지 회로와 동일 갯수이고 2개의 상기 위상차 검출/유지회로의 유지값들을 각각 비교하는 복수의 비교회로를 구비하고, 상기 제어회로는 상기 위상차 검출/유지 회로가 각각 상기 데이타 신호의 전이 에지에서 상기 VCO 클록의 위상들을 주기적으로 및 직렬로 검출하고 위상검출이 실행되는 전이 에지 다음의 또는 그 보다 더 먼 전이 에지까지 상기 검출된 위상들을 유지하도록, 그리고 상기 비교회로는 2개의 대응하는 위상차 검출/유지 희로로부터 출력된 상기 검출위상들을 주기적으로 및 직렬로 비교하도록 상기 위상차 검출/유지 회로와 상기 비교회로를 제어하는 것을 특징으로 하는 클록 재생 회로.
  5. 제4항에 있어서, 상기 위상차 검출/유지회로는 각각 적분치 삭제 기능을 갖는 적분회로와, 상기 데이타 신호의 전이 에지로부터 상기 VCO클록의 소정 방향의 다음전이시까지의 기간동안 상기 적분회로를 충천하는 챠지회로를 구비하는 것을 특징으로 하는 클록 재생 회로.
  6. 제5항에 있어서, 상기 챠지회로는 정전류원과, 상기 충천기간동안 턴온되도록 제어되고 상기 정전류원과 상기 적분회로의 입력 단자 사이에 접속된 스위치를 포함한 것을 특징으로 하는 클록 재생 회로.
  7. 제5항에 있어서, 상기 비교회로는 각각 2개의 커패시터를 거쳐 상기 2개의 대응하는 위상차 검출/유지 회로의 2개의 적분회로에 접속된 연산 증폭회로를 구비한 것을 특징으로 하는 클록 재생 회로.
  8. 제4항에 있어서, 상기 주파수 오차 검출회로는 상기 각 비교회로에서 출력된 아날로그 신호를 디지탈 신호로 변환하고 상기 디지탈 신호를 유지하는 저장회로를 구비한 것을 특징으로 하는 클록 재생 회로.
  9. 제8항에 있어서, 상기 주파수 오차 검출회로는 상기 제어 회로에서 출력된 선택신호에 따라 상기 저장회로에서 출력된 상기 디지탈 신호중 하나를 선택하는 선택회로를 구비한 것을 특징으로 하는 클록 재생 회로.
  10. 제8항에 있어서, 상기 각 저장 회로는 D형 플립플롭인 것을 특징으로 하는 클록 재생 회로.
  11. 제8항에 있어서, 상기 저장회로는 각각 상기 연산 증폭 회로의 출력 신호 V가 양의 기준값 VO보다 큰지, -VO보다 작은지, VO와 -VO 사이에 있는지를 결정하는 윈도우 비교기와; V가 VO보다 크다는 결과를 유지하는 제1D형 플립플롭과; V가 -VO 보다 작다는 결과를 유지하는 제2D형 플립플롭을 구비하는 것을 특징으로 하는 클록 재생 회로.
  12. 제3항에 있어서, 상기 위상차 검출회로는 상기 VCO 클록의 약 1사이클의 1/m의 단계로 순차적으로 시프트 되는 클록으로부터 m(m은 정수) 위상 시프트 클록들을 발생하는 다중 위상 클록 발생회로와, 데이타 신호의 제1레벨-제2레벨 전이시에 상기 m위상 시프트 클록들을 래치하는 제1래치와, 상기 데이타 신호의 체2레벨-제1레벨 전이시에 상기 m위상 시프트 클록들을 래치하는 제2래치를 구비하고, 상기 위상 비교회로는 상기 제1 및 제2래치로부터의 출력신호를 디코드하고 상기 위상차를 계산하는 것을 특징으로 하는 클록 재생 회로.
  13. 제1항에 있어서, 상기 위상 검출기는 정위상 신호와 부위상 신호를 제공하도록 상기 데이타 신호의 전이 에지에서 상기 VCO클록을 래치하는 래치와; 상기 정위상 신호와 상기 데이타 신호를 논리적하는 제1AND 회로와; 상기 부위상 신호와 상기 데이타 신호를 논리적하는 제2AND 회로를 구비하고; 상기 제1및 제2AND 회로의 출력신호는 챠지 펌프 구동 신호로서 제공되는 것을 특징으로 하는 클록 재생 회로.
  14. 제1항에 있어서, 상기 위상 검출기는 제1증가 상보 신호와 체1감소 상보 신호로 이루어진 재1신호 그룹을 상기 챠지 펌프에 출력하고 상기 주파수 오차 검출 회로는 제2증가 신호와 제2감소 신호로 이루어진 제2신호 그룹을 출력하며, 상기 챠지 펌프는 증가 구동 전압 발생기와 증가 펌프회로를 구비한 전류 유출회로와; 감소 펌프회로와 감소 구동 전압 발생기를 구비한 전류 유입 회로를 포함하고, 상기 증가 구동 전압 발생기는 상기 제2증가 신호에 따라 제1노드에 접속된 출력 단자에서 출력 전압을 증가시키고, 상기 증가 펌프 회로는 상기 제1노드와 상기 출력 단자 사이에 접속되어 상기 제1증가 상보 신호에 따라 상기 출력 단자에서 상기 출력 전압을 증가시키며, 상기 감소 펌프 회로는 상기 출력단자와 제2노드 사이에 접속도어 상기 제1감소 상보 신호에 따라 상기 출력단자에서 상기 출력 전압을 감소시키고, 상기 감소 구동 전압 발생기는 상기 제2노드에 접속되어 상기 제2감소신호에 따라 상기 제2노드에서 전압을 감소시키는 것을 특징으로 하는 클록 재생 회로.
  15. 제14항에 있어서, 상기 증가 펌프 회로는 상기 제1노드와 상기 출력 단자사이에 직렬로 접속되고 순방향이 상기 제1노드로부터 상기 출력 단자로의 방향인 3개의 정류 소자와; 상기 3개의 정류 소자의 2개의 접속노드에 각각 접속되고 다른 단자들에는 각각 상기 제1증가 상보 신호가 공급된 제1커패시터 및 제2커패시터를 구비하고, 상기 감소 펌프 회로는 상기 제1노드와 상기 출력 단자 사이에 직렬로 접속되고 순방향이 상기 출력단자로부터 상기 제2노드로의 방향인 3개의 정류 소자와; 상기 3개의 정류 소자의 2개의 접속노드에 각각 접속되고 다른 단자들에는 각각 상기 제1감소 상보 신호가 공급된 제3커패시터 및 제4커패시터를 구비하는 것을 특징으로 하는 클록재생 회로.
  16. 제14항 또는 제15항에 있어서, 상기 출력 단자에서의 상기 출력 전압은 상기증가 구동 전압 발생기와 상기 감소 구동 전압 발생기에 피드백되는 것을 특징으로 하는 클록 재생회로.
  17. 제16항에 있어서, 상기 증가 구동 전압 발생기와 상기 감소 구동 전압 발생기는 일체형이고 상기 제1노드와 상기 제2노드는 공통인 것을 특징으로 하는 클록 재생 회로.
  18. 데이타 클록에 의해 변조되는 데이타 신호에 포함된 임의의 클록과 데이타 클록 사이의 주파수차를 검출하는 주파수 오차 검출 회로에 있어서, 상기 데이타 신호의 각 전이 에지에서 상기 클록의 위상을 검출하고 상기 검출된 위상을 나타내는 클록 위상신호를 제공하는 위상차 검출 회로와; 상기 데이타 신호의 2개의 전이 에지에서 상기 검출된 위상값들을 비교하고 상기 2개의 전이 에지에서 상기 검출된 위상들 사이의 차이를 나타내는 주파수 오차 신호를 제공하는 위상 비교 회로를 포함한 것을 특징으로 하는 주파수 오차 검출기.
  19. 제18항에 있어서, 제어회로를 추가로 구비하고, 상기 위상차 검출희로는 상기 데이타 신호의 하나의 전이 에지에서 상기 클록의 위상을 각각 검출하고 그 검출된 위상을 유지하며 상기 유지된 값을 제거하는 복수의 위상차 검출/유지회로를 구비하며. 상기 위상 비교회로는 상기 위상차 검출/유지 회로와 동일 갯수이고 2개의 상기 위상차 검출/유지회로의 유지값들을 각각 비교하는 복수의 비교회로를 구비하고, 상기 제어회로는 상기 위상차 검출/유지 회로가 각각 상기 데이타 신호의 전이 에지에서 상기 클록의 위상들을 주기적으로 및 직렬로 검출하고 위상검출이 실행되는 전이 에지 다음의 또는 그 보다 더 먼 전이 에지까지 상기 검출된 위상들을 유지하며 검출된 위상들을 제거하도록, 그리고 상기 비교회로는 2개의 대응하는 위상차 검출/유지 희로로부터 출력된 상기 검출위상들을 주기적으로 및 직렬로 비교하도록 상기 위상차 검출/유지회로와 상기 비교회로를 제어하는 것을 특징으로 하는 주파수 오차 검출 회로.
  20. 제19항에 있어서, 상기 위상차 검출/유지회로는 각각 적분치 삭제 기능을 갖는 적분희로와; 상기 데이타 신호의 전이 에지로 부터 상기 클록의 전이시까지의 기간동안 상기 적분회로를 소정레벨까지 충전하는 챠지회로를 구비하는 것을 특징으로 하는 주파수 오차 검출 회로.
  21. 제20항에 있어서, 상기 챠지회로는 정전류원과, 상기 충전기간동안 턴온되도록 제어되고 상기 정전류원과 상기 적분회로의 입력 단자 사이에 접속된 스위치를 포함한 것을 특징으로 하는 클록 재생 희로.
  22. 제19항 또는 제2O항에 있어서, 상기 비교회로는 각각 2개의 커패시터를 거쳐 상기 2개의 대응하는 위상차 검출/유지 회로의 2개의 적분회로에 접속된 연산 증폭회로를 구비한 것을 특징으로 하는 주파수 오차 검출회로.
  23. 제19항에, 있어서 상기 각 비교회로에서 출력된 아날로그 신호를 디지탈 신호로 변환하고 상기 디지탈 신호를 유지하는 저장회로를 추가로 구비한 것을 특징으로 하는 주파수 오차 검출 회로.
  24. 제23항에 있어서, 상기 제어 회로에서 출력된 선택신호에 따라 상기 저장회로에서 출력된 상기 디지탈 신호중 하나를 선택하는 선택회로를 추가로 구비한 것을 특징으로 하는 주파수 오차 검출 회로.
  25. 제23항에 있어서, 상기 각 저장 회로는 D형 플립플롭인 것을 특징으로 하는 주파수 오차 검출 회로.
  26. 제23항에 있어서, 상기 저장회로는 각각 상기 연산 증폭 회로의 출력 신호 V가 양의 기준값 VO 보다 큰지, -VO 보다 작은지, VO와 -VO사이에 있는지를 결정하는 윈도우 비교기와; V가 VO 보다 크다는 결과를 유지하는 제1D형 플립플롭과; V가 -VO 보다 작다는 결과를 유지하는 제2D형 플립플롭을 구비하는 것을 특징으로 하는 주파수 오차 검출 회로.
  27. 제18항에 있어서, 상기 위상차 검출회로는 클록으로부터 m(m은 정수)위상 시프트 클록들을 발생하는 다중 위상 클록 발생회로와; 데이타 신호의 제1레벨-제2레벨 전이시에 상기 m위상 시프트 클록들을 래치하는 제1래치와; 상기 데이타 신호의 제2레벨-제1레벨 전이시에 상기 m위상 시프트 클록들을 래치하는 제2래치를 구비하고, 상기 위상 비교회로는 상기 제1및 제2래치로부터의 출력신호를 디코드하고 상기 위상차를 계산하는 것을 특징으로 하는 주파수 오차 검출 회로.
  28. 정위상 신호와 부위상 신호를 제공하도록 제1클록에 의해 변조되는 상기 데이타 신호의 전이 에지에서 클록을 래치하는 래치와; 상기 정위상 신호와 상기 데이타 신호를 논리적하는 제1AND 회로와; 상기 부위상 신호와 상기 데이타 신호를 논리적하는 제2AND 회로를 구비하고; 상기 제1및 제2AND 회로의 출력 신호는 챠지 펌프구동 신호로서 제공되는 것을 특징으로 하는 위상 검출기.
  29. 제1증가 상보 신호와 제1감소 상보 신호로 이루어진 제1신호 그룹 및 제2증가 신호와 제2감소 신호로 이루어진 제2신호 그룹에 따라 출력 단자에서 출력 전압을 변화시키는 챠지 펌프에 있어서, 증가 구동 전압 발생기 및 증가 펌프회로를 구비한 전류 유출 회로와; 감소 펌프 회로 및 감소 구동 전압 발생기를 구비한 전류 유입회로를 포함하는데, 상기 증가 구동 전압 발생기는 출력 단자가 제1노드에 접속되어 상기 제2증가 신호에 따라 출력 전압을 증가시키고; 상기 증가 펌프 회로는 상기 제1노드와 상기 출력 단자사이에 접속되어 상기 제1증가 상보 신호에 따라 상기 출력 단자에서 상기 출력 전압을 증가시키며; 상기 감소 펌프 회로는 상기 출력단자와 제2노드 사이에 접속되어 상기 제1감소 상보 신호에 따라 상기 출력 단자에서 상기 출력 전압을 감소시키고; 상기 감소 구동 전압 발생기는 상기 제2노드에 접속되어 상기 제2감소 신호에 따라 상기 제2노드에서 전압을 감소시키는 것을 특징으로 하는 챠지 펌프.
  30. 제29항에 있어서, 상기 증파 펌프 회로는 상기 제1노드와 상기 출력 단자사이에 직렬로 접속되고 순방향이 상기 제1노드로 부터 상기 출력단자로의 방향인 3개의 정류 소자와; 상기 3개의 정류 소자의 2개의 접속노드에 각각 접속되고 다른 단자들에는 각각 상기 제1증가 상보 신호가 공급된 제1커패시터 및 제2커패시터를 구비하고, 상기 감소 펌프 회로는 상기 제1노드와 상기 출력 단자 사이에 직렬로 접속되고 순방향이 상기 출력단자로부터 상기 제2노드로의 방향인 3개의 정류소자와; 상기 3개의 정류 소자의 2개의 접속노드에 각각 접속되고 다른 단자들에는 각각 상기 제1감소 상보 신호가 공급된 제3커패시터 및 제4커패시터를 구비하는 것을 특칭으로 하는 챠지펌프.
  31. 제29항 또는 제3O항에 있어서, 상기 출력 단자에서의 상기 출력 전압은 상기 증가 구동 전압 발생기와 상기 감소 구동 전압 발생기에 피드백되는 것을 특징으로 하는 챠지 펌프.
  32. 제31항에 있어서, 상기 증가 구동 전압 발생기와 상기 감소 구동 전압 발생기는 일체형이고 상기 제1노드와 상기 제2노드는 공통인 것을 특징으로 하는 챠지 펌프.
  33. 직렬 신호 및 클록에 응답하여 상기 직렬 신호에 관한 클록의 주파수 또는 위상내의 오차를 수렴하는데 사용하기 위한 펄스 함유 정보를 제공하는 오차 수속용 펄스 발생기와; 상기 펄스에 응답하여 출력단자를 통해 전하를 이동시키는 챠지 펌프와; 상기 챠지 펌프의 상기 출력 단자에 접속된 입력 단자를 가지며, 상기 입력 단자를 통해 이동한 전하의 양을 적분하고 출력 단자를 통해 오차 신호를 제공하는 적분 회로를 포함하는 것을 특징으로 하는 오차 검출기.
  34. 제33항에 있어서, 상기 적분 회로는 2개의 입력 단자 사이의 전위차가 증폭되고 기준 전압이 상기 2개의 입력 단자 중 하나에 인가되며 상기 2개의 입력 단자중 다른 하나는 상기 챠지 펌프의 상기 출력 단자에 접속된 연산 증폭기와; 상기 연산 증폭기의 상기 2개의 입력 단자 중 다른 하나와 그 출력 단자 사이에 접속된 커패시터를 구비하는 것을 특징으로 하는 오차 검출기.
  35. 제33항에 있어서, 상기 챠지 펌프는 한 쌍의 상보 신호를 제공하기 위한 상보 출력 단자를 구비하고; 상기 적분 회로는 비반전 입력 단자와 반전 입력단자 사이의 전위차가 증폭된 다음 비반전 출력 단자와 반전 출력 단자를 통해 공급되고, 상기 비반전 입력 단자 및 반전 입력 단자는 상기 챠지 펌프의 상기 상보 출력 단자에 접속된 연산 증폭기와; 상기 연산 증폭기의 비반전 입력 단자와 상기 반전 출력 단자사이에 접속된 제1커패시터와; 상기 연산 증폭기의 반전 입력 단자와 상기 비반전 출력 단자 사이에 접속된 제2커패시터를 구비하는 것을 특징으로 하는 오차 검출기.
  36. 직렬 신호 및 클록에 응답하여 상기 직렬 신호에 관한 클록의 주파수 또는 위상내의 오차를 수렴하는데 사용하기 위한 펄스 함유 정보를 제공하는 오차 수속용 펄스 발생기와; 상기 펄스에 응답하여 출력단자를 통해 전하를 이동시키는 챠지 펌프와; 상기 챠지 펌프의 상기 출력 단자에 접속된 입력 단자를 가지며, 상기 입력 단자를 통해 이동한 전하의 양을 적분하고 출력 단자를 통해 오차 신호를 제공하는 적분 회로를 포함하고, 상기 적분회로의 상기 출력 단자는 반도체 집적 회로의 외부 단자에 접속된 것을 특징으로 하는 반도체 집적회로.
  37. 제36항에 있어서, 상기 적분 회로는 2개의 입력 단자 사이의 전위차가 증폭되고 기준 전압이 상기 2개의 입력 단자 중 하나에 인가되며 상기 2개의 입력 단자 중 다른 하나는 상기 챠지 펌프의 상기 출력 단자에 접속된 연산 증폭기와; 상기 연산 증폭기의 상기 2개의 입력 단자중 다른 하나와 그 출력 단자사이에 접속된 커패시터를 구비하는 것을 특징으로 하는 반도체 집적 회로.
  38. 제36항에 있어서, 상기 챠지 펌프는 한쌍의 상보 신호를 제공하기 위한 상보 출력 단자를 구비하고; 상기 적분 회로는 비반전 입력 단자와 반전 입력단자 사이의 전위차가 증폭된 다음 비반전 출력 단자와 반전 출력 단자를 통해 공급되고, 상기 비반전 입력 단자 및 반전 입력 단자는 상기 챠지 펌프의 상기 상보 출력 단자에 접속된 연산 증폭기와; 상기 연산 증폭기의 비반전 입력 단자와 상기 반전 출력 단자사이에 접속된 제1커패시터와; 상기 연산 증폭기의 반전 입력 단자와 상기 비반전 출력 단자 사이에 접속된 제2커패시터를 구비하는 것을 특징으로 하는 반도체 집적 회로.
  39. 주파수가 입력 전압 주파수에 대응하는 VCO 클록을 생성하는 전압 제어 발진기와; 오차 검출기와; 상기오차 검출기의 출력 단자에 접속된 입력 단자를 가지며 상기 전압 제어 발진기에 수속 신호를 출력하는 루프 필터를 포함하고, 상기 오차 검출기는 직렬 신호 및 클록에 응답하여 상기 직렬 신호에 관한 클록의 주파수 또는 위상 내의 오차를 수렴하는데 사용하기 위한 펄스 함유 정보를 제공하는 오차 수속용 펄스 발생기와; 상기 펄스에 응답하여 출력단자를 통해 전하를 이동시키는 챠지 펌프와; 상기 챠지 펌프의 상기 출력 단자에 접속된 입력 단자를 가지며, 상기 입력 단자를 통해 이동한 전하의 양을 적분하고 상기 오차 검출기의 출력 단자를 통해 오차 신호를 제공하는 적분 회로를 포함하는 것을 특징으로 하는 클록 재생 회로.
  40. 제39항에 있어서, 상기 적분 회로는 2개의 입력 단자 사이의 전위차가 증폭되고 기준 전압이 상기 2개의 입력 단자 중 하나에 인가되며 상기 2개의 입력 단자 중 다른 하나는 상기 챠지 펌프의 상기 출력 단자에 접속된 연산 증폭기와; 상기 연산 증폭기의 상기 2개의 입력 단자중 다른 하나와 그 출력 단자 사이에 접속된 커패시터를 구비하는 것을 특징으로 하는 클록 재생 회로.
  41. 제39항에 있어서, 상기 챠지 펌프는 한 쌍의 상보 신호를 제공하기 위한 상보 출력 단자를 구비하고; 상기 적분 회로는 비반전 입력 단자와 반전 입력 단자 사이의 전위차가 증폭된 다음 비반전 출력 단자와 반전 출력 단자를 통해 공급되고, 상기 비반전 입력 단자 및 반전 입력 단자는 상기 챠지 펌프의 상보 출력 단자에 접속된 연산 증폭기와; 상기 연산 증폭기의 비반전 입력 단자와 상기 반전 출력 단자사이에 접속된 체1커패시터와; 상기 연산 증폭기의 반전 입력 단자와 상기 비반전 출력 단자 사이에 접속된 제2커패시터를 구비하는 것을 특징으로 하는 클록 재생 회로.
  42. 제어 입력 단자에 인가된 신호에 따라 데이타 입력 단자에 인가된 신호를 각각 지연시키는 지연 회로들이 직렬로 및 복수의 단계로 접속되고, VCO 클록이 제1단계에서 상기 지연 회로의 데이타 입력 단자에 인가되는 다단 지연 회로와; 오차 검출기와; 상기 오차 검출기의 출력 단자에 접속된 입력 단자를 가지며 상기 다단 지연 회로의 제어 입력 단자에 수속 신호를 출력하는 루프 필터를 포함하고, 상기 오차 검출기는 데이타 신호에 포함된 데이타 클록에 관한 상기 VCO 클록의 주파수 또는 위상내의 오차를 수렴하는데 사용하기 위한 펄스 함유 정보를 제공하는 오차 수속용 펄스 발생기와; 상기 펄스에 응답하여 출력단자를 통해 전하를 이동시키는 챠지 펌프와; 상기 챠지 펌프의 상기 출력 단자에 접속된 입력 단자를 가지며, 상기 입력 단자를 통해 이동한 전하의 양을 적분하고 상기 오차 검출기의 출력 단자를 통해 오차 신호를 제공하는 적분 회로를 포함하는 것을 특징으로 하는 지연 고정 회로.
  43. 제42항에 있어서, 상기 적분 회로는 2개의 입력 단자 사이의 전위차가 증폭되고 기준 전압이 상기 2개의 입력 단자 중 하나에 인가되며 상기 2개의 입력 단자 중 다른 하나는 상기 챠지 펌프의 상기 출력 단자에 접속된 연산 증폭기와; 상기 연산 증폭기의 상기 2개의 입력 단자 중 다른 하나는 그 출력 단자 사이에 접속된 커패시터를 구비하는 것을 특징으로 하는 지연 고정 회로.
  44. 제42항에 있어서, 상기 챠지 펌프는 한 쌍의 상보 신호를 제공하기 위한 상보 출력 단자를 구비하고; 상기적분 회로는 비반전 입력 단자와 반전 입력단자 사이의 전위차가 증폭된 다음 비반전 출력 단자와 반전 출력 단자를 통해 공급되고, 상기 비반전 입력 단자 및 반전 입력 단자는 상기 챠지 펌프의 상기 상보 출력 단자에 접속된 연산 증폭기와; 상기 연산 증폭기의 비반전 입력 단자와 상기 반전 출력 단자사이에 접속된 제1커패시터와; 상기 연산 증폭기의 반전 입력 단자에 상기 비반전 출력 단자 사이에 접속된 제2커패시터를 구비하는 것을 특징으로 하는 지연 고정 회로.
  45. 인가 전압에 따라 발진 주파수를 변화시킬 수 있는 전압 제어 발전기와; 전압 제어 발진기에서 출력된 발진 신호를 제1기준 클록 신호와 비교하여 위상차에 대응하는 신호를 출력하는 기준 위상 검출 수단과; 기준 위상 검출 수단의 출력 신호로 부터 고주파수 성분을 제거하는 로우 패스 필터를 포함하고, 로우 패드 필터의 출력을 전압 제어 발진기에 피드백 함으로써, 전압 제어 발진기에서 출력된 발진 신호는 체1기준 클록 신호와 동기되도록 제어되고, 주파수 동기화 장치의 피드백 루프는 위상 오차의 영점을 포함하는 소정의 위상 오차 범위내에서 발진 신호를 변화시키지 않고 전압 제어 발진기의 발진 주파수가 상기 범위와의 제1기준 클록의 주파수와 일체되게 하는 것을 특징으로 하는 주파수 동기화 장치.
  46. 제45항에 있어서, 제1기준 클록 신호를 전압 제어 발진기에서 출력된 발진 신호와 비교하고 그 비교 결과를 로우 패스 필터의 충전 및 방전으로 변화시키는 제1위상 비교 수단과; 제1기준 클록 신호를 전압 제어 발진기에서 출력된 발진 신호와 비교하고 그 비교 결과를 로우 패스 필터의 충전 및 방전으로 변화시키는 제2위상 비교 수단을 포함하고, 상기 제1위상 비교 수단 및 제2위상 비교 수단은 유사한 이득을 가지며 제1위상 비교 수단 및 제2위상 비교 수단의 출력들은 소정 범위에서 합성될 때 서로 삭제시키는 것을 특징으로 하는 주파수 동기화 장치.
  47. 제46항에 있어서, 제1위상 비교수단은 제1기준 클록 신호를 전압 제어 발진기에서 출력된 발진 신호와 비교하는 위상 주파수 비교기와; 위상주파수 비교기의 출력을 로우 패스 필터에 대한 충전 및 방전 신호로 변화시키는 PFD 챠지 펌프를 구비하고, 제2위상 비교 수단은 제1기준 클록 신호를 전압 제어 발진기에서 출력된 발진 신호와 비교하는 위상 비교기와; 위상 주파수 비교기의 출력을 로우 패스 필터에 대한 충전 및 방전 신호로 변화시키는 PD 챠지 펌프를 구비하는 것을 특징으로 하는 위상 동기화 장치.
  48. 제45항 내지 제47항중 어느 한 항에 있어서, 전압 제어 발진기에서 출력된 발진 신호를 N (N은 1을 제외한 양의 정수) 주파수로 분주하는 분주 수단을 포함하고, 상기 제1기준 클록 신호의 발진 주파수는 전압 제어 발진기에서 출력된 발진 신호의 주파수의 1/N인 것을 특징으로 하는 주파수 동기화 장치.
  49. (A)인가 전압에 따라 발진 주파수를 변화시킬 수 있는 전압 제어 발진기와; 전압 제어 발진기에서 출력된 발진 신호를 제1기준 클록과 비교하여 위상차에 대응하는 신호를 출력하는 기준 위상 검출수단과; 기준 위상 검출수단의 출력 신호로부터 고주파수 성분을 제거하는 로우 패스 필터를 구비하는데, 로우 패스 필터의 출력은 피드백 루프가 위상 오차의 영점을 포함하는 소정의 위상 오차 범위내에서 발진 신호를 변화시키지 않고 전압 제어 발진기의 발진 주파수를 상기 범위외의 제1기준 클록의 주파수와 일치되게 하도록 전압 제어 발진기에 피드백 되는 주파수 동기화 장치와, (B)제2기준 신호를 전압 제어 발진기에서 출력된 발진 신호 또는 발진 신호의 분주 신호와 비교하는 제2기준 위상 검출기를 포함하고, 상기 제2위상 검출기의 출력을 로우 패스 필터에 피드백 시킴으로써, 이미 제1기준 클록과 동기화 되어 있는 전압 제어 발진기의 발진 신호는 제2기준 신호와도 동기화 되는 것을 특징으로 하는 클록 재생 희로.
  50. 제49항에 있어서, 제2기준 신호는 직렬 전송 데이타 신호이고 전압 제어 발진기의 출력은 재생 클록인 것을 특징으로 하는 클록 재생 회로.
  51. 제49항 또는 제5O항에 있어서, 기준 위상 검출 수단은 제1기준 클록을 전압 제어 발진기에서 출력된 발진 신호와 비교하고 그 비교 결과를 로우 패스 필터에 대한 충전 및 방전 신호로 변화시키는 제1위상 비교 수단과; 재1기준 클록을 전압 제어 발진기에서 출력된 발진 신호와 비교하고 그 비교 결과를 로우 패스 필터에 대한 충전 및 방전 신호로 변화시키는 제2위상 비교 수단을 포함하고, 상기 제1위상 비교 수단 및 제2위상 비교 수단은 유사한 이득을 가지며 제1위상 비교 수단 및 제2위상 비교 수단의 출력들은 소정 범위에서 합성될 때 서로 삭제시키는 것을 특징으로 하는 클록 재생 회로.
  52. 제51항에 있어서, 제1위상 비교수단은 제1기준 클록을 전압제어 발진기에서 출력된 발진 신호와 비교하는 위상 주파수 비교기와; 위상 주파수 비교기의 출력을 로우 패스 필터에 대한 충전 및 방전 신호로 변화시키는 PFD 챠지 펌프를 구비하고, 제2위상 비교 수단은 제1기준 클록을 전압 제어 발진기에서 출력된 발진 신호와 비교 하는 위상 비교기와; 위상 주파수 비교기의 출력을 로우 패스 필터에 대한 충전 및 방전 신호로 변화시키는 PD챠지 펌프를 구비하는 것을 특징으로 하는 클록 재생 회로.
  53. 제49항 내지 제52항중 어느 한 항에 있어서, 전압 제어 발진기에서 출력된 발진 신호를 N (N은 1을 제외한 양의 정수) 주파수로 분주하는 분주 수단을 포함하고, 상기 제1기준 클록의 발진 주파수는 전압 제어 발진기에서 출력된 발진 신호의 주파수의 1/N인 것을 특징으로 하는 클록 재생 회로.
  54. 제49항 내치 제52항중 어느 한 항에 있어서, 채1기준 클록을 발생하는 회로는 인가 전압에 따라 발진 주파수를 변화시킬 수 있는 기준 전압 제어 발진기이고, 제2기준 위상 검출기의 출력인 기준 전압 제어 발진기에 인가되는 것을 특징으로 하는 클록 재생 회로.
  55. 제49항 내지 제54항중 어느 한 항에 있어서, 기준 전압 제어 발진기를 제외한 나머지 소자들은 하나의 칩에 직접되고, 기준 전압 제어 발진기는 칩의 외부에 제공되는 것을 특징으로 하는 클록 재생 회로.
  56. 복수의 주파수 동기화 장치를 포함하고, 상기 주파수 동기화 장치는 각각 인가 전압에 따라 발진주파수를 변화시킬 수 있는 전압 제어 발진기와; 전압 제어 발진기에시 출력된 발진 신호를 제1기준 클록과 비교하여 위상차에 대응하는 신호를 출력하는 기준 위상 검출 수단과; 기준 위상 검출 수단의 출력 신호로부터 고주파수 성분을 제거하는 로우 패스 필터를 구비하고, 로우 패스 필터의 출력은 피드백 루프가 위상 오차의 영점을 포함하는 소정의 위상 오차 범위내에서 발진 신호를 변화시키지 않고 전압 제어 발진기의 발진 주파수를 상기 범위외의 제1기준 클록의 주파수와 일치되게 하도록 전압 제어 발진기에 피드백 되며, 전압 제어 발진기는 제2기준 클록(fd)에 응답하여 상보적으로 동작하는 것을 특징으로 하는 클록 재생 회로.
  57. 제56항에 있어서, 전압 제어 발진기의 출력을 동기화 합으로써 연속적인 클록을 발생하는 연속 클록 합성수단과; 연속 클록 합성 수단으로부터 출력된 동기 클록을 체1기준 신호와 비교하고 위상차에 대응하는 신호를 로우 패스 필터에 출력하는 위상 검출 수단을 포함한 것을 특징으로 하는 클록 재생 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950005044A 1994-03-11 1995-03-11 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들 KR0185474B1 (ko)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP94-041054 1994-03-11
JP4105494 1994-03-11
JP94-047145 1994-03-17
JP04714594A JP3368971B2 (ja) 1994-03-17 1994-03-17 周波数同期装置及びクロック信号再生装置
JP22038594A JP3418710B2 (ja) 1994-03-11 1994-09-14 周波数誤差検出回路及びこれを用いたクロック再生回路
JP94-220385 1994-09-14
JP6329597A JPH08163112A (ja) 1994-12-01 1994-12-01 誤差検出回路及びこれを用いたクロック再生回路
JP94-329597 1994-12-01
JP00223295A JP3640422B2 (ja) 1995-01-10 1995-01-10 クロック再生回路及び周波数誤差推定回路
JP95-002232 1995-01-10

Publications (2)

Publication Number Publication Date
KR950028348A true KR950028348A (ko) 1995-10-18
KR0185474B1 KR0185474B1 (ko) 1999-05-15

Family

ID=27518220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950005044A KR0185474B1 (ko) 1994-03-11 1995-03-11 클록 재생 회로 및 이 클록 재생 회로를 이용한 소자들

Country Status (6)

Country Link
US (2) US5610954A (ko)
EP (1) EP0671829B1 (ko)
KR (1) KR0185474B1 (ko)
CN (1) CN1128520C (ko)
DE (1) DE69535087T2 (ko)
TW (1) TW271023B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418017B1 (ko) * 2001-05-24 2004-02-11 최우영 데이터 및 클럭 복원회로

Families Citing this family (89)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2312578B (en) * 1996-04-25 2000-07-05 Plessey Semiconductors Ltd Phase-locked loops
TW363305B (en) * 1996-09-06 1999-07-01 Koninkl Philips Electronics Nv A receiver, a frequency synthesis circuit and a charge pump
US6044123A (en) * 1996-10-17 2000-03-28 Hitachi Micro Systems, Inc. Method and apparatus for fast clock recovery phase-locked loop with training capability
US6115438A (en) * 1996-12-12 2000-09-05 Texas Instruments Incorporated Method and circuit for detecting a spurious lock signal from a lock detect circuit
US5970106A (en) * 1997-02-25 1999-10-19 Nec Corporation Phase locked loop having a phase/frequency comparator block
JP3308846B2 (ja) * 1997-03-14 2002-07-29 株式会社東芝 位相同期回路及び記録再生装置
US5818304A (en) * 1997-03-20 1998-10-06 Northern Telecom Limited Phase-locked loop
US6173432B1 (en) * 1997-06-20 2001-01-09 Micron Technology, Inc. Method and apparatus for generating a sequence of clock signals
US6320921B1 (en) * 1997-09-29 2001-11-20 Texas Instruments Incorporated Fast acquisition clock recovery using a directional frequency-phase detector
US6052010A (en) * 1997-10-24 2000-04-18 Cypress Semiconductor Corp. Circuit, apparatus and method for generating signals phase-separated by ninety degrees
US6229864B1 (en) * 1997-12-18 2001-05-08 Philips Electronics North America Corporation Phase locked loop lock condition detector
US6389090B2 (en) * 1998-02-06 2002-05-14 3Com Corporation Digital clock/data signal recovery method and apparatus
US6081572A (en) * 1998-08-27 2000-06-27 Maxim Integrated Products Lock-in aid frequency detector
US6349399B1 (en) * 1998-09-03 2002-02-19 Micron Technology, Inc. Method and apparatus for generating expect data from a captured bit pattern, and memory device using same
FR2783986B1 (fr) * 1998-09-30 2000-12-15 St Microelectronics Sa Procede et dispositif de generation d'un signal d'horloge
US6587528B1 (en) * 1998-10-12 2003-07-01 Ericsson Inc. Systems and methods for extracting and digitizing phase and frequency information from an analog signal
US6100721A (en) * 1999-02-01 2000-08-08 Motorola, Inc. Circuit and method of extending the linear range of a phase frequency detector
US6470060B1 (en) 1999-03-01 2002-10-22 Micron Technology, Inc. Method and apparatus for generating a phase dependent control signal
JP2000278341A (ja) * 1999-03-25 2000-10-06 Sanyo Electric Co Ltd 直交位相復調回路
JP3327249B2 (ja) * 1999-05-11 2002-09-24 日本電気株式会社 Ｐｌｌ回路
US6853696B1 (en) * 1999-12-20 2005-02-08 Nortel Networks Limited Method and apparatus for clock recovery and data qualification
US20020118006A1 (en) * 2000-06-02 2002-08-29 Enam Syed K. Phase frequency detector
KR100374034B1 (ko) * 2000-09-05 2003-02-26 삼성전자주식회사 광 수신기의 자기 진단 장치 및 그 방법
JP2002124937A (ja) * 2000-10-16 2002-04-26 Nec Corp 同期はずれ検出回路
JP2002198808A (ja) * 2000-10-19 2002-07-12 Sony Corp Ｐｌｌ回路および光通信受信装置
JP3617456B2 (ja) * 2000-10-19 2005-02-02 ソニー株式会社 Ｐｌｌ回路および光通信受信装置
JP3450293B2 (ja) 2000-11-29 2003-09-22 Ｎｅｃエレクトロニクス株式会社 クロック制御回路及びクロック制御方法
US20020093986A1 (en) * 2000-12-30 2002-07-18 Norm Hendrickson Forward data de-skew method and system
US20020093994A1 (en) * 2000-12-30 2002-07-18 Norm Hendrickson Reverse data de-skew method and system
US20020090045A1 (en) * 2001-01-10 2002-07-11 Norm Hendrickson Digital clock recovery system
US7136441B2 (en) * 2001-01-24 2006-11-14 Matsushita Electric Industrial Co., Ltd. Clock recovery circuit
WO2002062004A1 (en) 2001-02-01 2002-08-08 Vitesse Semiconductor Corporation Rz recovery
US6509801B1 (en) * 2001-06-29 2003-01-21 Sierra Monolithics, Inc. Multi-gigabit-per-sec clock recovery apparatus and method for optical communications
US6990164B2 (en) 2001-10-01 2006-01-24 Freescale Semiconductor, Inc. Dual steered frequency synthesizer
US6781469B2 (en) 2002-09-13 2004-08-24 Mediatek Incorporation Phase-locked loop having phase detector error signal reshaping and method thereof
US7386084B2 (en) * 2002-11-06 2008-06-10 Broadcom Corporation Method and system for pattern-independent phase adjustment in a clock and data recovery (CDR) circuit
US6977959B2 (en) * 2003-01-17 2005-12-20 Xilinx, Inc. Clock and data recovery phase-locked loop
US7057435B2 (en) * 2003-05-30 2006-06-06 Regents Of The University Of California Distributed delay-locked-based clock and data recovery systems
US7168027B2 (en) * 2003-06-12 2007-01-23 Micron Technology, Inc. Dynamic synchronization of data capture on an optical or other high speed communications link
US6903585B2 (en) * 2003-06-27 2005-06-07 Analog Devices, Inc. Pulse width modulated common mode feedback loop and method for differential charge pump
US7234070B2 (en) * 2003-10-27 2007-06-19 Micron Technology, Inc. System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding
JP4586730B2 (ja) * 2003-12-08 2010-11-24 日本電気株式会社 クロックデータ再生回路
US7009436B2 (en) * 2004-04-09 2006-03-07 Pericom Technology (Shanghai) Co., Ltd. Pulsewidth control loop device with complementary signals
US7149145B2 (en) * 2004-07-19 2006-12-12 Micron Technology, Inc. Delay stage-interweaved analog DLL/PLL
US7411426B2 (en) * 2004-07-20 2008-08-12 Exar Corporation Phase detector for RZ
US20060017471A1 (en) * 2004-07-20 2006-01-26 Exar Corporation Phase detector
KR100630336B1 (ko) * 2004-07-22 2006-09-29 삼성전자주식회사 패스트 록킹이 가능한 차지 펌프를 이용한 위상 고정 루프및 그 동작 방법
JP4389934B2 (ja) * 2004-08-30 2009-12-24 日本電気株式会社 クロック再生回路
FR2878093B1 (fr) * 2004-11-15 2007-02-09 Commissariat Energie Atomique Circuit de conversion temps-tension symetrique
US7555089B2 (en) * 2005-05-20 2009-06-30 Honeywell International Inc. Data edge-to-clock edge phase detector for high speed circuits
US20070019350A1 (en) * 2005-06-24 2007-01-25 Power Analog Microelectronics, Inc. Short circuit protection for complementary circuit
US7330058B2 (en) * 2005-07-01 2008-02-12 Via Technologies, Inc. Clock and data recovery circuit and method thereof
US7461365B1 (en) * 2005-07-09 2008-12-02 Lightspeed Logic, Inc. Increased effective flip-flop density in a structured ASIC
CN101454620B (zh) * 2005-11-30 2012-07-04 开利公司 利用脉宽调制技术的多回路制冷剂系统
US20070139159A1 (en) * 2005-12-15 2007-06-21 Intelleflex Corporation Clock generation circuit
US8332793B2 (en) * 2006-05-18 2012-12-11 Otrsotech, Llc Methods and systems for placement and routing
KR101301698B1 (ko) * 2006-08-24 2013-08-30 고려대학교 산학협력단 선형 위상검출기 및 그것을 포함하는 클럭 데이터 복원회로
WO2008111395A1 (ja) * 2007-03-09 2008-09-18 Nec Corporation クロックレス伝送システムおよびクロックレス伝送方法
CN101207436B (zh) * 2007-12-12 2012-08-15 上海华为技术有限公司 一种反馈延时锁相装置及方法以及相位误差检测单元
JPWO2009116296A1 (ja) * 2008-03-21 2011-07-21 パナソニック株式会社 同期制御回路、及び映像表示装置
JP5451012B2 (ja) * 2008-09-04 2014-03-26 ピーエスフォー ルクスコ エスエイアールエル Ｄｌｌ回路及びその制御方法
CN101431816B (zh) * 2008-11-19 2010-07-28 华为终端有限公司 一种频率差的获取方法及终端
TWI381646B (zh) * 2009-10-01 2013-01-01 Mstar Semiconductor Inc 鎖相迴路之迴路頻寬控制裝置及迴路頻寬控制方法
JP5558079B2 (ja) * 2009-11-06 2014-07-23 株式会社東芝 磁気共鳴画像診断装置
US8198927B2 (en) 2010-02-01 2012-06-12 Analog Devices, Inc. High speed charge pump
US8222932B2 (en) * 2010-02-23 2012-07-17 Agilent Technologies, Inc. Phase-locked loop with switched phase detectors
CN101841327A (zh) * 2010-03-05 2010-09-22 中兴通讯股份有限公司 一种信号处理系统和方法
KR20120081353A (ko) * 2011-01-11 2012-07-19 에스케이하이닉스 주식회사 동기 회로
EP2512033B1 (en) * 2011-04-13 2013-09-11 Siemens Aktiengesellschaft A clock generation system
KR101947814B1 (ko) * 2012-09-06 2019-02-14 한국전자통신연구원 지연 시간을 조절하는 지연 시간 조절회로 및 그것의 조절 방법
KR101935832B1 (ko) * 2012-10-31 2019-01-07 한국전자통신연구원 신호의 듀티비 조절 장치
CN103138735B (zh) * 2013-01-25 2017-02-01 深圳市国微电子有限公司 积分速率可变的单位增益正反馈积分器及时钟恢复电路
KR20160037656A (ko) * 2014-09-29 2016-04-06 삼성전자주식회사 에러 검출기 및 발진기의 에러 검출 방법
US9479208B2 (en) * 2014-09-30 2016-10-25 Stmicroelectronics S.R.L. System for the correction of the phase error of two in-phase and quadrature signals, corresponding device and method
CN107431489B (zh) 2015-03-23 2020-01-14 美高森美SoC公司 具有宽锁定范围的混合锁相环
TWI554037B (zh) * 2015-04-16 2016-10-11 群聯電子股份有限公司 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
CN106160739B (zh) * 2015-04-23 2019-04-23 群联电子股份有限公司 时脉数据恢复电路模块、存储器存储装置及相位锁定方法
US10069503B2 (en) * 2016-05-30 2018-09-04 Microsemi Semiconductor Ulc Method of speeding up output alignment in a digital phase locked loop
US10340919B2 (en) * 2017-11-29 2019-07-02 Taiwan Semiconductor Manufacturing Company Limited Circuit for monitoring transient time in analog and digital systems
CN112400279A (zh) * 2018-07-10 2021-02-23 株式会社索思未来 相位同步电路、收发电路以及集成电路
US10651861B2 (en) 2018-10-15 2020-05-12 Analog Devices, Inc. Filterless digital phase-locked loop
CN111697966B (zh) * 2019-03-13 2023-08-04 瑞昱半导体股份有限公司 时钟产生电路以及产生时钟信号的方法
TWI718774B (zh) * 2019-11-21 2021-02-11 連恩微電子有限公司 時脈資料回復電路與其頻率維持方法
US10972108B1 (en) * 2019-12-06 2021-04-06 Qualcomm Incorporated Systems and methods for reduction of in-phase and quadrature-phase (IQ) clock skew
US10840919B1 (en) * 2020-01-24 2020-11-17 Texas Instruments Incorporated Frequency domain-based clock recovery
CN111310393B (zh) * 2020-02-28 2023-08-04 Oppo广东移动通信有限公司 仿真时钟产生方法及相关产品
CN111404545B (zh) * 2020-04-20 2022-07-29 成都华微电子科技股份有限公司 带数字修调功能的振荡器电路和时钟信号生成方法
US12027962B2 (en) 2021-02-03 2024-07-02 Texas Instruments Incorporated Load regulation
CN117294286B (zh) * 2023-11-27 2024-04-02 深圳新声半导体有限公司 射频开关控制电路

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4129748A (en) * 1975-09-10 1978-12-12 Idr, Inc. Phase locked loop for providing continuous clock phase correction
FR2523383B1 (fr) * 1982-03-15 1985-11-22 Thomson Csf Dispositif de recuperation de frequence d'horloge en transmission numerique
US4464771A (en) * 1982-04-02 1984-08-07 Motorola, Inc. Phase-locked loop circuit arrangement
JPS58182938A (ja) * 1982-04-21 1983-10-26 Toshiba Corp Ｐｌｌ形タイミング抽出回路
US4574243A (en) * 1984-01-03 1986-03-04 Motorola, Inc. Multiple frequency digital phase locked loop
US4780844A (en) * 1986-07-18 1988-10-25 Commodore-Amiga, Inc. Data input circuit with digital phase locked loop
CA1284361C (en) * 1986-08-29 1991-05-21 Mitel Corporation Analog phase locked loop
US4773085A (en) * 1987-06-12 1988-09-20 Bell Communications Research, Inc. Phase and frequency detector circuits
JPS645351A (en) * 1987-06-26 1989-01-10 Sharp Kk Boosting circuit
US5173617A (en) * 1988-06-27 1992-12-22 Motorola, Inc. Digital phase lock clock generator without local oscillator
US5027085A (en) * 1989-10-03 1991-06-25 Analog Devices, Inc. Phase detector for phase-locked loop clock recovery system
US5276716A (en) * 1990-02-15 1994-01-04 Advanced Micro Devices Inc. Bi-phase decoder phase-lock loop in CMOS
FR2673344B1 (fr) * 1991-02-22 1993-05-28 Telecommunications Sa Comparateur de phase/frequence pour circuit de recuperation de rythme.
US5285483A (en) * 1992-04-07 1994-02-08 Seiko Epson Corporation Phase synchronization circuit
US5455540A (en) * 1994-10-26 1995-10-03 Cypress Semiconductor Corp. Modified bang-bang phase detector with ternary output

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418017B1 (ko) * 2001-05-24 2004-02-11 최우영 데이터 및 클럭 복원회로

Also Published As

Publication number Publication date
CN1128520C (zh) 2003-11-19
DE69535087T2 (de) 2006-12-21
CN1114809A (zh) 1996-01-10
EP0671829A3 (en) 1997-04-16
KR0185474B1 (ko) 1999-05-15
TW271023B (ko) 1996-02-21
US5610954A (en) 1997-03-11
EP0671829A2 (en) 1995-09-13
US5889828A (en) 1999-03-30
DE69535087D1 (de) 2006-08-10
EP0671829B1 (en) 2006-06-28

Similar Documents

Publication Publication Date Title
KR950028348A (ko) 클록 재생 회로 및 이 클록 재생 회로등에 사용되는 소자들
US4510461A (en) Phase lock loop having switchable filters and oscillators
JP4850473B2 (ja) デジタル位相検出器
US4857866A (en) Phase-locked loop having elongated time for charge and discharge
JP3119205B2 (ja) Ｐｌｌ回路
US6542041B2 (en) Phase locked loop for stable clock generation in applications of wide band channel clock recovery and operation method thereof
JPH06203975A (ja) 周波数が安定化された電子安定器および蛍光ランプ装置
EP0952669B1 (en) Phase comparison circuit
JP2002198808A (ja) Ｐｌｌ回路および光通信受信装置
US20070200641A1 (en) System and method for multiple-phase clock generation
US6747496B2 (en) DLL-(delay-locked-loop) circuit
CN100417024C (zh) 低稳态误差的锁相回路及其校正电路
JPS5810018B2 (ja) デイジタル位相比較器
JP3617456B2 (ja) Ｐｌｌ回路および光通信受信装置
US20050057314A1 (en) Device and method for detecting phase difference and PLL using the same
US6218907B1 (en) Frequency comparator and PLL circuit using the same
KR100192525B1 (ko) 광통신 수신기용 클럭 및 데이타 복구회로
CN113922817A (zh) 一种脉冲发生器和时钟倍频器
US7668278B2 (en) Phase-locked loop
US6369625B1 (en) Phase locked loop circuit
JPH1070457A (ja) Ｐｌｌ回路
JP3527593B2 (ja) フェーズド・ロックド・ループ回路
US20040066872A1 (en) Method and apparatus for reducing clock jitter in a clock recovery circuit
JPH0641392Y2 (ja) 位相比較器
JPH0363249B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101208

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee