JPS5810018B2 - デイジタル位相比較器 - Google Patents

Description

【発明の詳細な説明】 本発明は、ディジタル位相比較器に関するものである。

位相比較器は、２つの入力信号周波数間の位相差（進み
あるいは遅れ）を示す信号が必要とされる種々の装置、
例えば高い精度を有する周波数測定装置および位相ロッ
クループ（Ｐ、Ｌ、Ｌ）において用いられる。

位相差を表わす出力信号に加えて、スプリアス信号〔通
常は雑音あるいはフィードスルー（ｆｅｅｄ−ｔｈｒｏ
ｕｇｈ）と称される〕が出力に現われる。

この雑音は入力信号成分を含み、この雑音をできるだけ
多く減少させる手段、例えばフィルタリングによる手段
を用いなければならない。

この雑音の影響を、ディジクル位相比較器の特定の応用
に関して、すなわち周波数合成器に用いられるＰ、Ｌ、
Ｌにおいて説明する。

第１図は、１つのＰ、Ｌ、Ｌを用いる代表的な公知の周
波数合成器を示す。

この周波数合成器では、出力周波数は、水晶制御発振器
のような基準源から取り出した基準周波数のＭ倍である
。

基準源１の出力を、位相比較器２の１つの入力に供給し
、１／Ｍ分周器の出力を、周波数比較器の他の入力に供
給する。

位相比較器２の出力を、ループ増幅器およびフィルタ装
置４に供給する。

この装置４の出力はＶ、Ｃ，０，５の周波数を制御する
。

Ｖ、Ｃ，Ｏ。の出力は、合成器の出力を形成し、また分
周器３の入力に供給される。

増幅器および比較器位相雑音Ｎは、破整で示すように、
加算器６を経て装置に挿入されるものとすれば、合成器
出力での位相雑音△φｏｕｔは、ループカットオフ周波
数より小さい周波数で、次式のように表わされる。

△φｏｕｔ＝ＮＸＭ／にφ ここに、Ｋφは比較器の利得（ボルト／サイクル）であ
る。

多くの適用例では、基準周波数は１０ＫＨｚ代であり、
出力周波数はＩＭＨｚの１０倍あるいは１００倍の範囲
にある。

このようにＭは一般的に非常に太きく、したがって位相
雑音は非常に高くなる。

代表的な位相比較器の利得は低く、例えば５ボルト／サ
イクルであり、雑音は、優勢な包囲（ｃｌｏｓｅ−ｉｎ
）雑音側波帯を生じさせる。

この問題点を軽減するためには、設計者は、あらかじめ
非常に狭い帯域幅ループを用い、必要なスペクトル純度
を与えるためにＶ、Ｃ，Ｏを信頼し、あるいはＭを減少
させるために、多重ループ解決手段を選んできた。

多重ループ方式は複雑となり、ある場合には数個の基準
発振器を用いる。

多重ループ周波数合成器の一例は、１９７２年８月発行
のヒリツプス電気通信評論（ＰｈｉｌｉｐｓＴｅｌｅｃ
ｏｍｍｕｎｉｃａｔｉｏｎ Ｒｅｖｉｅｗ）第３０巻、
Ｎｏ、３にＰ、Ｂｉｋｋｅｒが゛ＨＦ受信機および送信
機のための周波数合成器ＲＹ７４６”と題する論文にお
いて開示している。

また、多重周波数合成器の一例は、ＲＣＡディジタル集
積回路応用ノート（ＲＣＡｄｉｇｉｔａｌ Ｉｎｔｅｇ
ｒａｔｅｄ Ｃ１ｒｃｕｉｔＡｐｐｌｉｃａｔｉｏｎ
Ｎｏｔｅ）ＩＣＡＮ−６７１６、ページ６１０に記載さ
れている。

Ｐ、Ｌ、Ｌは、例えば英国特許第９４７０５３号により
知られている。

この特許明細書では、位相比較器は、狭範囲高利得比較
器と広範囲低利得比較器とを並列に具えている。

比較器への２つの入力信号が小さい位相差を有する、す
なわち狭い範囲にある場合には、位相比較器は高利得に
φを有し、したがって比較器からの雑音△φは低くなる
。

これは通常の動作状態である。

その理由は、Ｐ、Ｌ、Ｌ、が発振器の位相を基準周波数
の位相にロックしているからである。

位相差が狭い位相範囲よりも大きい場合には、広範囲低
利得比較器が出力信号の主要部分を与える。

しかし、それとは無関係に、比較器が位相差信号を与え
、両方の比較器は共通出力に雑音を発生することに注意
すべきである。

したがって、高利得狭範囲比較器の高い信号対雑音比を
有する固有の利点は、低利得広範囲比較器によって発生
される雑音によってかなり減少する。

狭範囲（通常は３６０°）位相比較器と、広範囲を補償
するために分離周波数弁別器とを具える他の広範囲比較
器が知られている。

２つの別個の出力を発生する。

位相比較器の出力は一般に桁制御出力と称され、周波数
弁別器の出力は粗制御出力と称されている。

２つの出力を供給することは、種々の欠点を有している
。

第１に、２つの出力によって制御される装置、例えば電
圧制御発振器（Ｖ、Ｃ，Ｏ，）は、２つの別個の入力回
路を必要とするという事実のために複雑である。

第２に、一方の制御信号が他方の制御信号の効果を消す
のを妨げるために何んらかの手段が必要となる。

第３に、雑音は一般にそれぞれの出力で発生する。

密／粗比較器の２つの出力信号のうちの１つだけを変化
することができるようにするＰ、Ｌ、Ｌ。

周波数合成器回路にスイッチング装置を用いることによ
って、一方の制御信号が他方の制御信号の効果を軽減す
るのを防止するための方法が提案されている（英国特許
第１３８８０７１号）。

粗制御が作動している間に、桁制御位相比較器の２つの
入力に相補信号を供給することによって、桁制御（３６
０”）位相比較器を、その中間（１８０°）状態にロッ
クする。

３６０°位相比較器は、依然としてその出力信号に雑音
を供給し、特に高利得の比較器は用いられない。

２つの出力を有する、すなわち別個の位相比較器と周波
数比較器とを用いる種類の他の公知の比較器が、英国特
許第１１５５５０２号に開示されている。

この比較器はまた、分離スイッチング装置を用い、この
装置によって、広範囲周波数弁別器が動作している間に
、狭範囲（３６０°）比較器の出力を、その中間範囲点
に保持する。

これは、この状態では、位相比較器の出力が雑音からは
かなり自由であるという利点を有しているが、依然とし
て別個の出力の欠点を有しており、そして粗制御出力信
号が、周波数比較器への入力周波数でステップする階段
状波形を有するので、この周波数が出力に現われる。

本発明の目的は、１つの出力端子を有し、非常に低い雑
音を発生する広範囲位相比較器を提供することによって
、前述した全ての欠点を少くとも軽減することにある。

本発明によれば、第１の２進入力付号波形の位相と、第
２の２進入力付号波形の位相とを比較するディジクル位
相比較器において、前記第１人力付号波形の一定縁のそ
れぞれの発生によって一定期間の開動作するサンプリン
グ・スイッチと、前記第２人力付号波形に同期して第３
波形を発生させるために、第２人力付号波形の対応する
一定縁が発生したときに動作するランプ波形発生器とを
具え、前記第３波形は、この第３波形の１８０゜以下を
占める所定の傾斜のランプされた前縁を有し、且つ前記
一定期間よりも大きい期間を有するようにし、前記サン
プリング・スイッチは、このスイッチの各動作によって
前記第３波形の値をサンプルするように構成し、さらに
サンプリング瞬時の間にサンプルした値を蓄積して、サ
ンプルした値を表わすアナログ信号を比較器の出力に供
給するサンプルホールド回路と、前記サンプリングスイ
ッチが前記ランプされた前縁の期間以外で動作した場合
に応答して、比較器出力からのアナログ信号を断路し、
前記２つの入力信号波形間の位相差が増加しているかあ
るいは減少しているかに従って第２信号あるいは第３信
号のいずれかを供給する検出器とを具え、これら第２信
号および第３信号のそれぞれが、所定のそれぞれ一定直
流レベルを有するようにしたことを特徴とするディジク
ル位相比較装置を提供する。

本発明ディジタル位相比較器の利点は、次の通りである
。

第１は、１つの出力信号のみが用いられ、したがって２
つの出力が用いられる場合に関連する装置に要求される
複雑性を排除できる。

第２は、ランプされた前縁が第３波形の１８００以下を
占めるようにすることによって、この範囲にわたる比較
器の利得をかなり増大させることができ、そして高い信
号対雑音比したがって非常に低い雑音出力を与える。

第３は、この狭い高利得範囲の一方では、出力は第１の
一定出力レベルに切換えられ、他方では異なる一定出力
レベルに切換えられる。

したがって、２つの入力信号間の位相誤差がいずれかの
方向で狭い範囲を越える場合には、比較器によって雑音
は発生されない。

第４は異なる２つの一定出力レベルが、２人力付号間の
位相差が増加しているかあるいは減少しているかの明確
な指示を与える。

各入力信号波形の前記一定線は、入力信号波形の前縁と
するのが好適である。

いくつかの応用では、到来 パルスのパルス幅はわずか
に変化しがちであるが、前縁は正確に決められた間隔で
普通周期的に起こる。

したがって、このようなパルスの後縁の使用は、シック
を生ぜしめうるが、前縁の使用はこのようなジッタの可
能性を排除する。

第２信号および第３信号の直流出力レベルを、ランプさ
れた前縁の期間内でサンプリング・スイッチが動作する
間に、第２信号および第３信号の直流出力レベルを、比
較器によって与えられる出力信号範囲の端の限界レベル
にそれぞれ一致させるのが好適である。

これにより、位相比較器の出力特性は、その全体範囲で
連続である。

以下、本発明の実施例を第２図〜第１１図に基づいて説
明する。

第２図は、本発明位相比較器の一部のブロック線図であ
り、基本原理を示すものである。

位相を比較すべき２つの２進信号波形のうちの第１の信
号波形のための入力端子１１を、台形状波形発生器１３
の入力端子１２に接続する。

この発生器１３は、サンプリング・スイッチ１６の入力
端子１５に接続された出力端子１４を具えている。

スイッチ１６の出力端子１７を、利得が１のバッファ増
幅器１９、および蓄積コンデンサ２０に接続する。

２つの２進信号波形のうちの第２の信号波形のための入
力端子２１を、サンプリング・パルス発生器２３の入力
端子２２に接続し、その出力端子２４を、スイッチ１６
の制御入力端子２５に接続する。

増幅器１８の出力端子２６は、比較器の出力端子を形成
する。

第２図に示す比較器の動作を、そこに発生する代表的な
波形によって説明する。

その代表的な波形を第３図に示す。

それぞれの波形には、第２図の回路中にそれが発生する
箇所の関連番号を付す。

比較器への入力電圧波形は、必要ならば整形した後に、
第３図の点１１および２１に代表的に示される。

発生器１３は、少くとも波形１１の立上がり縁に同期し
て波形１４を発生する。

パルス発生器２３は、波形２４で示すパルスを発生する
。

これらパルスは、対応する波形２１の立上がり縁に同期
する。

これらパルスは、好適には一定の傾きを有する波形１４
の立上がり縁の期間（例えば１ｏｏｎｓ）よりも小さい
一定の期間（例えば２０ｎＳ）を有している。

２つの入力信号が同一周波数の場合には、パルス列２４
のパルスが台形状波形１４の対応する立上がり縁の間に
発生するような位相関係である期間に対しては、ホール
ド・コンデンサ２０の平均電圧は、サンプリング瞬時に
おける立上がり縁の電圧に比例する。

バッファ増幅器１９は有限の入力インピーダンスを有し
ており、およびコンデンサ２０はいくらかの漏れを有し
ているために、前記平均電圧はサンプルの間に減衰する
。

さらに、サンプリング・スイッチは寄生直列抵抗（第２
図には示さず）を有しており、また台形状波形発生器１
３は有限の出力インピーダンスを有している。

したがって、コンデンサは、チャージアップされには一
定の時間を要する。

波形１７はこれらの特徴を示している。

このような状態のもとての位相比較器の利得は、台形状
波形の立上がり縁の傾斜の急しゆんさに比例し、したが
って非常に高くすることができる。

このように、波形１７に示すリプルは雑音とみなすこと
ができるが、本発明比較器の一層高い利得は、その結果
このリプル変調搬送波となり、例えば前記式によって示
したように一層率さい程度になる。

入力波形の繰返し率が１０ＫＨｚで、それぞれの人力波
形が１０■のピーク・ピーク振幅値を有し、台形状波形
の立上がり時間が１００ｎＳである場合には、立上がり
縁をサンプリングするときの比較器の利得は１０４ボル
ト／サイクルである。

同一の繰返し率およびピーク・ピーク値では、３６０゜
の位相差範囲にわたって直線的に動作する普通の位相比
較器の利得は、１０ボルト／サイクルである。

本実施例では、１０００倍の利得増加を達成できた。

第２図および第３図に関して説明した比較器は、２つの
入力信号間の大きな周波数差に対しては応答しない。

最も実際的なＰ、Ｌ、Ｌ状態では、位相ロックを達成す
るために回路を周波数に応答させることが必要になる。

このような動作を与える実施例のブロック線図を、第４
図に示す。

この図では、第２図と同一の回路点およびフ七ツクには
、同一の関連番号を付す。

第４図において、周波数応答（ｓｅｎｓｉｎｇ）論理回
路３１は、比較器入力端子１１および２１がそれぞれ接
続される２つの入力端子３２，３３と、レベル検出器３
６の出力端子３５が接続される第３入力端子３４とを具
えている。

検出器３６の入力端子３７を、台形状波形発生器１３の
出力端子１４に接続する。

論理回路３１の出力端子３８を、電子スイッチ４１の制
御入力端子３９に接続する。

さらに、論理回路３１の出力端子４２，４３を、他の２
つの電子スイッチ４６，４７の制御入力端子４４．４５
にそれぞれ接続する。

バッファ増幅器１９の出力端子２６を、スイッチ４１の
入力端子５１および出力端子５２を経て、比較器の出力
端子４８に接続する。

スイッチ４６，４７の出力端子５３，５４を、それぞれ
比較器の出力端子４８に接続し、これらスイッチの入力
端子５５゜５６を、端子５７，５Ｂにそれぞれ接続する
。

本実施例では、負電位Ｖ−＜例えば論理＋０Ｉレベルを
示す）を端子５７に供給し、正電位Ｖ＋（例えば論理１
１ルベルを示す）を端子５８に供給する。

第４図のブ七ツク１３，１６，１９，２０，２３の回路
動作は、第２図に関して説明したと同様である。

レベル検出器３６は、台形状波形発生器１３の出力端子
１４の電圧がその最大値に達したときを検出して、その
出力端子３５の出力信号を、論理回路３１の入力端子３
４に供給する。

この信号は、入力端子３２と３３の入力波形と共に、論
理回路に対し十分な情報を供給して、発生器１３の出力
端子の台形状波形の立上がり時間内に、入力２１の波形
の前縁が到達する状態を検出する。

あるいはまた、パルス発生器２３の出力端子２４を論理
回路３１の入力端子３３に接続して、入力端子２１での
波形の前縁の到達の瞬時を与えることは勿論できる。

上記状態を検出すると、論理回路３１は、その出力端子
３８に信号を与えて電子スイッチ４１を動作させ、した
がってバッファ増幅器１９の出力端子２６を、比較器の
出力端子に接続する。

したがって、２つの入力信号波形が同じ周波数を有し、
サンプリング・パルスが台形状波形の立上がり時間内に
発生するような位相関係にあれば、スイッチ４１が閉じ
て、第２図に関して説明したように回路が動作する。

論理回路３１はまた、周波数差検出器を具えている。

この検出器は、入力端子１１の信号の周波数が、入力端
子２１の作置の周波数よりも小さいかあるいは太きいか
によって、その出力端子４２あるいは４３にそれぞれ信
号を与えるように動作する。

したがって、入力端子１１および２１に現われる波形の
繰返し率がそれぞれｆ）および＋２である場合には、論
理回路３１は、ｆｌ＞＋２のときにはスイッチ４６を動
作させ、＋２〉ｆｌのときにはスイッチ４７を動作させ
る。

いかなる時にも、スイッチ４１．４６，４７のうちの１
つのみを動作させることができる。

前述したように、比較器の利得は、台形状波形の傾斜の
急しゆんさの直接関数である。

台形状波形の傾斜が、比較される波形の１８０°にわた
って広がる場合には、普通の３６０°のものの利得に較
べて、２倍の利得が達成される。

利得の有効な増加を達成するためには、本発明位相比較
器のランプされた前縁は比較される波形の１８０°以下
を占める。

１８０°以上に延在する発生された三角状波形を用いる
他の形体の比較器が知られている。

前述の位相比較器に用いられるＰ、Ｌ、Ｌをスイッチオ
ンすると、台形状波形の立上がり傾斜の間以外にパルス
が発生し、このとき端子４８の論理＋１１あるいは＋０
−出力が、Ｐ、Ｌ、Ｌ内の電圧制御発振器＜Ｖ、Ｃ，Ｏ
）の周波数を、適当な方向内で変化させる。

初期の開始状態が、スイッチのいずれもが動作しないよ
うな状態である場合には、発振器周波数の普通の変化が
、実際には、入力波形の１組のサイクル内にスイッチの
１つが動作し、Ｐ、Ｌ、Ｌがロックされた状態にされる
ようにする。

第４図のコンデンサ２０の電荷が■＋と■−との間を変
化できる場合には、比較器の電圧／位相特性は第５図に
示す通りである。

横座標は、２つの入力波形間の位相差ψ２−９１である
。

図かられかるように、位相差が、台形状波形の立上がり
縁の間にサンプリング・パルスが発生するようなもので
ある場合には、出力電圧は、■＋あるいは■−いずれか
であり、あるいはこれらの間を直線的に変化する。

明らかに、台形状波形１４（第３図）の立下がり縁を、
前記実施例で立上がり縁の代りに用いることができる。

第６図は、本発明ディジタル位相比較器の実際的な実施
例のブロック線図である。

この比較器は、サンプリングのために立下がり傾斜を用
いる。

第７図〜第１１図は、第６図で与えられているブロック
の回路図である。

第６図〜第１１図のいずれにおいても、小文字のアルフ
ァベット文字は、回路要素間の種々の相互接続リード線
を表わすために用いる。

第４図における類似の要素に相当する第６図における要
素には、同じ関連番号を付した。

わかるように、第６図は一般に第４図に類似している。

追加の主要な要素は、第２サンプリングパルス発生器６
０と、第２位相比較器６１と、追加のバッファ増幅器６
２と、追加のスイッチ６３とである。

後述するように、比較器を標準の集積回路ブロックから
大部分構成することができるという点において、コンデ
ンサ０１〜Ｃ５および種々の抵抗を除いた全体の回路を
、モノリシックな形に集積化することができる。

これを、取り囲まれた破線で示す。

コンデンサＣ４は、第４図のコンデンサ２０と同じであ
る。

比較器の動作を、第６図〜第１１図に関して説明する。

比較すべき入力信号波形を、リード線ａおよびｅを経て
、比較器に供給する。

第６図のサンプリングパルス発生器２３を、第７図に詳
細に示す。

この発生器は、３つの２人力ＮＯＲゲート６４．６５，
６６、抵抗Ｒ１、コンデンサＣ１を具えている。

ＮＯＲゲート６４および６５は、それらの入力端子を相
互に接続しており、したがって簡単なインバータとして
働く。

入力リード線ａに供給された入力波形の立上がり縁（＋
０１→１１１）は、ゲート６６および６５の上側入力端
子（図面上で）に立下がり縁（＋１１→１０１）を発生
させ、および出力リード線Ｃに立上がり縁（ｕ０１→１
１１）を発生させる。

コンデンサＣ１の電圧は最初は論理レベル゛０″にあり
、したがってゲート６６の出力は１″となる。

コンデンサＣ１は即座に充電を開始し、コンデンサＣ１
および抵抗Ｒ１の値に基づく期間の後に、コンデンサの
電圧は論理１１１に近づく。

ゲート６６の出力はすぐに０″となる。

このように、リード線ａに入力波形の立上がり縁が発生
する毎に、パルスがリード線すに発生し、このパリスの
期間は、コンデンサＣ１の容量値によって制御される。

実際には、数ナノ秒のパルス幅がサンプリング・パルス
に用いられる。

このパルスは、サンプリング・スイッチ１６（第６図）
を動作して、波形発生器１３（リード線ｊ上の）によっ
て発生される波形をサンプルする。

リード線ａの波形に同期して、リード線Ｃに発生する波
形を、第２位相比較器６１に供給して、この比較器６１
の１つの入力波形として働かせる。

リード線すの出力を、インバータ■２で反転し、リード
線ｎを経て周波数応答論理回路３１に供給する。

第８図は、波形発生器１３とレベル検出器３６との結合
回路を示す。

この回路は、遅延人力Ｄ１クロック人力Ｃ１リセット人
力Ｒ１相補出力ＱとＱを有する立上がり縁トリガ遅延フ
リップフロップ６７を具えている。

回出力を、リード線ｆを経て第２位相比較器６１の入力
に供給し、またコンデンサＣ６と抵抗Ｒ２との並列回路
およびリード線りを経てインバータ接続ＮＯＲゲート６
８に供給する。

このゲート６８の出力端子を、抵抗Ｒ３およびＲ４を具
える分圧器を経て１″に接続し、この分圧器の接続点を
、インパーク接続ＮＯＲゲート６９の入力端子に接続す
る。

このゲート６９の出力端子を、フリップフロップ６７の
リセット人力Ｒに接続する。

このフリップフロップのＤ入力には、１”が常に供給さ
れる。

抵抗Ｒ３，Ｒ４およびゲート６９は、第４図のレベル検
出器３６を構成する。

以下の説明において、図には示されていない全ての装置
入力は、０”に保持されているものとする。

出力線りおよびｊを、コンデンサＣ２に接続する。

フリップフロップ６７の回出力が最初１Ｏｎであるもの
とすれば、この出力は即座に■”（Ｄの入力）となり、
リード線ｅの入力波形の立上がり縁（１０１→１ｊｌ）
が、クロック人力Ｃに現われる。

デート６８（このゲートはインバータとして動作する）
の入力端子でのリード線りに現われる１゛は、コンデン
サＣ２の容量値に基づく割合で、リード線Ｊのゲート出
力を０゛の方へ駆動する。

この時点までは、リード線Ｊは１″であり、したがって
ゲート６９の出力は０″であった。

抵抗Ｒ３とＲ４との値は、ゲート６９の切換え電圧レベ
ルに対して比例しているので、ゲート６８およびコンデ
ンサＣ２によって発生された立下がり傾斜が所定レベル
に達すると、ゲート６９が切換って゛１″出力を、フル
ツブフロップ５８のリセット人力Ｒに供給する。

このようにして、リード線ｅの入力波形の立上がり縁が
到達するとすぐに、所定期間の立下がり傾斜が、出力リ
ード線Ｊに発生する。

それは、他の入力波形（リード線ａ上の、第６，７図）
のそれぞれの立上がり縁で発生させるサンプリングパル
スによりサンプルされる立下がり傾斜であり、この傾斜
の期間は、サンプリング・パルスの傾斜よりもかなり太
きい。

フリップフロップ６７のリセット人力Ｒにゲート６９か
らの出力＋１ｎが現われるとすぐに、フリップフロップ
はリセットされて、回出力に１０１を与える。

ゲート６９の出力が再び０゛となり、リセット１１１入
力をフリップフロップ６７に供給すると、コンデンサＣ
２は、成る点に達するまで放電する。

したがって発生された立下がり傾斜の期間の間、リード
線ｇのフリップフロップ６７の回出力がＯ″となり、リ
ード線ｆの回出力が１″となって、傾斜期間情報を、第
２→ンプリング発生器６０、論理回路３１、第２位相比
較器６１に供給する。

リード線Ｊの出力をスイッチ１６でサンプルして、第４
図に関して説明したバッファ増幅器１９に供給する。

この増幅器１９の出力は第３図の波形１７に示されてい
るような波形であり、サンプリング・スイッチ６３の入
力端子に供給される。

このスイッチは、２つのＮＯＲゲート７１，７２、抵抗
Ｒ５、コンデンサＣ３を具える第２サンプリング・パル
ス発生器６０（第６および第９図）によって制御する。

このパルス発生器は、次の点以外は、第７図のパルス発
生器に類似している。

波形にの立下がり縁を受けると、すなわち立下がり傾斜
の終りに、サンプリング・パルスが発生される結果、第
７図のインバータ６４は供給されない。

リード線ｍのサンプリング・パルスは、スイッチ６３を
制御する。

このサンプリング・パルスの幅は、コンデンサＣ３およ
び抵抗Ｒ５に対して選定した値によって制御される。

前述したことを要約すると、リード線ａの入力波形の立
上がり縁と同時に発生するサンプルリング・パルスの第
１列は、第１サンプリング・パルス発生器２３（第６お
よび第７図）によって発生し、サンプリング・パルスの
第２列は、立下がり傾斜の終りに、第２サンプリング・
パルス発生器６０によって発生する。

第２サンプリング・パルスの幅は、第１サンプリング・
パルスの幅よりもかなり大きくすることができるので、
波形１７のサンプリングは、交流成分（リプル）を減少
させる効果がある。

したがって、電荷集積コンデンサＣ５に対して一層多く
の時間をとることができる。

これは、このコンデンサはＣ４よりも大きな容量を有し
、リプルをかなり減少することができる結果である。

実際には、リプル成分を、スイッチからの切換え漏話の
みによって制限される最小値に減少されることができる
。

コンデンサＣ５の信号を、バッファ増幅器６２を経てス
イッチ４１に供給する。

第１０図は、第６図の周波数応答論理回路３１の詳細な
回路図である。

この論理回路は、４つのＮＯＲゲート７３〜７６および
３つのＤ形フリツプフ田ンプ７７〜７９を具えている。

インバータ■２のために、リード線すのサンプリング・
パルスが１′の間は、リード線ｎの信号は０″である。

第８図に関して説明したように、立下がり傾斜期間の間
は、リード線ｆの信号は１″であり、リード線ｇの信号
は０″である。

したがって、この期間内にサンプリング・パルスが発生
すると、このサンプリング・パルスに同期して、＋１１
パルスがゲート７３の出力端子に発生する。

これは、フリップフロップ８５のＤ入力は常時＋１＋で
あるために、フリップフロップ７７および７８をセット
する。

立下がり傾斜期間の間、リード線にの信号は＋１＋であ
り、ゲート７４は、この期間の間、抑制される。

したがって、この期間内に発生するサンプリング・パル
ス（リード線ｎのｏ”）は、ゲート７４によって阻止さ
れる。

立下がり傾斜の間以外のいずれかの時間に、サンプリン
グ・パルスが発生すると、ゲート７４の出力が１″とな
って、フリップフロップ７７および７８をリセットする
（すでにリセット状態にない場合）。

したがって、立下がり傾斜の期間内にサンプリング・パ
ルスが発生するならば、リード線ｐの信号はｕｌｕであ
り、且つリード線ｔの信号は他の全ての時間で１″であ
る。

したがって、立下がり傾斜期間内にサンプリング・パル
スが発生するならば、ゲート７５および７６が抑制され
て、電子スイッチ４６および４７（第６図）を動作させ
ることができない。

電子スイッチ４１は、リード線ｐの１゛によって、この
期間の間、動作し、バッファ増幅器６２の出力端子の信
号サンプルを、出力端子４８に供給する。

逆に、立下がり傾斜の期間以外の他の時間にサンプリン
グ・パルスが発生すると、リード線ｐの°０″がスイッ
チ４１の動作を阻止して、スイッチ７５および７６が、
フリップフロップ７９のＱ出力に応答するようにさせる
。

フリップフロップ７９の動作は、第１１図に詳細に示す
第２位相比較器６１の動作に基づいている。

第１１図において、第２位相比較器は、２つのフリップ
フロップ８１，８２とＮＯＲゲート８３とを有する公知
の比較器を具えている。

その出力端子を、両方のフリップフロップのＳ（セット
）入力端子に接続する。

フリップフロップ８１，８２のＱ出力端子を、ゲート８
３のそれぞれの入力端子に接続する。

フリップフロップ８１へのクロックＣ入力端子を、リー
ド線ｆを経て第８図の出力端子に接続する。

第８図の出力は、リード線ｅの信号入力波形の立上がり
縁に同期して１″を発生する。

フリップフロップ８２のクロック入力端子を、リード線
Ｃを経て、サンプリング・パルス発生器２３（第７図）
の出力端子に接続する。

パルス発生器２３は、リード線ａの入力信号波形の立上
がり縁に同期して１′を発生する。

このようにして、この装置は、２つの信号入力波形を効
果的に比較する。

リード線ｆの波形の前縁（すなわち立上がり縁）が、リ
ード線Ｃの前縁よりも前にあり（Ｊ進相″状態と称する
）、フルツブフロップ８１，８２がセット状態（Ｑ−”
１”）にあるものとすれば、フリップフロップ８１は、
リード線ｆの立上がり縁によってリセットされる（Ｑ＝
Ｏ）。

次に、フリップフロップ８２が、リード線Ｃの立上がり
縁によってリセットされる。

このようになるとすぐに、ゲート８３への２つの゛０″
入力がこのゲートを可能にし、そして１”出力はフリッ
プフロップ８１，８２のそれぞれをセットして、再びセ
ット状態（Ｑ＝”１”）に復帰させる。

したがって、リード線ｆの波形の前縁とリード線Ｃの波
形の前縁との間の期間に等しい期間（パルス幅）を有す
る゛１″パルスが、フリップフロップ８１のＱ出力に現
われ、極端に短い期間（ゲート８３およびフリップフロ
ップ８２の切換え時間）”１”パルスがリード線Ｃに現
われる波形の前縁に同期して、フリップフロップ８２の
Ｑ出力に現われる。

したがって、フリップフロップ８１のＱ出力（リード線
ｓ）の゛１″パルスの幅は、リード線ｆおよびＣにおけ
る２つの入力間の進み位相差に直接比例する。

リード線ｆの信号波形の前縁が、リード線Ｃの信号波形
の前縁よりも遅れ（Ｊ遅相”と称する）、フリップフロ
ップ８１および８２がセット状態（Ｑ＝”１”）にある
ものとすれば、最初にフリップフロップ８２がリセット
され、続いてフリップフロップ８１がリセットされ、上
述したように、両方のフリップフロップはゲート８３に
よって再びセットされる。

したがって、ゲート８２のＱ出力（リード線■）の゛１
″パルスの幅は、２つの入力間の遅れ位相差に直接比例
する。

フリップフロップ８１および８２のＱ出力を、それぞれ
リード線Ｓおよび■を経てフリップフロップ７９（第１
０図）のＤ入力およびＣ入力に供給する。

フリップフロップ８１および８２（第１１図）の動作を
要約すれば、進相状態および逆の遅相状態に対し、リー
ド線Ｓの゛１″パルスの終了時に、短い１“パルスがリ
ード線■に現われる。

したがって、進相状態の間では、フリップフロップ７９
は常時セット（Ｑ＝”１”）されており遅相状態の間で
は常時リセツ−（Ｑ＝”Ｏ”：されている。

フリップフロップ７９のＱおよびＱ出力を、２つのＮＯ
Ｒヶ−１７５と７６のそれぞれの入力に供給し、これら
ゲートの他の入力にはフリップフロップ７８のＱ出力（
リード線ｐ）を供給する。

前述したように、立下がり傾斜期間内にサンプリングが
行なわれる場合には、リード線ｐの信号は１″であり、
その他の全ての時間で行なわれる場合には、リード線ｐ
の信号は０″である。

したがって、サンプリングが立下がり傾斜期間内に行な
われる場合には、ゲート７５および７６は抑制される。

その結果、第６図のスイッチ４６および４７は、この期
間中は動作できない。

進相状態では、立下がり傾斜の間以外の間でサンプリン
グが行なわれる場合には、フリップフロップ７９のＱお
よびＱ出力はそれぞれ１゛および１０１となる。

その結果、リード線ｒの信号は１”となり、スイッチ４
６が動作して、端子４８（第６図）に０″を与える。

したがって、進相状態に対しては、サンプリングが立下
がり傾斜期間内で行なわれる場合には、スイッチ４１が
動作して、端子４８のサンプルした出力を与え、サンプ
リングが他の時間で行なわれる場合には（すなわち位相
進みが立下がり傾斜期間で表わされる進み位相よりも大
きい場合には）、スイッチ４６が端子４８を０″に保持
する。

遅相状態に対しては、サンプリングが立下がり傾斜期間
以外で行なわれる場合には、ゲート７５が可能化されて
スイッチ４７を動作させる。

したがって、この状態のもとでは端子４８に１″が現わ
れ、第６図〜第１１図に関し説明した位相比較器の出力
特性は、第５図に示すような特性となる。

リード線ｔ（第６図および第１０図）の出力１１１信号
は、必要ならば、比較器がＰ、Ｌ、Ｌシステムにおいて
゛アラ（・オブ・ロック（ｏｕｔｏｆ １ｏｃｋ）”で
ある、すなわちサンプリングが立下がり傾斜期間内に発
生しないことを示す指示器信号として用いることもでき
る。

第７図〜第１１図に示され且つ実際の実施例で用いられ
る種々のゲート、遅延フリップフロップ、スイッチ、お
よび増幅器は、次に示すような市販されている集積回路
ブロックである。

ＮＯＲゲート、モトローラ形 ＭＣ１４００１６４，６
５，６６，６Ｂ、６９，７１，７２゜７３．７４，７５
，７６．８３，１１．Ｉ２Ｄ形フリップフロップ、モト
ローラ形ＭＣ１４０１３６７，７７，７８，７９，８１
，８２ アナログスイツチ、モトローラ形ＭＣＩ４０１６１６．
４１，４６，４７．６３ 演算増幅器、ＲＣＡ形ＣＡ３１３０ 種々の抵抗およびコンデンサの値の一例を以下に示す。

比較器がそれぞれの入力信号波形の前縁に応答する本発
明の実施例について説明したが、本発明は、入力波形の
後縁に応答する比較にも同様に適用できる。

この場合、２つの波形は同じｂ”Ｏ”比（マーク・スー
ペース比）を有する必要があり、他の点では位相誤差を
導入することもできる。

また、本発明は上記実施例に限定されることなく、これ
ら実施例を当業者には公知な方法で変形して、入力波形
の立上がり縁の代りに立下がり縁に応答するようにし、
また第７図〜第１１図に示されるゲートおよびフリップ
フロップとは異なる形体のものを用いることができるこ
とは勿論である。

【図面の簡単な説明】

第１図は１つのＰ、Ｌ、Ｌ、を用いる公知の代表的な周
波数合成器を示すブロック線図、第２図は本発明ディジ
タル位相比較器の一部回路のブロック線図、第３図は第
２図の回路の動作中に発生する代表的な波形図、第４図
は本発明位相比較器の第２実施例のブロック線図、第５
図は第４図の実施例の位相／電圧特性を示す図、第６図
は本発明位相比較器の好適な実施例のブロック線図、第
７〜第１１図は第６図に示されるブロックの回路図であ
る。 ｌＬ１２１・・・・・・入力端子、１３・・・・・・台
形状波形発生器、１６・・・・・・サンプリング・スイ
ッチ、１９。 ６２・・・・・・バッファ増幅器、２０・・・・・・蓄
積コンデンサ、２３・・・・・・サンプリング・パルス
発生器、３１・・・・・・周波数応答論理回路、３６・
・・・・・レベル検出器、４１、４６，４７・・・・・
・電子スイッチ、６０・・・・・・第２サンプリング・
パルス発生器、６１・・・・・・第２位相比較器、６４
，６５，６６・・・・・・２人力ＮＯＲゲート、６７．
７７．７８・・・・・・フリップフッノブ、６Ｂ、６９
・・・・・・インバータ接続ＮＯＲゲート。

Claims (1)

1. 【特許請求の範囲】 １ 第１の２進入力信号波形の位相と、第２の２進入力
   信号波形の位相とを比較するディジタル位相比較器にお
   いて、前記第１人力付号波形の一定縁のそれぞれの発生
   によって一定期間の開動作するサンプリング・スイッチ
   と、前記第２人力付号波形に同期して第３波形を発生さ
   せるために、第２人力付号波形の対応する一定縁が発生
   したときに動作するランプ波形発生器とを具え、前記第
   ３波形は、この第３波形の１８０°以下を占める所定の
   傾斜のランプされた前縁を有し、且つ前記一定期間より
   も大きい期間を有するようにし、前記サンプリング・ス
   イッチは、このスイッチの各動作によって前記第３波形
   の値をサンプルするように構成し、さらにサンプリング
   瞬時の間にサンプルした値を蓄積して、サンプルした値
   を表わすアナログ信号を比較器の出力に供給するサンプ
   ルホールド回路と、前記サンプリング・スイッチが前記
   ランプされた前縁の期間以外で動作した場合に応答して
   、比較器出力からのアナログ信号を断路し、前記２つの
   入力信号波形間の位相差が増加しているかあるいは減少
   しているかに従って第２信号あるいは第３信号のいずれ
   かを供給する検出器とを具え、これら第２信号および第
   ３信号のそれぞれが、所定のそれぞれ一定直流レベルを
   有するようにしたことを特徴とするディジタル位相比較
   器。 ２、特許請求の範囲１記載のディジタル位相比較器にお
   いて、サンプルホールド回路と比較器の出力との間にバ
   ッファ増幅器を具えることを特徴とするディジタル位相
   比較器。 ３ 特許請求の範囲１あるいは２記載のディジタル比較
   器において、サンプルホールド回路と比較器の出力との
   間に第２サンプリング・スイッチを具え、この第２サン
   プリング・スイッチと前記出力との間に第２サンプルホ
   ールド回路を具えることを特徴とするディジタル位相比
   較器。