JPS61288515A - 拡大領域デジタル位相／周波数検出器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は２つのデジタル入力信号間の位相差及び周波数
差を比較する回路に関し、特にＰＬＬに於いて、デジタ
ル位相／周波数検出器の最大レンジに応じて回路を用い
、該検出器がリセットされる際にその出力に追加する為
の出力を得て、該検出器の線型位相変調レンジを増大す
る方法及び回路に関する。

〔従来技術及びその問題点〕

２つの入力信号間の位相及び周波数の差を検出する回路
は信号分析一般に有効であり、特に、デジタル通信及び
周波数合成に於いて重要である。

例えばデジタルＰＬＬに於いては入力信号は位相検出器
に与えられて基準信号と比較される。入力信号間の位相
及び周波数に於ける瞬間的差異の関数である誤差信号は
、鋸波されて電圧制御発振器（ＶＣＯ）を制御する。こ
のＶＣＯの出力は前記ＰＬＬの出力を形成し、基準信号
として位相検出器に与えられて、ＶＣＯの位相及び周波
数を入力信号のそれらに合わせて「ロック」する。ＰＬ
Ｌは、成る場合には、例えばフロイド・Ｍ・ガードナー
著「フェーズロック技術」ジョン・ウィリー父子社１９
７９年刊第２版第９章に論する如く、信号復調用に用い
られる。又他の場合には信号変調（上記「フェーズロッ
ク技術」第９章）に、或いは本発明譲受人に譲渡された
エルプス他米国特許第４．３６０．７８８号に述べる如
く、周波数合成に用いられる。

何れにせよ、従来のデジタル位相／周波数検出器は、互
いに接続され、更にフィードバック回路の論理ゲートに
接続された一対のフリップフロップ、或いはその他の双
安定装置より成る。この２つのフリップフロップの論理
状態は、その間の周波数及び位相の差異を検出するべき
２つのデジタル入力信号及び前記フィードバックゲート
により決定される。この２つのフリップフロップは、そ
の初期リセットと共にそのデータ端子を論理「１」に接
続され、又、そのクロック端子を２つのデジタル入力信
号にそれぞれ接続される。各フリップフロップの出力は
１．その入力信号の立ち上がりを検出すると論理「１」
にセットされる。即ち、第１のフリップフロップへの入
力信号が立ち上がるとこのフリップフロップは論理「１
」にセットされ、しかる後筒２のフリ・ノブフロップも
、入力信号の立ち上がりにより論理「１」にセットされ
る。しかしながら、第２のフリップフロップが論理「１
」にセットされた直後にこれら２つのフリップフロップ
は、その出力に反応する論理ゲートによりリセットされ
、何れか一方のフリップフロップがその入力信号の立ち
上がりを検出する迄はその侭の状態に保たれる。

かくして２つのフリップフロップ出力は、各々の入力信
号間の位相／周波数の差異に応じた衝撃係数を持つ方形
波となる。第１の信号が第２の信号に先行した場合、第
１のフリップフロップのみが、２つの入力信号間の位相
／周波数差に応じた衝撃係数を以て方形波を生じる。第
２の信号が先行した場合には第２のフリップフロップの
みが、第２の入力信号の第１の信号に対する位相差に応
じた衝撃係数を以て方形波を生じる。これら２つの方形
波は差異回路に於いて合成された後、積分されて、大略
零を中心とする、即ち第１の信号が先行する場合と第２
の信号が先行する場合とでは正反対の極性を持つ、鋸波
を得る。この鋸波は２つのデジタル入力信号間の位相／
周波数差に応じた振幅と３６００に固定された周期を持
つ。２つの入力信号間の位相／周波数差は単調に増加す
るので、検出器の出力は２つのデジタル入力信号間の位
相／周波数差の全サイクル数に対応する数の、一連の鋸
波と成る。

しかしながら上に述べた如くの従来回路には、２つの信
号の位相差が小さい時に充分な速度で応答し得ない欠点
があった。

〔発明の目的〕

本発明の主たる目的は、従って、デジタル位相／周波数
検出器の検出範囲を増大する方法及びその為の回路を提
供する事である。

その一つの目的は、入力信号と基準信号の間の位相／周
波数差が内部回路をリセットする為の所定量に達する時
、デジタル位相／周波数検出器に最大出力値を持たせ、
この検出器出力に追加の出力を加える事により、この検
出器の最大平均出力を増大する方法及び回路を提供する
事である。

本発明の他の目的及び利点は以下の詳細な記述から当業
者には容易に明らかとなろう。ここでは本発明を実施す
る上で最良の形態が記述され、最も好ましい実施例のみ
が示される。しかし、本発明に於いてはこれに異なる実
施例も可能であり、又、その細部に於いては、本発明を
逸脱しない事が明らかな様々の点に就いて、変更が可能
である事を理解されるべきである。即ち、以下の図面と
記述とは単に説明の利便を図るものであり、本発明の範
囲を制限するものではない。

〔従来技術〕

本発明は米国ワシントン州エベレットにＭ在するジョン
・フルーク製造会社製周波数シンセサイザーに組合わさ
れる、米国特許４，３６０．７８８号エルプス他或いは
１９８４年７月１０日付米国特許出願６２９゜５５５号
コックに開示された型のデジタルＰＬＬに於いて線型位
相変調レンジを拡大するべく企図されたものである。

第１図に示した従来のＰＬＬｌ０は、本発明が対象とす
る型の位相検出器１２、フィルター１４及び順方向ルー
プ内に接続された電圧制御発振器（ＶＣＯ）１６とより
成る。位相検出器１２に於いて２つの入力端子には入力
信号Ｆｉと基準信号Ｆｒとがそれぞれ入力され、この２
つの入力信号間の位相と周波数の差に応じた信号が発生
する。

この検出器信号はフィルター１４による鋸波、平滑化を
経てＶＣＯ１６に印加される。ＶＣＯ１６の出力は、プ
ログラマブル分周器１８を経て位相検出器１２へ、基準
信号Ｆｒとしてフィードバックされる。前記エルプス他
特許に詳しく述べる如く、ＶＣＯ１６により発生する信
号は、分周器１８のプログラミングにより決定される入
力信号Ｆｉの倍数或いは約数となる周波数、及び該入力
信号の位相に対し、検出器１２に組み込まれたオフセッ
トバイアスに基づいて決定される所の所定の相関関係を
持つ位相を持つ様、制御される。

本発明による位相検出器の、最も重要な応用は第１図に
示したごときＰＬＬに対するものであるが、この位相検
出器は、信号の処理及び測定に於いて、他にも数多くの
意義深い応用を成しうる事が理解されるべきである。

本発明の適正な評価には、従来の位相／周波数検出器の
比較的低い最大平均出力に就いて充分に理解する事が必
要である。第２図に一対のフリップフロップ２０．２２
より成る従来の検出器を示す。説明の都合上、これらの
フリップフロップはＤタイプフリップフロップとする。

Ｄタイプフリップフロップに於いて、Ｄ端子に加えられ
た論理レベルは、クロック端子に立ち上がりクロックパ
ルスが与えられるとＱ出力端子に移る。Ｄタイプフリッ
プフロップ２０．２２の各々は、Ｑ出力端子の論理的補
数を出力するＱ′出力端子、及び論理「０」即ち「低」
信号に応じてＱ出力端子を論理「０」にリセットするリ
セット端子Ｒを持つ。

説明上、フリップフロップ２０．２２は正論理に基づい
て動作するものとする。即ち論理「１」は「高」電圧、
論理「０」は「低」電圧としてそれぞれ定義される。

ＮＡＮＤゲート２４はフリップフロップ２０．２２のＱ
出力端子にそれぞれ接続される２つの入力端子と、この
２つのフリップフロップのリセット端子Ｒに接続される
１つの出力端子を持つ。フリップフロップ２０．２２各
々のＤ入力端子は論理「１」に接続され、クロック端子
は、それぞれ第１の可変（入力）信号Ｖ及び第２の固定
（基準）信号Ｒとに接続されている。入力信号Ｖ、　Ｒ
はそれぞれ、第１図のＦｉ、Ｆｒに対応するが、これら
は又、任意のものであってもよい。更に、信号Ｖ、　　
Ｒは共に、一般的には、可変で然も相異なる周波数及び
位相を持ったデジタル或いは方形波信号であるが、信号
Ｒは一定の周波数と位相とを持つ基準信号であってもよ
い。

フリップフロップ２０．２２のＱ出力２６．２８は任意
フィルター３０．３２を経て、それぞれ出力信号Ｕ、Ｌ
となり、総和回路３４に与えられる。総和回路３４の出
力は積分器３６により例えば平均され、或いは平滑化さ
れる。検出回路１２をＰＬＬに適用する場合、出力は、
例えば第１図１４の如き、標準的ＰＬＬフィルターによ
って積分される。

検出器１２についてまとめると、フリップフロップ２０
．２２のＱ出力端子は、入力信号Ｖ或いはＲによって起
こる各々の入力クロックの立ち上がりに応じて論理「１
」にセットされる。しかしフリップフロップ２０．２２
の双方がセントされると、ナントゲート２４の出力は論
理「０」レベルを各フリップフロップのリセット端子Ｒ
に与えて、両Ｑ出力端子を論理ｒＯＪにリセットする。

こうして、フリップフロップ２０．２２のいずれか一方
は、入力信号Ｖ或いはＲのどちらが先に立ち上がるかに
基づいて、セットされる。入力信号Ｖ、Ｒの内、後のも
のが正に遷移すると、両フリップフロップはリセットさ
れる。２つのフリップフロップ２０．２２はこうして、
２つの入力信号間の位相／周波数の差に応じた衝撃係数
を持つ方形波を発生する。即ち入力信号Ｖが入力信号Ｒ
に先行した場合、フリップフロップ２０が優先されて方
形波を発生するが、フリップフロップ２２はそれを発生
しない。入力信号Ｒが先行した場合、フリップフロップ
２２が優先されて方形波を発生し、フリップフロップ２
０はそれを発生しない。

検出器１２の動作及び従来技術がそれによって改善され
る具体的様子については、この位相検出器内に発生する
波形の典型例を描いた第３図、及び出力波形を描いた第
４図を参照しながら、より詳しい説明を行う。

第３図（１）及び（２）はそれぞれフリップフロップ２
０．２２のクロック端子に与えられる入力信号Ｖ、Ｒを
表す。これら２つの入力信号は相異なる周波数を持ち、
又、相異なる衝撃係数を持ち得る。但し、この場合フリ
ップフロップ２０．２２は各々前縁応答であるので、こ
の衝撃係数は意味を持たない。第３図（３）及び（４）
はライン２６．２８への出力信号の波形を表す。

フリップフロップ２０．２２が共に先ず入力信号Ｖの最
初の立ち上がり３８′によってリセットされるものとす
ると、両フリップフロフプ２０．２２のＱ出力は第３図
（３）及び（４）に４０゜及び４２′に示す如く論理「
０」となる。第３図（２）４４’に於ける次の入力信号
Ｒの立ち上がりが、フリップフロップ２２のＱ端子出力
を第３図（４）４６”に示す如く論理「１」にセットす
る。第３図（１）４８”で入力信号Ｖの第２の立ち上が
りが起こり、フリップフロップ２０のＱ出力端子が論理
「１」にセットされかけるとゲート２４は殆ど即時に応
じて両フリップフロップをリセットし、フリップフロッ
プ２２のＱ出力を第３図（４）５０”に於ける如く論理
「０」に復帰する。

第３図（１）、（２）、５２°及び５４゛に於ける人力
信号Ｒ及び■の立ち上がり毎に、更に５６゛及び５８°
に於ける入力信号Ｒ及び■の立ち上がり毎に、以上の動
作が繰り返される事は明らかである。以上の期間中、フ
リップフロップ２２が優先されており、衝撃係数を持っ
た方形波を発生する。この衝撃係数は２つの入力信号Ｒ
，Ｖ間の位相／周波数の差が縮まるに連れて減少するが
、一方フリップフロップ２０の出力は、この期間中論理
「０」に保たれる。

しかしながら、６０’　に於いて入力信号Ｖの立ち上が
りが起こった後、フリップフロップ２０のクロック端子
には、パルスが、以下の如くに印加される。即ち、入力
信号Ｒの立ち上がり６２′に先立って２つのパルスがあ
り、１つは５８゛　に於いて立ち上がり次のパルスは６
０゛に於いて立ち上がる。フリップフロップ２０．２２
は共に、パルスの立ち上がり６０’に先立って予めリセ
ットされている為、連続する２つのパルスの内６０′に
於ける第２のものはフリップフロップ２２の出力を論理
「１」にセットする。続いて６２゛に於ける入力信号Ｒ
の立ち上がりはフリップフロップ２０のＱ出力をリセッ
トし、以下第３図（３）、（４）に示す如くフリップフ
ロップ２０が作動する一方、フリップフロップ２２は作
動を停止した状態が続く。以上に述べた一連の動作は入
力信号Ｖ、Ｒ間の位相及び周波数の差が変化するに連れ
て循環し、従って常に両フリップフロップの何れか一方
は動作中であり位相／周波数差に応じた衝撃係数を持つ
方形波を発生するが、その間他方は動作を停止している
。成る瞬間に２つのフリップフロップ２０．２２の何れ
が動作中であるかは、入力信号Ｖ、　　Ｒの何れが先行
しているかにより決定される。

既に述べた如く、フリップフロップ２０，２２の出力ラ
イン２Ｇ、２８は任意低域フィルター３０．３２を経て
差異回路３４に繋がる。この差異回路３４からの出力は
積分器３６によって平均され、或いは平滑化される。

差異回路３６によって平滑化された差信号は第３図（５
）に示す如くの調波となる。この調波は第３図（１）乃
至（４）にも見られる如くフリップフロップ２０及び２
２が動作を交替するする時に「０」を通過し、従って第
４図に示す如く位相／周波数の１サイクル（２π）の周
期で繰り返される。２つの人力信号Ｖ、Ｒが正又は負の
単サイクル内で「ロック」されている、即ち互いに同期
されている時、検出器の特性は、第４図に示す如く「活
性領域」内にあると言われる。２つの入力信号が「活性
領域」外にある時、位相検出器は、最大平均信号（第４
図点線）を持つ調波を発生する。この最大平均信号は調
波のピーク値の半分の大きさと、２つの信号の内どちら
が先行しているかによって決定される極性を持つ。

〔実施例及び作用〕

第５図は、本発明デジタル位相／周波数検出器の、所望
の特性を持つ出力を第４図に示された如き従来の検出器
の出力と対照し得る形で示している。第５図に於いて零
軸１００は電流水準０を、又、零水平点１０２は入力信
号Ｖが基準信号Ｒの位相に一致する点を表す。点１０２
から右に進むと入力信号■は基準信号Ｒに先行し、逆に
、左へ進むと入力信号Ｖは基準信号Ｒに遅れる。

位相差が入力信号Ｖと基準信号Ｒとの間で増大するに連
れ、電流は勾装置０４に沿って増大し通常出力水準１０
６に到る。この２π点、通常出力水準１０６付近で、後
述する如く僅かの不連続を経た後、電流は４π点でこの
通常出力水準１０６にほぼ倍する最高出力点１０８に到
る。位相差が４πを越えて猶増加すると、不連続が生じ
、電流は最高出力水準１０８から通常出力水準１０６へ
と降下する。更に位相差の増大が続くと、電流は再び最
高出力水準１０８に向けて増加し始め、以下２π毎に以
上の過程を無限に繰り返す。

以上に述べた不連続は、零水準１００での不連続につい
て、フリップフロップ２０．２２各々の遅れが相異なる
事によるものである。通常出力水準１０６に於ける不連
続はフリップフロップエ２４（第７図）から来る電流の
レベルとフリップフロップ２０から来るそれとを容易に
一致させ得ない事による。

これとは逆に入力信号■が基準信号Ｒに遅れる場合には
、従来技術の如く動作する。即ち、この場合、電流は負
の最高出力水準１１０に到達する迄負方向に増大し続け
る。位相差が更に増加すると不連続が生じて、電流レベ
ルは零水準１００に降下する。

検出器内電子構成部品は必ずしも理想的に作動しない為
、通常出力水準１０６及び零水準１００に於いて、幾ら
かの不連続と混乱を来す。これら２点での作動を避ける
為、検出器の動作水準はこれら２点をはずれて設定する
のが望ましい。実施例に於いてこの水準は正の最高出力
水準１０８と負の最高出力水準１１０との中間点にある
動作水準１１２に設定されている。この実施例の如く動
作水準を選択することにより、先行、遅延の両関係に就
いて、この位相／周波数検出器から最大の領域を得るこ
とが出来る。更に動作水準を２つの不連続の中間に、双
方から出来るだけ離して置くことにより百分率歪みを、
かなり大きな位相偏倚の中で極く小さな割合をしめるに
過ぎないものとする事が可能となる。

第７図は、従来のデジタル位相／周波数検出器に、一般
的に用いられているフリップフロップ２０．２２を示す
。入力信号ＶはＤフリップフロップ１２４のクロック端
子に入力される。Ｄフリップフロップ１２４のリセット
端子はフリップフロップ２０のプリセット入力端子に接
続されている（Ｄフリップフロップは通常プリセット入
力端子を持つ）。入力信号Ｖは更にＤフリップフ口ップ
１２６にも与えられる。Ｄフリップフロップ１２６はそ
のＱ”出力端子をフリップフロップ２０のプリセット端
子及びフリップフロップ１２４のリセット端子にそれぞ
れ接続されている。

フリップフロップ１２４はそのＱ出力を、フリップフロ
ップ１２６のＤ入力と単安定マルチバイブレータ−１２
８のクロック入力に接続されている。フリップフロップ
１２４のＱ゛出力負入力ＯＲゲート１３０に入る。ＯＲ
ゲート１３０の出力は抵抗器１３４とコンデンサー１３
６とより成るパルス延長回路１３２に与えられる。抵抗
器１３４はフリップフロップ１２４のＤ入力につながり
コンデンサー１３６は抵抗器１３４の接地１３８側にあ
る。フリップフロップ２０は、そのＱ出力をＡＮＤゲー
ト１４０に接続され、又、ＡＮＤゲート１４０の出力は
ＮＯＲゲート１４２に入力される。ＡＮＤゲート１４０
の他方の入力はフリップフロップ２２のＱ出力と接続さ
れている。ＮＯＲゲート１４２の第２の入力は単安定マ
ルチバイブレーク−１２８のＱ出力を受ける。ＮＯＲゲ
ート１４２の出力はフリップフロップ２０及び２２のリ
セット入力にそれぞれ入力される。フリップフロップ２
０のＱ出力は更に総和回路３４を経て積分器３６に到る
。総和回路３４は更にフリップフロップ２２および１２
４のＱ出力信号をも総計する。

フリップフロップ１２６のＱ出力はスライバー拒絶リセ
ットホールドオフ回路１４４に接続される。このスライ
バー拒絶リセットホールドオフ回路１４４はフリップフ
ロップ１２６のリセット人力、及び、抵抗器１４８を介
してフリップフロップ２２のＱ出力と、それぞれ接続さ
れたコンデンサー１４６より成る。

第６．７図により、本発明を構成する検出器の動作を時
間の流れに沿って説明する。入力周波数Ｖが２πより小
さな差で基準周波数Ｒに先行する場合、検出器の動作は
従来のものと実質的に等しいので、以下の議論は位相差
が２πに接近して行（範囲を主として取り扱う。

位相差が２πに近付くに従い、パルス１１４が示すフリ
ップフロップ２０のＱ出力は１００％（全幅）に近付き
、一方り′出力は０％（零幅）に近付く。この結果負入
力ＯＲゲート１３０は、パルス延長回路１３２を通じて
、フリ６ソプフロツプ１２４の０人力を、人力信号■の
前縁が次ぎにフリップフロップ１２４の状態を変更する
迄「１」に保つ。フリップフロップ１２４が状態を変更
すると、そのＱ出力は「１」となる。同時にフリップフ
ロップ１２４のＱ”出力は「０」となって負ＯＲゲート
１３０を「１」に保ち、更にフリップフロップ１２４の
Ｄ入力をｒｌＪに保つ。

以上の如く、２π点に於いてフリップフロップ１２４の
Ｑ出力は総和回路３４に送られてフリップフロップ２０
のＱ出力と総計される。

同時にフリップフロップ１２４のＱ出力は単安定マルチ
バイブレーク−１２８のクロック入力に供給される。フ
リップフロップ１２４の遷移は単安定マルチバイブレー
クー１２８の状態を変化させ、その結果ＮＯＲゲート１
４２によりフリップフロップ２０．２２がリセットされ
る。

フリップフロップ２０がリセットされるとＱ出力、即ち
、その総和回路３４への入力はｒＯＪとなる。位相差が
２πを越えて増大すると、フリップフロップ２０のＱ出
力のパルス幅は増大し、フリップフロップ１２４、Ｑ出
力からの正規出力に付加される。

位相差が２πから４πへ、或いは更に４πを越えて増加
しても、フリップフロップ１２４の出力は「１」の侭で
あり、本発明によって得られる出力は従来の検出器のそ
れと加え合わせられる。

以上、入力信号■が基準信号Ｒに対し、一定して増加す
る場合に就いて両者の関係を述べた。この点から言うと
、位相差が減少して入力信号Ｖを一層基準信号Ｒに近付
けた場合、動作はやや異なるものとなる。即ち位相差が
２πより大から２πより小へと推移すると、（第５図参
照）フリップフロップ２０、Ｑ出力からのパルスが持つ
衝撃係数は、０％衝撃係数へと減少し、一方フリップフ
ロップ２２、Ｑ出力からのパルスはその衝撃係数を増加
させる。コンデンサー１４６により設定されたパルスの
所定の幅（衝撃係数）が達成されると、フリップフロッ
プ１２６へのリセット信号は十分に除去され、その結果
フリップフロップ１２６、クロック入力への入力信号■
はそのＱ出力を「１」にする。

フリップフロップ１２６のＱ出力が「１」になると、そ
のＱ”出力はｒＯＪとなってフリップフロップ１２４を
リセットする一方、フリップフロップ２０をプリセット
する。フリップフロップ１２４がリセットされるとその
Ｑ出力は「０」となり、フリップフロップ２０の０１出
力は「１」となる。フリップフロップ１２６はスライバ
ー拒絶リセットホールドオフ回路１４４のＲＣ時定数を
受けて、再度状態を変更し、そのＱ出力を「０」とする
。以後位相／周波数検出器１２は従来のものと同様に動
作する。

以上、本発明の最良の実施例のみに就いて開示したが、
先にも述べた如く、本発明は様々の他の組み合わせ、環
境に於ける使用に堪え、又、ここに記載された発明の概
念の範囲に於いて、変更を許容するものである。例えば
追加のフリップフロップを直列に接続、零水準１００以
上に見られた特性を負方向にも同じく実現する事により
、領域を更に拡大する事も可能であろう。領域を猶一層
拡大したい場合、以上に述べた如くの構成を追加し得る
事も、当業者には明らかであろう。

〔発明の効果〕

以上説明した様に、この発明は入力信号と基準信号の間
に僅かな位相差があると通常出力される調波に一定の電
圧が加えられる如くなっているので、電圧制御発振器の
応答が速い効果がある。

【図面の簡単な説明】

第１図は本発明による位相／周波数検出器を組み込まれ
るべき、従来のデジタルＰＬＬを示す、ブロック図であ
る。 第２図は、本発明がその改良である、従来のデジタル位
相／周波数検出器の回路図である。 第３図（１）乃至（５）は、第２図に示したデジタル位
相／周波数検出器の動作を示す波形を示す。 第４図は、第２図に示した従来の位相／周波数検出器に
特徴的な出力を示す。 第５図は、本発明の趣旨に沿って改善されたデジタル位
相／周波数検出器の望ましい特性を示す。 第６図は、本発明により実現される波形の時間領域図で
ある。 第７図は、本発明の回路図である。 手続争甫正書（方式） ■、事件の表示 昭和６１年特許願第０９９２６７号 ２、発明の名称 拡大領域デジタル位相／周波数検出器 ３、補正をする者 事件との関係　　出願人

Claims (4)

【特許請求の範囲】
1. （１）入力信号及び基準信号を受信する手段と前記入力
   信号及び基準信号の差異に応じ た衝撃係数を持つ方形波を、リセット可能に発生する手
   段、但し、該衝撃係数は位相及び周波数に於ける前記差
   異の周期毎に繰り返す、及び所定の衝撃係数に基づいて
   、これを表す出 力をもたらし、前記方形波発生手段をリセットする手段
   、とより成る、入力信号と基準信号との位相及び周波数
   の差異を検出する為のデジタル位相／周波数検出器。
2. （２）前記方形波を積分して、その衝撃係数に対応する
   勾配を有する鋸波を得る手段、及び前記方形波発生手段
   をリセットするに先 立ち、該手段の出力を、前記鋸波のピーク値に於ける所
   定の定数である衝撃係数に加算する手段、を有する特許
   請求の範囲第１項に記載する回路。
3. （３）更に別の所定の衝撃係数に応じて、その衝撃係数
   を表す出力をもたらし、更に別の方形波発生手段をリセ
   ットする手段、及び 前記更に別の方形波発生手段をリセット するに先立ち、その出力を、更に別の鋸波のピーク値に
   於ける所定の定数である衝撃係数に加算する更に別の手
   段を有する、特許請求の範囲第１項に記載する回路。
4. （４）前記方形波積分手段が、基準信号に先行する入力
   信号については正の鋸波をもたらし、又、基準信号に遅
   延する入力信号については負の鋸波を齎す手段を含み、
   更に 前記所定の衝撃係数に応する手段が、信 号の先行、遅延に関わらず一定である出力を加算する手
   段を有する特許請求の範囲第２項或いは第３項に記載す
   る回路。