JPH04506735A - 周波数ステアリング機能を有する2状態位相検波器 - Google Patents

周波数ステアリング機能を有する2状態位相検波器

Info

Publication number
JPH04506735A
JPH04506735A JP2507832A JP50783290A JPH04506735A JP H04506735 A JPH04506735 A JP H04506735A JP 2507832 A JP2507832 A JP 2507832A JP 50783290 A JP50783290 A JP 50783290A JP H04506735 A JPH04506735 A JP H04506735A
Authority
JP
Japan
Prior art keywords
phase
phase detector
signal
input signal
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2507832A
Other languages
English (en)
Other versions
JP2705309B2 (ja
Inventor
マーティン,フレデリック・エル
Original Assignee
モトローラ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトローラ・インコーポレイテッド filed Critical モトローラ・インコーポレイテッド
Publication of JPH04506735A publication Critical patent/JPH04506735A/ja
Application granted granted Critical
Publication of JP2705309B2 publication Critical patent/JP2705309B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00Arrangements for measuring phase angle between a voltage and a current or between voltages or currents
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Measuring Phase Differences (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 周波数ステアリング機能を有する2状態位相検波器技術分野 本発明は、一般に位相検波器分野に関し、さらに詳しくは、バイナリ2状態位相 検波器に関する。
背景技術 位相同期ループ(PLL)を有する周波数合成器は、電子システムで幅広く利用 されている。特に、通信システムでは、周波数合成器は異なる周波数上で信号を 送受するために必要な回路の小型化の点で有利である。このようなデジタル位相 同期ループは、当技術分野で周知である。デジタルPLLは、分周率を変えるだ けで、基準周波数から複数の周波数を生成するために用いることができる。
周波数合成器システムを検討する際の重要なパラメータは、同期時間(lock  time)である。同期時間とは、PLLがある周波数から別の周波数に同期 するまでに経過した時間のことである。一般に、ループ帯域幅の広いPLLはど 同期時間が高速である。PLLの周波数分解能は、別の重要な検討パラメータで あり、整数除数を有する基準周波数によって決まる。例えば、5kHz基準周波 数は、各分周ステップごとに5kHzの周波数分解能を有する。位相同期ループ のループ帯域幅を拡大する1つの方法として、基準周波数を増加する方法がある 。しかし、基準周波数を増加すると、PLLの分解能は低下する。高分解能を達 成するためには、ループの帰還において分数分周器を利用する。
しかし、分数分周器は、電圧制御発振器(VCO)出力を分周する際に低周波ス プリアスを発生する。これらの低周波スプリアスは、分数分周器内でも低減でき る。しかし、これらの低周波スプリアスの再生を低減するためには、線形伝達特 性を有する位相検波器が必要となる。さらに、分数分周器を用いる一部の用途で は、VCOの狭い同期範囲およびPLLの動作周波数範囲により、周波数ステア リングが必要になる。
デジタル位相検波器は、デジタル位相同期ループ・システムを内蔵している。デ ジタル位相検波器は、第1基準周波数信号と分周された第2VCO信号との間の 位相差によって特徴づけられる出力を与える。2状態位相検波器および3状態位 相検波器がデジタルPLLにおいて広く利用されている。
3状態位相検波器は、第1人力信号と第2人力信号との間の正の位相差、負の位 相差およびゼロ位相差に相当する3つの状態を有する出力を与える。従って、3 状態位相検波器は周波数ステアリングを行なう。しかし、3状態位相検波器は、 位相差検出範囲内でゼ・要な線形性を与えない。
2状態位相検波器は、第1人力信号と第2人力信号との間の位相差によって特徴 づけられるデユーティ・サイクルを有する出力を与える。第1および第2人力信 号の周波数が等しく、かつ180度位相がずれている場合、出力では50%のデ ユーティ・サイクルとなる。実際には、位相検波器の出力のデユーティ・サイク ルは、電流のような物理的パラメータに変換することができる。一般に、2状態 位相検波器は、360度の位相差検出範囲内で線形動作を行なう。このことは、 第1図のグラフ100’かられかる。
グラフ100’の横軸は第1人力信号と第2人力信号との間の位相差を表し、縦 軸は電流として表される位相検波器の出力である。0度の位相差は−Iの有限電 流として表すことができ、360度の位相差は十Iの有限電流として表すことが できる。従って、180度の位相差はゼロ電流となる。これかられかるように、 位相検波器の出力は0度から360度まで線形的に動作し、180度においてゼ ロ点を交差する。2状態検波器の主な欠点は、周波数を正しい方向にステアリン グすることができないことである。このことは、位相差が360度を越える場合 に、点Aから点Bに移動する位相差を考えるとわかる。この状態では、位相検波 器出力は非線形動作を行ない、出力の符号を反転し、それにより周波数を反対方 向にステアリングする。従って、位相検波器は入力信号の1つに対してフル・サ イクルの検出をスキップするので、「サイクル・スキップ」が生じる。
故に、周波数ステアリング機能を有する線形位相検波器を提供することが望まし い。
発明の概要 従って、本発明の目的は周波数ステアリング機能を有する2状態位相検波器を提 供することである。
本発明に従って、第1人力信号と第2人力償号との間の位相差を検出し、それに 対応する出力を与える位相検波器が提供される。
本発明の位相検波器は、拵1人力信号と第2人力信号との間の位相差を検出し、 それに対応する出力を与える11および第2の2状態検波器から成る。各2状態 位相検波器は所定の位相差検出範囲を有し、その範囲内で線形応答を行なうこと ができる。第1の2状態位相検波器は、拵1人力信号と第2人力信号との間の位 相差を検出し、第1の2状態位相検波器の所定の位相検波範囲を上回るときを示 す第1指示手段を有する。#I2の位相検波器は、婢2人力信号と第1人力信号 の反転との間の位相差を比較し、第2の2状態位相検波器の所定の位相検波範囲 を上回るときを示す第2指示手段を有する。本発明の位相検波器は、第1および 第2指示手段に応答して第1位相検波器の出力を選択し、12位相検波器の所定 の範囲を上回る場合に、第1の2状態検波器の出力を選択し、かつ第1位相検波 器の所定の範囲を上回る場合に、第2の2状態位相検波器の出力を選択する選択 手段を有する。
図面の簡単な説明 第1図は、周波数ステアリング機能を有していない従来の2状態位相検波器の伝 達特性のグラフである。
第2図は、本発明の位相検波器に用いられる2状態位相検波器の概略図である。
第3図は、本発明による位相検波器の概略図である。
第4図は、180度位相差の出力有する2状態位相検波器の伝達特性のグラフで ある。
好適な実施例の詳細な説明 第2図において、好適な2状態位相検波器100の概略図を示す。位相検波器1 00は従来の2状態位相検波器であり、サイクル・スキップ・インジケータを有 する。位相検波器100の動作の簡単な説明を以下で行なう。
基本的に、位相検波器100は2つの部分、すなわち位相検波部70とサイクル ・スキップ・インジケータ部80とによって構成される。位相検波部70はDフ リップ70ツブ10.20から成り、サイクル・スキップ・インジケータ部80 はDフリップフロップ30.40がら成る。本発明の好適な実施例では、フリッ プフロップ10,20゜30.40はエツジ°トリガ型(edge +rigg ered)フリップ70ツブであり、クロック(CLK)入力の立ち上がりエツ ジの遷移に応答する。好適な実施例における高論理または低論理は、高論理とし て+5V、低論理としてovとすることができる他、任意の適切なt圧を選択し てもよい。
リセット (R)入力における高論理は、フリップフロップのQ出力において低 論理を与え、QX出力において高論理を与える。第1デジタル信号15はPLL 回路の基準周波数信号であり、この信号は端子12において受け取られ、フリッ プフロップ10.30のクロック入力に印加される。
第2デジタル信号25は分周されたVCO信号であり、この信号は端子22のお いて受け取られ、フリップフロップ20.40のクロック人力に印加される。フ リップフロップ10.20のD入力は、高論理に結合される。
位相検波部70の動作は、第1入力信号15の立ち上がりエツジと第2入力信号 25の立ち上がりエツジとの間の位相差が360度以下であり、かつ第1信号1 5の立ち上がりエツジが第2信号25の立ち上がりエツジよりも先に生じる場合 を想定することにより最も良く理解できる。この状態では、第2信号25は、第 1信号15の1サイクル内では1つの立ち上がりエツジしかない。この場合、第 1信号15の立ち上がりエツジは、フリップフロップ10のQ出力60を高論理 にする。フリップフロップ10のQX出力は、フリップフロップ20のリセット 入力に低論理を与える。第2信号25の立ち上がりエツジが生じると、フリップ フロップ20のQ出力上の高論理はフリップフロップ10をリセットし、出力6 0を低論理にする。従って、端子62にある出力60のデユーティ・サイクルは 、第1信号と第2信号との間の位相差に比例する。さらに、7リノブフロノプ1 0のQX出力上の高論理はフリップ70ノブ20をリセットし、このフリップフ ロップのQ出力を低論理にする。フリップフロップ20のQ出力上の低論理は、 フリップフロップ10が第1信号15の次の立ち上がりエツジに応答することを 可能にする。この構成により、位相検波部70は立ち上がりエツジ遷移に対して 応答でき、第1入力信号15および第2入力信号25のパルス輻によって影響さ れなくなる。
サイクル・スキップ・インジケータ部80は、端子52においてサイクル・スキ ップ・インジケータ出力55を与える。サイクル・スキップは、第1信号と第2 信号との間の位相差が360度を上回る場合に生じる。この状態において、第2 信号25の立ち上がりエツジ遷移が第1信号15の1サイクル内に生じない場合 、高論理がサイクル・スキップ出力55に与えられる。さらに、第1入力信号1 5の1サイクル内に第2入力信号25の2つ以上の立ち上がり工7ジ遷移が発生 すると、サイクル・スキップ インジケータ出力55に高論理が与えられる。サ イクル・スキップ・インジケータ部80の動作は、任意の時間において第2入力 信号の立ち上がりエツジが第1入力信号の立ち上がりエツジよりも先に生じ、か つ第1入力信号の2つの連続した立ち上がリエソジが第2入力信号の1サイクル 中に生じる場合を想定することにより最も良く理解できる。第2入力信号25の 立ち上がりエツジは、フリップフロップ30のD入力に低論理を与える。入力信 号15の第1立ち上がりエツジは、フリップフロップ30のQX出力に高論理を 与え、そのD入力に高論理を与える。入力信号25の立ち上がりエツジはまだ生 じていないので、高論理はフリップフロップ30の0人力で1持される。従って 、IIE1入力信号の第2立ち上がりエツジが生じると、フリップフロップ30 のQX出力は低論理になる。NANDゲート50の入力における低論理は、サイ クル・スキップ・インジケータ出力55に高論理を与える。そのため、フリップ フロップ30は、第2入力信号の1サイクル内で第1入力信号の2つ以上の連続 した立ち上がりエツジを検出し、端子52に高論理を与える。
同様に、フリップ70ツブ40は第1入力信号の1サイクル内で第2入力信号の 2つ以上の連続した立ち上がりエツジの発生を検出する。その結果、サイクル・ スキップが位相検波器100によって検出されると、サイクル・スキップ・イン ジケータ出力55に高論理が与えられる。リセノド信号35は、サイクル・スキ ップ出力55をリセットするため与えられる。端子32に印加されるリセット信 号35の高論理は、NANDゲート50の入力に高論理を与。
え、それにより端子52において低論理を発生する。位相検波器の位相差/出力 特訓は、第1図のグラフioo’ を参照することにより理解される。出力は、 ゼロ位相差の場合に有限値−■をとり、かつ360度位相差の場合に線形に変化 して有限値+Iをとるように示されている。位相差が360度の位相検波範囲を 上回るとくサイクル・スキップを検出すると)、出力は非線形になり、符号を反 転する。
第3図において1本発明の好適な実施例による位相検波器500を示す。位相検 波器500は、第1人力信号175と第2人力信号275との間の位相差に比例 する位相検波出力信号550を与える。位相検波器500は、第1の2状態位相 検波器200と第2位相検波器300とから成り、各位相検波器は第2図の位相 検波器と同一である。従って、第1の2状態位相検波器200と箒2の2状態位 相検波器300とは、第1位相検波手段と第2位相検波手段とをそれぞれ構成す る。2状態位相検波器200は、端子230において第1人力信号175を受け 取り、端子220において第2人力信号275を受け取り、そして11位相差信 号250を与える。反転手段を構成するインバータ110は、第1人力信号17 5を受け取り、第1人力信号175の反転]8を与える。2状態位相検波器30 0は第2人力信号275と、第1人力信号175の反転18とを受け取り、第2 位相差信号350を与える。本発明の好適な実施例では、第1人力信号は50% デユーティ・サイクルを有するデジタル信号である。従って、デユーティ・サイ クル条件と反転された第1人力信号との組合せは、180度位相がずれた第1お よび第2位相ニラ−信号を与える。
さらに、第1の2状態位相検波器200におけるサイクル・スキップは、第1サ イクル・スキップ・インジケータ信号240に対して高論理を発生する。2状態 位相検波器300におけるサイクル・スキップは、第2サイクル・スキップ・イ ンジケータ信号340に対して高論理を発生する。
RSフリップフロップ400は、そのSおよびR入力において第1および第2サ イクル・スキップ・インジケータ信号240,340をそれぞれ受け取る。
第4図において、2つの特性200’ 、300“は2状態位相検波器200, 300の位相差/出力の関係をそれぞれ示している。特性200°は第1図の特 性100゛ と同様であり、サイクル・スキップは線形位相検波範囲外で検出さ れており、出力の符号は変化している。特f1300 ’は、同様な特性を示し ているが、180度位相がずれており、この位相のずれは2状態位相検波器30 0によって与えられる。位相検波器の一方からサイクル・スキップを検出するこ ゑにより、他方の位相検波器の出力は選択可能になる。そのため、出力の符号は 正しい横着に維持される。
従って、周波数ステアリングの正しい方向が実現される。
第3図において、位相検波器500の動作は、第1人力信号175と第2人力信 号275との間の位相差が、サイクル・スキップが生じないような位相差(すな わち、位相差が360度以内)であり、かつ2状態位相検波器200の出力25 0が選択され、位相検波器出力520に送られる場合を想定することにより最も 良く理解できる。この状態では、信号240.340は低論理であり、フリップ 70ツブ400のQ出力はNORゲート120をアクティブにし、NORゲート 130を介して位相検波器出力520において第2位相検波信号250を与えさ せる。フリップフロップ400のQX出力における高論理は、第2サイクル・ス キップ・インジケータ信号340を非アクティブにする。従って、NORゲート 140も非アクティブになり、NORゲート130の入力に低論理を与える。位 相検波器200によってサイクル・スキップが検出されると、フリップフロップ 400のS入力における高論理は、フリ・ノブフロップ400のQ出力を高論理 にす゛る。フリップフロップ400のQ出力における高論理はNORゲート12 0を非アクティブにし、位相検波器200のリセット端子260に高論理を与え る。リセット端子260における高論理は、第1位相検波器200がサイクル・ スキップを検出するのを防ぐ。フリップフロップ400のQX出力における低論 理はNORゲート140をアクティブにし、それにより第2位相検波器出力35 0が位相検波器出力520に現われることを可能にする。第2位相検波器300 のリセット端子360におけるフリップフロップ400のQX出力の低論理は、 フリップフロップ400のR入力に低論理を与え、第2位相検波器300がサイ クル・スキ・ノブを検出することを可能にする。第1位相検波器200のリセッ ト端子260における高論理は、サイクル・スキ・ノブが位相検波器300によ って検出されるまで、高論理に維持される。第2位相検波器300によってサイ クル・スキップが検出されると、フリップフロップ400のR入力は高論理にな り、フリップフロップ400のQ出力に低論理を与える。フリップフロップ40 0のQ出力における低論理は、第1位相検波器出力250が位相検波器出力52 0に現われることを可能にする。リセット端子260に与えられる低論理は、位 相検波器200がサイクル・スキ・ノブを検出することを再度可能にする。従っ て、フリ・7プフロ・ノブ400およびNORゲート120,130,140は 、第1位相検波器出力250と第2位相検波器出力350に対する選択手段を構 成する。
故に、位相検波器500は周波数ステアリング機能を有する2状態位相検波器を 提供する。この機能は、サイクルスキップを検出し、かつ互いに補数である2つ の位相差信号の1つを与えることにより実現される。
FRλI FIG、4 FIo、2 国際調査報告

Claims (6)

    【特許請求の範囲】
  1. 1.第1入力信号と第2入力信号との間の位相差を検出する位相検波器であって : 第1の所定の位相検波範囲を有し、第1入力信号と第2入力信号との間の位相差 を検出して、第1位相差信号を与える第1位相検波手段であって、前記第1の所 定の位相検波範囲を越えるときを示す第1指示手段を有する第1位相検波手段; 前記第1入力信号を反転して、前記第1入力信号の反転信号を与える反転手段; 第2の所定の位相検波範囲を有し、前記第2入力信号と前記第1入力信号の前記 反転信号との間の位相差を検出して、第2位相差信号を与える第2位相検波手段 であって、前記第2の所定の位相検波範囲を越えるときを示す第2指示手段から 成る第2位相検波手段; 前記第1および第2位相検波手段に結合される選択手段であって、前記第1およ び第2位相差信号を受け取り、かつ前記第1および第2指示手段に応答して、前 記第2の所定の位相検波範囲を越える場合に前記第1位相差信号を選択し、前記 第1の所定の位相検波範囲を越える場合に前記第2位相差信号を選択する選択手 ; によって構成されることを特徴とする位相検波器。
  2. 2.前記第1入力信号および前記第2入力信号がバイナリ信号であることを特徴 とする請求項1記載の位相検波器。
  3. 3.前記第1入力信号が実質的に50%デューティ・サイクルを有することを特 徴とする請求項2記載の位相検波器。
  4. 4.前記第1入力信号を反転する前記反転手段がバイナリ・インバータであるこ とを特徴とする請求項2記載の位相検波器。
  5. 5.前記第1および第2位相検波手段がエッジ・トリガ型であることを特徴とす る請求項2記載の位相検波器。
  6. 6.前記所定の第1および第2範囲が実質的に360度であることを特徴とする 請求項1記載の位相検波器。
JP2507832A 1989-05-30 1990-05-17 周波数ステアリング機能を有する2状態位相検波器 Expired - Fee Related JP2705309B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US357,912 1989-05-30
US07/357,912 US4959617A (en) 1989-05-30 1989-05-30 Dual state phase detector having frequency steering capability

Publications (2)

Publication Number Publication Date
JPH04506735A true JPH04506735A (ja) 1992-11-19
JP2705309B2 JP2705309B2 (ja) 1998-01-28

Family

ID=23407541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2507832A Expired - Fee Related JP2705309B2 (ja) 1989-05-30 1990-05-17 周波数ステアリング機能を有する2状態位相検波器

Country Status (6)

Country Link
US (1) US4959617A (ja)
EP (1) EP0474671B1 (ja)
JP (1) JP2705309B2 (ja)
AT (1) ATE126411T1 (ja)
DE (1) DE69021566T2 (ja)
WO (1) WO1990015482A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2522413B2 (ja) * 1989-10-17 1996-08-07 日本電気株式会社 位相周波数比較器
US5084669A (en) * 1990-03-08 1992-01-28 Telefonaktiebolaget L M Ericsson Direct phase digitization
US5644605A (en) * 1990-11-13 1997-07-01 Dallas Semiconductor Corp. Jitter attenuator
US5336939A (en) * 1992-05-08 1994-08-09 Cyrix Corporation Stable internal clock generation for an integrated circuit
US5638410A (en) * 1993-10-14 1997-06-10 Alcatel Network Systems, Inc. Method and system for aligning the phase of high speed clocks in telecommunications systems
US5815016A (en) * 1994-09-02 1998-09-29 Xilinx, Inc. Phase-locked delay loop for clock correction
US5917356A (en) * 1995-09-11 1999-06-29 International Business Machines Corp. Three state phase detector
JP3408030B2 (ja) * 1995-09-21 2003-05-19 日本プレシジョン・サーキッツ株式会社 位相比較器
US5686846A (en) * 1996-06-07 1997-11-11 Hewlett-Packard Company Time duration trigger
JP3467975B2 (ja) * 1996-06-27 2003-11-17 安藤電気株式会社 位相検出回路
SE511145C2 (sv) * 1997-12-23 1999-08-09 Ericsson Telefon Ab L M Metod och anordning för detektering av fasskillnad
US6208181B1 (en) * 1998-01-14 2001-03-27 Intel Corporation Self-compensating phase detector
JP3558869B2 (ja) * 1998-04-30 2004-08-25 富士通株式会社 復調方法及び受信装置
US6137333A (en) * 1999-05-07 2000-10-24 Cypress Semiconductor Corp. Optimal delay controller
KR100346838B1 (ko) * 2000-09-21 2002-08-03 삼성전자 주식회사 Pll 락 검출기회로 및 락 검출방법
EP1211811A1 (fr) * 2000-11-28 2002-06-05 Koninklijke Philips Electronics N.V. Dispositif de comparaison de fréquences à faible inertie temporelle
US6973147B2 (en) * 2002-09-04 2005-12-06 Intel Corporation Techniques to adjust a signal sampling point
DE10311049A1 (de) * 2003-03-13 2004-09-23 Rohde & Schwarz Gmbh & Co. Kg Phasen-/Frequenzregelkreis und Phasen-/Frequenz-Komparator hierfür
US7582741B2 (en) * 2004-07-26 2009-09-01 University Of Massachusetts Conditional disruption of dicer1 in cell lines and non-human mammals
US7428284B2 (en) * 2005-03-14 2008-09-23 Micron Technology, Inc. Phase detector and method providing rapid locking of delay-lock loops
US8401140B2 (en) * 2008-09-05 2013-03-19 Freescale Semiconductor, Inc. Phase/frequency detector for a phase-locked loop that samples on both rising and falling edges of a reference signal
EP3234619A1 (en) * 2014-12-19 2017-10-25 Leonardo Mw Ltd Digital phase meter and phase detection method
JP6833694B2 (ja) * 2014-12-23 2021-02-24 レオナルド・エムダブリュ・リミテッドLeonardo MW Ltd ダウンコンバージョンシステム及び方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601586A (ja) * 1983-06-17 1985-01-07 Toshiba Corp 放射能レベルのサンプリング測定装置
JPS61288515A (ja) * 1985-04-29 1986-12-18 ジヨン フル−ク マニフアクチヤリング カムパニ− インコ−ポレイテツド 拡大領域デジタル位相/周波数検出器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1130399A (en) * 1978-11-08 1982-08-24 Toshiyuki Ozawa Digital phase comparing apparatus
US4499425A (en) * 1982-08-04 1985-02-12 Honeywell Inc. Phase velocity sign detector for frequency shift key demodulation
US4594563A (en) * 1984-11-02 1986-06-10 Ampex Corporation Signal comparison circuit and phase-locked-loop using same
US4712060A (en) * 1986-08-29 1987-12-08 Board Of Regents The University Of Texas System Sampling average phase meter
US4868513A (en) * 1987-09-11 1989-09-19 Amdahl Corporation Phase-locked loop with redundant reference input

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601586A (ja) * 1983-06-17 1985-01-07 Toshiba Corp 放射能レベルのサンプリング測定装置
JPS61288515A (ja) * 1985-04-29 1986-12-18 ジヨン フル−ク マニフアクチヤリング カムパニ− インコ−ポレイテツド 拡大領域デジタル位相/周波数検出器

Also Published As

Publication number Publication date
EP0474671B1 (en) 1995-08-09
US4959617A (en) 1990-09-25
DE69021566T2 (de) 1996-03-21
ATE126411T1 (de) 1995-08-15
DE69021566D1 (de) 1995-09-14
EP0474671A4 (en) 1992-01-13
EP0474671A1 (en) 1992-03-18
WO1990015482A1 (en) 1990-12-13
JP2705309B2 (ja) 1998-01-28

Similar Documents

Publication Publication Date Title
JPH04506735A (ja) 周波数ステアリング機能を有する2状態位相検波器
US6456164B1 (en) Sigma delta fractional-N frequency divider with improved noise and spur performance
US7907023B2 (en) Phase lock loop with a multiphase oscillator
US6072337A (en) Phase detector
US10819355B1 (en) Phase to digital converter
JPH07297642A (ja) 周波数倍数回路
KR960001075B1 (ko) 위상 검출기
US7463100B2 (en) Phase frequency detector capable of improving noise characteristics
US6525612B2 (en) Mode control of PLL circuit
US11171654B1 (en) Delay locked loop with segmented delay circuit
US6249188B1 (en) Error-suppressing phase comparator
US4573024A (en) PLL having two-frequency VCO
US20050057314A1 (en) Device and method for detecting phase difference and PLL using the same
JP3150107B2 (ja) ジッタ検出回路
US5376847A (en) Phase detector and methodology
Huang et al. A time-to-digital converter based AFC for wideband frequency synthesizer
JP2002280897A (ja) フルディジタルpll回路
JP2876797B2 (ja) 位相同期回路
JPH0537370A (ja) 周波数シンセサイザ
US20060034416A1 (en) Divider circuit and oscillating circuit including the same
JPH05110428A (ja) 位相同期回路
JPH04207631A (ja) 位相比較器
CN117254799A (zh) 基于冗余位校正的鉴频鉴相器和锁相环电路
JPH11308099A (ja) Pll回路
JP2006503467A (ja) パルス発生器

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081009

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091009

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees