JPH04207631A - 位相比較器 - Google Patents
位相比較器Info
- Publication number
- JPH04207631A JPH04207631A JP2337638A JP33763890A JPH04207631A JP H04207631 A JPH04207631 A JP H04207631A JP 2337638 A JP2337638 A JP 2337638A JP 33763890 A JP33763890 A JP 33763890A JP H04207631 A JPH04207631 A JP H04207631A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- signal
- circuit
- input signal
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012905 input function Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
テレビ受像機等映像関連機器の水平偏向回路等の位相同
期ループＰＬＬ回路に関する。
期ループＰＬＬ回路に関する。
第４図及び第５図に従来の位相同期ループＰＬＬ回路を
示す。
示す。
２．３は出力信号Ｅと入力信号Ａとの位相比較器４は同
位相比較器出力の直流制御電圧用低域フィルタ、５は同
直流制御電圧により所定の発振周波数とする電圧制御発
振器、６は同電圧制御発振器出力の分周器である。
位相比較器出力の直流制御電圧用低域フィルタ、５は同
直流制御電圧により所定の発振周波数とする電圧制御発
振器、６は同電圧制御発振器出力の分周器である。
第４図に示す入力の位相比較器をエクスクル−シブオア
ゲート回路２とするＰＬＬ回路は安定度に難点がある。
ゲート回路２とするＰＬＬ回路は安定度に難点がある。
また、第５図に示す位相比較器をＤ−フリップフロップ
回路３とするＰＬＬ回路は性能的に安定度及びロック位
相制御の容易さ等の点で優れているが、入力信号のデユ
ーティサイクルに左右され易くロックしない場合も発生
する。
回路３とするＰＬＬ回路は性能的に安定度及びロック位
相制御の容易さ等の点で優れているが、入力信号のデユ
ーティサイクルに左右され易くロックしない場合も発生
する。
本発明は上記従来例に鑑みてなされたもので、位相同期
ループＰＬＬ回路における入力信号のデユーティサイク
ルに依存しない安定度及びロック位相制御特性等に優れ
た精度の高い位相比較器を実現するものである。
ループＰＬＬ回路における入力信号のデユーティサイク
ルに依存しない安定度及びロック位相制御特性等に優れ
た精度の高い位相比較器を実現するものである。
Ｓ課題を解決するための手段〕
本発明は、入力信号を分周した信号と同し周期で且つｌ
／４周期の位相差をもつ分周器出力とを、Ｄ−フリップ
フロップ回路入力のエクスクル−シブオアゲート回路に
接続すると共に、入力信号と同し周期の前記分周器出力
を同り−フリ・ンプフロップ回路のクロック人カシこ接
続することで、精度の高い位相比較器とすることに特徴
がある。
／４周期の位相差をもつ分周器出力とを、Ｄ−フリップ
フロップ回路入力のエクスクル−シブオアゲート回路に
接続すると共に、入力信号と同し周期の前記分周器出力
を同り−フリ・ンプフロップ回路のクロック人カシこ接
続することで、精度の高い位相比較器とすることに特徴
がある。
第１図に示す入力信号Ａを分周するＤ−フリ・ンプフロ
ップ回路１と、エクスクル−シブオアゲート回路２を入
力とするＤ−フリップフロップ回路３、フィルタ４、電
圧制御発振器５および分周器６とからなる位相同期ルー
プＰＬＬ回路との構成からなり、第２図に示す入力信号
Ａの２分周器号Ｂと分周器６出力の２分周器号Ｃとをエ
クスクル−シブオアした信号りをＤ−フリップフロップ
回路３に入力し、入力信号Ａに同期した信号ＥをＰＬＬ
回路より出力する。
ップ回路１と、エクスクル−シブオアゲート回路２を入
力とするＤ−フリップフロップ回路３、フィルタ４、電
圧制御発振器５および分周器６とからなる位相同期ルー
プＰＬＬ回路との構成からなり、第２図に示す入力信号
Ａの２分周器号Ｂと分周器６出力の２分周器号Ｃとをエ
クスクル−シブオアした信号りをＤ−フリップフロップ
回路３に入力し、入力信号Ａに同期した信号ＥをＰＬＬ
回路より出力する。
第１図に示すｌは信号Ａをクロック入力とし反転出力を
０人力とする入力信号Ａの２分周器号Ｂを出力するＤ−
フリップフロップ回路、３はエクスクル−シブオアゲー
ト回路２をＤ入力とし同期出力信号Ｅをクロック入力と
する、２分周器号Ｂと２分周器号Ｃとの位相を比較して
制御用直流電圧を出力するＤ−フリップフロップ回路、
４は低域通過フィルタ、５は同低域通過フィルタ４出力
の制御電圧に応じて発振周波数を設定する電圧制御発振
器、６は同電圧制御発振器５出力信号を分周して前記入
力信号Ａに同期した出力信号Ｅと２分周器号Ｃとを出力
する分周器である。
０人力とする入力信号Ａの２分周器号Ｂを出力するＤ−
フリップフロップ回路、３はエクスクル−シブオアゲー
ト回路２をＤ入力とし同期出力信号Ｅをクロック入力と
する、２分周器号Ｂと２分周器号Ｃとの位相を比較して
制御用直流電圧を出力するＤ−フリップフロップ回路、
４は低域通過フィルタ、５は同低域通過フィルタ４出力
の制御電圧に応じて発振周波数を設定する電圧制御発振
器、６は同電圧制御発振器５出力信号を分周して前記入
力信号Ａに同期した出力信号Ｅと２分周器号Ｃとを出力
する分周器である。
第２図に入力信号Ａと出力信号Ｅとのロック状態におけ
る各部信号のタイミング図 号Ａの２分周器号Ｂと分周器６出力の２分周器号Ｃとを
エクスクル−シブオアした信号りをＤ−フリップフロッ
プ回路３に入力し、入力信号Ａに同期した信号Ｅを出力
する。
る各部信号のタイミング図 号Ａの２分周器号Ｂと分周器６出力の２分周器号Ｃとを
エクスクル−シブオアした信号りをＤ−フリップフロッ
プ回路３に入力し、入力信号Ａに同期した信号Ｅを出力
する。
第３図は第２図のロックしていない状態の各部信号のタ
イミングを示し、Ｅ ｌ＋ Ｅ Ｚ、 ＣＩ＋ Ｃ２，
Ｄ 、。
イミングを示し、Ｅ ｌ＋ Ｅ Ｚ、 ＣＩ＋ Ｃ２，
Ｄ 、。
Ｄ２はそれぞれ第２図のＥ、Ｃ，Ｄに相当する信号であ
る。
る。
また、矢印←或いは矢印→は位相のずれてゆく方向を示
し、ロックしていなければ入力信号Ａと出力信号Ｅ、（
又はＥ２）との位相は連続的に変化し、最終的には第２
図に示すロックした位相関係となる。
し、ロックしていなければ入力信号Ａと出力信号Ｅ、（
又はＥ２）との位相は連続的に変化し、最終的には第２
図に示すロックした位相関係となる。
ロックした時点で、位相比較のエクスクル−シブオアゲ
ート回路２出力信号Ｄ＋（又はＤ２）はデユーティサイ
クル５０％となり、第２図の入力信号Ａのデユーティサ
イクル５０％と同じ位相関係になる。
ート回路２出力信号Ｄ＋（又はＤ２）はデユーティサイ
クル５０％となり、第２図の入力信号Ａのデユーティサ
イクル５０％と同じ位相関係になる。
従って、必ずロックすることになる。
以上のように本発明は、入力信号を分周した信号と同し
周期で且つ１／４周期の位相差をもつ分周器出力とを、
Ｄ−フリップフロップ回路入力のエクスクル−シブオア
ゲート回路に接続すると共に、入力信号と同し周期の前
記分周器出力を同り−フリップフロップ回路のクロック
入力に接続し、入力信号のデユーティサイクルに依存し
ない安定度及びロック位相制御等に優れた精度の高い位
相比較器を実現することができる。
周期で且つ１／４周期の位相差をもつ分周器出力とを、
Ｄ−フリップフロップ回路入力のエクスクル−シブオア
ゲート回路に接続すると共に、入力信号と同し周期の前
記分周器出力を同り−フリップフロップ回路のクロック
入力に接続し、入力信号のデユーティサイクルに依存し
ない安定度及びロック位相制御等に優れた精度の高い位
相比較器を実現することができる。
第１図は本発明の一実施例を示す位相比較器にエクスク
ル−シブオアゲート入力のＤ−フリップフロップ回路を
用いたＰＬＬ回路図、第２図及び第３図は同第１図を説
明するためのタイミング図、第４図は従来の位相比較器
にエクスクル−シブオアゲート回路を用いたＰＬＬ回路
図、第５図は従来の位相比較器にＤ−フリップフロップ
回路を用いたＰＬＬ回路図である。 １．３はＤ−フリップフロップ回路、２はエクスクル−
シブオアゲート回路、４はフィルタ、５は電圧制御発振
器、６は分周器である。 特許出願人 株式会社富士通ゼネラル 第２図 Ｅ ′ □ 第３図 ８− ＩＤ
＋’ ” ” ’ Ｄ２””’ 。
ル−シブオアゲート入力のＤ−フリップフロップ回路を
用いたＰＬＬ回路図、第２図及び第３図は同第１図を説
明するためのタイミング図、第４図は従来の位相比較器
にエクスクル−シブオアゲート回路を用いたＰＬＬ回路
図、第５図は従来の位相比較器にＤ−フリップフロップ
回路を用いたＰＬＬ回路図である。 １．３はＤ−フリップフロップ回路、２はエクスクル−
シブオアゲート回路、４はフィルタ、５は電圧制御発振
器、６は分周器である。 特許出願人 株式会社富士通ゼネラル 第２図 Ｅ ′ □ 第３図 ８− ＩＤ
＋’ ” ” ’ Ｄ２””’ 。
Claims (1)
- 位相比較器、フィルタ、電圧制御発振器、および分周器
等からなる位相同期ループ回路において、入力信号周期
を２分周する第１のＤ−フリップフロップ回路等の出力
をエクスクルーシブオアゲート回路の入力機能を有する
第２のＤ−フリップフロップ回路に接続し、同第２のＤ
−フリップフロップ回路のクロック入力と同エクスクル
ーシブオアゲート回路の他方の入力とにそれぞれ位相同
期ループ回路の分周器出力信号と同分周器出力の分周信
号とを接続してなる位相比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337638A JPH04207631A (ja) | 1990-11-30 | 1990-11-30 | 位相比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2337638A JPH04207631A (ja) | 1990-11-30 | 1990-11-30 | 位相比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04207631A true JPH04207631A (ja) | 1992-07-29 |
Family
ID=18310543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2337638A Pending JPH04207631A (ja) | 1990-11-30 | 1990-11-30 | 位相比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04207631A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429901B1 (en) | 1997-01-23 | 2002-08-06 | Sanyo Electric Co., Ltd. | PLL circuit and phase lock detector |
-
1990
- 1990-11-30 JP JP2337638A patent/JPH04207631A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6429901B1 (en) | 1997-01-23 | 2002-08-06 | Sanyo Electric Co., Ltd. | PLL circuit and phase lock detector |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2993200B2 (ja) | 位相同期ループ | |
| JP3066690B2 (ja) | 位相同期発振回路 | |
| JP2630343B2 (ja) | 周波数可変クロック発生装置 | |
| US4360788A (en) | Phase-locked loop frequency synthesizer | |
| US5059833A (en) | Phase detector suitable for use in phase lock loop | |
| JPH04506735A (ja) | 周波数ステアリング機能を有する２状態位相検波器 | |
| EP0793348B1 (en) | Phase lock loop circuit | |
| ATE128293T1 (de) | Interpolierender frequenzsynthetisierer mit phasenregelkeis. | |
| JP5016074B2 (ja) | Ｐｌｌ回路 | |
| JPH04207631A (ja) | 位相比較器 | |
| WO2003052936A1 (en) | Improvements relating to frequency synthesis | |
| JP2906263B2 (ja) | 位相同期回路 | |
| JPH01133420A (ja) | フェーズ・ロックド・ループ | |
| JPH0795051A (ja) | ディジタルｐｌｌ回路 | |
| JP3363867B2 (ja) | Ｐｌｌ回路 | |
| JPS6333739B2 (ja) | ||
| JP2577933B2 (ja) | フェーズ・ロックド・ループ | |
| JP2002280897A (ja) | フルディジタルｐｌｌ回路 | |
| JP3019434B2 (ja) | 周波数シンセサイザ | |
| JP3883812B2 (ja) | Ｐｌｌ回路 | |
| JPH05110428A (ja) | 位相同期回路 | |
| JPH04256218A (ja) | 低雑音位相同期発振回路 | |
| JPH01228325A (ja) | ディジタル位相周期ループ回路 | |
| JPH05199498A (ja) | クロツク発生回路 | |
| KR100189773B1 (ko) | 디지털 위상 동기 회로 |