JP2522413B2 - 位相周波数比較器 - Google Patents

位相周波数比較器

Info

Publication number
JP2522413B2
JP2522413B2 JP1270866A JP27086689A JP2522413B2 JP 2522413 B2 JP2522413 B2 JP 2522413B2 JP 1270866 A JP1270866 A JP 1270866A JP 27086689 A JP27086689 A JP 27086689A JP 2522413 B2 JP2522413 B2 JP 2522413B2
Authority
JP
Japan
Prior art keywords
input
output
nand circuit
phase
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1270866A
Other languages
English (en)
Other versions
JPH03132117A (ja
Inventor
隆 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP1270866A priority Critical patent/JP2522413B2/ja
Priority to DE69011283T priority patent/DE69011283T2/de
Priority to EP90119906A priority patent/EP0428869B1/en
Priority to US07/599,196 priority patent/US5059833A/en
Publication of JPH03132117A publication Critical patent/JPH03132117A/ja
Application granted granted Critical
Publication of JP2522413B2 publication Critical patent/JP2522413B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Dram (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は位相周波数比較器に関し、特に位相同期ルー
プを用いたタイミング信号再生回路に用いるのに適する
位相周波数比較器に関する。
〔従来の技術〕
位相同期ループは通信，計測などの分野で広く使用さ
れているが、近年主流となっている位相同期ループの形
式は、ディジタル型の位相周波数比較器とチャージポン
プを用いる形式である。ディジタル型の位相周波数比較
器としては、たとえば昭和52年９月10日総合電子出版社
発行「PLL（位相同期ループ）応用回路」第49頁に記載
されている形式のものがよく知られており、その回路形
式を第５図に示す。第５図においてＶは電圧制御発振器
よりの入力、Ｒは参照信号の入力、ＵとＤはチャージポ
ンプへの出力であり、出力Ｕはアップ、出力Ｄはダウン
の信号である。第５図の位相周波数比較器の状態遷移図
を第６図に、代表的動作に対するタイミングチャートを
第７図に示す。第７図において、（Ａ）は入力Ｒに対し
て入力Ｖの位相が進んでいる場合と遅れている場合を示
しており、（Ｂ）は入力Ｒに対して入力Ｖの周波数が低
い場合、（Ｃ）は入力Ｒに対して入力Ｖの周波数が高い
場合を示している。また同図（Ｄ）は入力Ｖと入力Ｒの
位相・周波数の同期はとれているが、入力Ｒにビット欠
落が存在するような入力信号である場合を示している。
〔発明が解決しようとする課題〕
位相同期ループは通信の分野においては受信信号から
タイミング信号を再生する場合によく用いられている
が、通常このような場合には、通信回線の瞬断等の理由
により、“0"と“1"の繰り返しであるべき入力Ｒにビッ
ト欠落、即ち“1"が欠落して“0"が連続する周期が発生
する。従って、従来の位相周波数比較器では第７図の
（Ｄ）に示したような場合が頻繁に生じる事になり、ビ
ット欠落が発生した周期に出力Ｄが出力されてしまう事
になる。この場合、位相・周波数の同期がとれているに
もかかわらずチャージポンプへはダウン信号が出力され
てしまい、同期がとれなくなってしまう問題が生じる。
〔課題を解決するための手段〕
本発明の位相周波数比較器は、第１の入力端及び第２
の入力端にそれぞれ入力Ｖ及び入力Ｒが入力される第１
及び第２の３入力ナンド回路と、第１の入力端に入力Ｖ
が入力され出力端が第２の３入力ナンド回路の第３の入
力端に接続された第１の２入力ナンド回路と、第１の入
力端が第１の２入力ナンド回路の出力端に接続され第２
の入力端が第１の３入力ナンド回路の出力端に接続され
出力端が第１の２入力ナンド回路の第２の入力端に接続
された第２の２入力ナンド回路と、第１の入力端に入力
Ｒが入力され出力端が第１の３入力ナンド回路の第３の
入力端に接続された第３の２入力ナンド回路と、第１の
入力端が第３の２入力ナンド回路の出力端に接続され第
２の入力端が第２の３入力ナンド回路の出力端に接続さ
れ出力端が第３の２入力ナンド回路の第２の入力端に接
続された第４の２入力ナンド回路と、第２の２入力ナン
ド回路の出力と第３の２入力ナンド回路の出力との否定
論理和を出力Ｄとして出力する手段と、前記第１の２入
力ナンド回路の出力と第４の２入力ナンド回路の出力と
の否定論理和を出力Ｕとして出力する手段とにより構成
している。
本発明の位相周波数比較器によれば、入力Ｒが“0"を
続けた場合には出力Ｕも出力Ｄも出力しないよう構成し
ており、ビット欠落が発生しても同期がとれなくなって
しまうことがない。
〔実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の位相周波数比較器の状態遷移図であ
る。第２図は第１図の状態遷移図に従って設計された回
路の一例である。第３図は第２図の回路の代表的動作を
示すタイミングチャートである。第１図の状態遷移図よ
り明白なように、入力Ｖと入力Ｒとがともに“0"の場合
には状態は必ず“0"“0"であり、出力Ｄと出力Ｕはとも
に“0"となる。
本発明の位相周波数比較器を従来の位相周波数比較器
と比較した場合、その第一の長所は参照入力Ｒに現れる
入力信号にビット欠落が発生し“0"が続いた場合でも同
期がどれることである。これは第３図のタイミングチャ
ートの（Ｄ）に示す通りである。従って本発明の位相周
波数比較器は、通信の分野における位相同期ループの応
用である受信信号からタイミング信号を再生する場合の
位相周波数比較器としても用いることができる。また本
発明の位相周波数比較器の第二の長所は、従来の位相周
波数比較器と比較して回路構成を簡単にできるというこ
とである。これは、第２図の回路図と第５図の回路図を
比較すると明白である。一方、本発明の位相周波数比較
器を従来の位相周波数比較器と比較した場合の短所とし
て、引き込み時間の増加をあげることができる。しかし
ながら、これは入力Ｒが“0"を続けた場合には出力Ｕと
出力Ｄをともに“0"とするように構成したことに対する
代償であり、用途をタイミング信号再生に限って考えれ
ば十分に許容できるものである。
第１図の状態遷移図に対して、第２図の回路以外にも
さまざまな回路構成を考えることができることは言うま
でもない。その一例を第４図に示す。
〔発明の効果〕
以上説明したように本発明は、電圧制御型発振器の出
力を一方の入力Ｖとし、参照信号を他方の入力Ｒとし、
入力Ｖと入力Ｒの位相と周波数を比較し、入力Ｖの位相
または周波数が入力Ｒの位相または周波数よりも進んで
いる場合には電圧制御型発振器の発振周波数を減少させ
る信号を出力し、入力Ｖの位相または周波数が入力Ｒの
位相または周波数よりも遅れている場合には電圧制御型
発振器の発振周波数を増加させる信号を出力する位相周
波数比較器において、入力Ｒが“0"を続けた場合には電
圧制御型発振器の発振周波数を増加させる信号も発振周
波数を減少させる信号も出力しない構成としたものであ
り、入力Ｒがランダムにビット欠落が発生したな“0"と
“1"のビット列であっても適用することのできる位相周
波数比較器を構成できるという効果がある。
【図面の簡単な説明】
第１図は本発明の位相周波数比較器の状態遷移図、第２
図は本発明の一実施例を示す回路図、第３図は第２図の
回路の動作を示すタイミングチャート、第４図は本発明
の他の実施例を示す回路図、第５図は従来例を示す状態
遷移図、第６図は従来例を示す回路図、第７図は第６図
の回路の動作を示すタイミングチャートである。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】電圧制御発振器の出力を一方の入力Ｖと
    し、参照信号を他方の入力Ｒとし、前記入力Ｖと前記入
    力Ｒの位相差に対応して、前記電圧制御発振器の発振周
    波数を減少させる出力Ｄまたは前記発振周波数を増加さ
    せる出力Ｕを出力する位相周波数比較器であって、第１
    の入力端及び第２の入力端にそれぞれ前記入力Ｖ及び前
    記入力Ｒが入力される第１及び第２の３入力ナンド回路
    と、第１の入力端に前記入力Ｖが入力され出力端が前記
    第２の３入力ナンド回路の第３の入力端に接続された第
    １の２入力ナンド回路と、第１の入力端が前記第１の２
    入力ナンド回路の出力端に接続され第２の入力端が前記
    第１の３入力ナンド回路の出力端に接続され出力端が前
    記第１の２入力ナンド回路の第２の入力端に接続された
    第２の２入力ナンド回路と、第１の入力端に前記入力Ｒ
    が入力され出力端が前記第１の３入力ナンド回路の第３
    の入力端に接続された第３の２入力ナンド回路と、第１
    の入力端が前記第３の２入力ナンド回路の出力端に接続
    され第２の入力端が前記第２の３入力ナンド回路の出力
    端に接続され出力端が前記第３の２入力ナンド回路の第
    ２の入力端に接続された第４の２入力ナンド回路と、前
    記第２の２入力ナンド回路の出力と前記第３の２入力ナ
    ンド回路の出力との否定論理和を前記出力Ｄとして出力
    する手段と、前記第１の２入力ナンド回路の出力と前記
    第４の２入力ナンド回路の出力との否定論理和を前記出
    力Ｕとして出力する手段とを有することを特徴とする位
    相周波数比較器。
JP1270866A 1989-10-17 1989-10-17 位相周波数比較器 Expired - Lifetime JP2522413B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP1270866A JP2522413B2 (ja) 1989-10-17 1989-10-17 位相周波数比較器
DE69011283T DE69011283T2 (de) 1989-10-17 1990-10-17 Phasendetektor für eine Phasenregelschleife.
EP90119906A EP0428869B1 (en) 1989-10-17 1990-10-17 Phase detector suitable for use in phase lock loop
US07/599,196 US5059833A (en) 1989-10-17 1990-10-17 Phase detector suitable for use in phase lock loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1270866A JP2522413B2 (ja) 1989-10-17 1989-10-17 位相周波数比較器

Publications (2)

Publication Number Publication Date
JPH03132117A JPH03132117A (ja) 1991-06-05
JP2522413B2 true JP2522413B2 (ja) 1996-08-07

Family

ID=17492064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1270866A Expired - Lifetime JP2522413B2 (ja) 1989-10-17 1989-10-17 位相周波数比較器

Country Status (4)

Country Link
US (1) US5059833A (ja)
EP (1) EP0428869B1 (ja)
JP (1) JP2522413B2 (ja)
DE (1) DE69011283T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5223755A (en) * 1990-12-26 1993-06-29 Xerox Corporation Extended frequency range variable delay locked loop for clock synchronization
FR2688956B1 (fr) * 1992-03-17 1997-02-21 Sgs Thomson Microelectronics Sa Comparateur de phase/frequence
US5347559A (en) * 1992-12-30 1994-09-13 Digital Equipment Corporation Apparatus and method of data transfer between systems using different clocks
US5376847A (en) * 1992-12-30 1994-12-27 Alcatel Network Systems, Inc. Phase detector and methodology
US5440252A (en) * 1993-09-13 1995-08-08 Acer Peripherals, Inc. State machine with hysteresis for detecting frequency of an input signal
FR2711287B1 (fr) * 1993-10-11 1996-01-05 Sgs Thomson Microelectronics Circuit d'indication de relation de phase entre plusieurs signaux de même fréquence et son application à un circuit d'ajustage des déphasages entre ces signaux.
US5754080A (en) * 1993-12-20 1998-05-19 At&T Global Information Solutions Company Single-edge triggered phase detector
US6069498A (en) * 1995-05-11 2000-05-30 Siemens Aktiengesellschaft Clock generator for CMOS circuits with dynamic registers
KR100214512B1 (ko) * 1996-10-24 1999-08-02 구본준 씨모스 피엘엘의 주파수 위상 비교기
US5825210A (en) * 1996-10-28 1998-10-20 Vlsi Technology Symmetrical phase-frequency detector
JP3481065B2 (ja) * 1997-01-17 2003-12-22 富士通株式会社 位相比較回路および半導体集積回路
US5966033A (en) * 1998-01-27 1999-10-12 Credence Systems Corporation Low ripple phase detector
US6476578B2 (en) * 1999-12-01 2002-11-05 Canon Kabushiki Kaisha Stepping motor driving apparatus and image forming apparatus having such driving apparatus
US6538475B1 (en) * 2000-03-15 2003-03-25 Intel Corporation Phase detector
US6617901B1 (en) * 2001-04-27 2003-09-09 Cypress Semiconductor Corp. Master/dual-slave D type flip-flop
WO2002099971A1 (fr) * 2001-05-30 2002-12-12 Thine Electronics, Inc. Circuit integre a semi-conducteur
US6566923B1 (en) * 2001-10-16 2003-05-20 Cypress Semiconductor Corp. Phase-frequency detector and charge pump with feedback
GB2420667B (en) * 2004-11-26 2008-02-06 Snell & Wilcox Ltd Frequency comparator
KR100834393B1 (ko) * 2006-10-31 2008-06-04 주식회사 하이닉스반도체 클럭 데이터 복원장치.
US9946679B2 (en) 2011-10-05 2018-04-17 Analog Devices, Inc. Distributed audio coordination over a two-wire communication bus
EP3048536B1 (en) 2011-10-05 2020-02-19 Analog Devices, Inc. Two-wire communication system for high-speed data and power distribution
US9772665B2 (en) 2012-10-05 2017-09-26 Analog Devices, Inc. Power switching in a two-wire conductor system
US9197226B2 (en) 2013-07-08 2015-11-24 Analog Devices, Inc. Digital phase detector

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1515952A (fr) * 1966-10-17 1968-03-08 Labo Cent Telecommunicat Circuit d'asservissement en phase de deux trains de signaux périodiques
JPS51150955A (en) * 1975-06-20 1976-12-24 Hitachi Ltd Phase comparison circuit
US4105947A (en) * 1977-09-16 1978-08-08 Rca Corporation Pulse wave phase and frequency detector
FR2441174A1 (fr) * 1978-11-07 1980-06-06 Labo Cent Telecommunicat Comparateur de phase et de frequence numerique
US4237423A (en) * 1978-12-08 1980-12-02 Rca Corporation Digital phase detector
US4739278A (en) * 1985-11-12 1988-04-19 Hughes Aircraft Company Digital phase-frequency discriminator comprising simplified reset means and associated method
US4959617A (en) * 1989-05-30 1990-09-25 Motorola, Inc. Dual state phase detector having frequency steering capability
US4975650A (en) * 1989-07-24 1990-12-04 Motorola, Inc. Phase detector
US4970472A (en) * 1989-09-01 1990-11-13 Delco Electronics Corporation Compensated phase locked loop circuit
US4987387A (en) * 1989-09-08 1991-01-22 Delco Electronics Corporation Phase locked loop circuit with digital control

Also Published As

Publication number Publication date
JPH03132117A (ja) 1991-06-05
EP0428869A1 (en) 1991-05-29
DE69011283D1 (de) 1994-09-08
US5059833A (en) 1991-10-22
EP0428869B1 (en) 1994-08-03
DE69011283T2 (de) 1995-03-23

Similar Documents

Publication Publication Date Title
JP2522413B2 (ja) 位相周波数比較器
JP3098027B2 (ja) 位相ロック回路及び該位相ロック回路より成る周波数逓倍器
US5170297A (en) Current averaging data separator
US5734301A (en) Dual phase-locked loop clock synthesizer
JPH08228147A (ja) クロック発生器を制御する方法、位相検出器及びｐｌｌ
US6396888B1 (en) Digital data transmission system
JP3649194B2 (ja) Ｐｌｌ回路および光通信受信装置
KR950008461B1 (ko) Nrz 데이터 비트 동기 장치
JP3196725B2 (ja) 位相比較回路
JP3346445B2 (ja) 識別・タイミング抽出回路
US6249188B1 (en) Error-suppressing phase comparator
JPH1198130A (ja) クロック再生回路およびデータ伝送装置
US6650146B2 (en) Digital frequency comparator
US20050057314A1 (en) Device and method for detecting phase difference and PLL using the same
JP2002094494A (ja) クロック回復回路
JPS5957530A (ja) 位相同期回路
JP2002522941A (ja) ハーモニック同期検出を備える遅延ロックループ
JPS6339209A (ja) 同期回路
JP2520560B2 (ja) 位相比較回路
JP2004266699A (ja) クロック再生用ｐｌｌ回路
JP3240229B2 (ja) 位相比較器
JP2655634B2 (ja) ディジタルｐｌｌ回路
JPH08331085A (ja) ディジタル位相同期回路及びこれを用いたデータ受信回路
JP2795008B2 (ja) 位相同期発振回路の耐入力クロック断回路方式
JP4463441B2 (ja) Ｐｌｌ回路