DE3115057C2 - Phasenregelkreis mit einem digitalen Phasendiskriminator - Google Patents

Abstract

Eine PLL-Schaltung enthält einen digitalen Phasendiskriminator, der ein erstes Signal zur Steuerung des PLL-Oszillators (VCO) abgibt, wenn das Eingangssignal während einer ersten Phase des PLL-Oszillators eintrifft, und ein zweites Steuersignal, wenn das Eingangssignal während einer zweiten Phase eintrifft. Zum Feststellen der Phasendifferenz wird in der ersten Phase des Oszillatorsignals eine erste bistabile Kippstufe (FF1) vorbereitet, vom Eingangssignal gesetzt und mit Beendigung der ersten Phase rückgesetzt. Während der zweiten Phase des Oszillatorsignals wird eine zweite bistabile Kippstufe (FF3) vorbereitet, die ebenfalls mit dem Eingangssignal geschaltet wird. Diese stößt ein Zeitglied (DL) an, das Impulse von einer Dauer abgibt, die gleich der der zweiten Phase des Oszillatorsignals sind. PLL-Schaltungen werden angewandt bei Einrichtungen zum Lesen von Daten aus Speichern mit mechanischem Laufwerk.

Description

F i g. 1 das Schaltbild eines Ausfuhrungsbeispiels und die

F i g. 2 und 3 Diagramme von im Ausführungsbeispiel nach Fi g. 1 auftretenden Impulsen.

Das Ausfühmngsbeispiel nach F i g. 1 besteht wie bekannte Phasenregelkreise aus einem Phasendiskriminator PD, einem Tiefpaß TP und einem steuerbaren Oszillator VCO. Dieser erztugt an zwei Ausgängen 5, J zwei zueinander inverse binäre Signale, von denen eines das Ausgangssignal des Phasenregelkreises bildet. Einem Eingang £ wird das Eingangssignal zugeführt, das z. B. Daten sind, die von einem Magnetband, einer Magnetplatte oder dergleichen gelesen werden und die so codiert sind, daß ein Taktsignal gewonnen werden muß, dessen Periodendauer gleich einem ganzzahligen '⁵ Vielfachen des kleinsten zeitlichen Abstandes zwischen zwei Flanken der Datensignale ist. Dieses Eingangssignal wird den Takteingängen von zwei im Phasendiskriminator PD enthaltenen bistabilen Kippstufen FFl, FF3 zugeführt. Die Kippstufen FFl, FF3 sind im Ausführungsbeispiel sogenannte .D-Flip-Flops. Der Vorbereitungseingang Oder Kippstufe FFl ist an den Ausgang S des Oszillators VCO angeschlossen, der Vorbereitungseingang der Kippstufe FF3 an den Ausgang 5. Das an letzterem auftretende Signal ist in den Diagrammen a der F i g. 2 und 3 veranschaulicht. Es ist ein Rechtecksignal mit einem Puls-/Pausenverhältnis von 1 :1. Ist das Signal am Ausgang S des Oszillators VCO log. »1«, ist die Kippstufe FF3 vorbereitet, ist es log. »0«, kann die Kippstufe FFl von der positiven Flanke des Eingangssignals umgeschaltet werden. Je nach Phasenlage des Eingangssignals, dessen zeitlicher Verlauf in den Fig.2 und 3 in Diagrammen e, e' veranschaulicht ist und dessen Puls-/Pausenverhältnis beliebig sein kann, wird daher entweder nur die eine oder die andere Kippstufe umgeschaltet Zunächst sei der in Fig.2 gezeigte Fall angenommen, daß die positive Flanke des Eingangssignals e während der Phase log. »0« des Ausgangssignals auftritt. Mit der positiven Flanke des Eingangssignals wird das Signal am Ausgang Q der Kippstufe FFl log. »1«, wie es im Diagramm /71 der F i g. 2 gezeigt ist Mit dem nächsten, nach einer Zeit f 1 auftretenden Wechsel des Oszillatorausgangssignals, das dem Rücksetzeingang R der Kippstufe FFl zugeführt ist, wird diese zurückgesetzt, so daß sie einen Impuls abgibt dessen Dauer 11 gleich der Phasendifferenz zwischen dem Eingangssignal eund dem Ausgangssignal a des Oszillators VCO ist Dieser Impuls betätigt einen Schalter 51, so daß ein im Tiefpaß TP enthaltener Kondensator C über einen Widerstand R 1 während der Dauer des Impulses mit einer positiven Spannungsquelle verbunden ist Die Impulse werden daher im Kondensator C aufintegriert an den der Steuereingang des Oszillators VCO angeschlossen ist Die Spannung am Kondensator steuert den Oszillator derart, daß die Phasendifferenz zwischen den Eingangsimpulsen und seinen Ausgangsimpulsen verkleinert wird.

Bei dem in Fig.3 angenommenen Fall tritt die positive Flanke des Eingangssignals e' während der Phase log. »1« des Oszillatorausgangssignals a auf, und zwar um eine Zeit f2 nach dessen positiver Flanke. Demgemäß wird die Kippstufe FF3 gesetzt (siehe Diagramm //3). Deren Ausgangssignal wird einerseits dem Vorbereitungseingang D einer weiteren Kippstufe FF2 zugeführt andererseits gelangt es auch an ein Verzögerungsglied DL, das daraufhin einen Impuls abgibt dessen Dauer Tgleich der Dauer der Phase log. »1« des Ausgangssignals des Oszillators VCO ist Zweckmäßig ist daher das Verzögerungsglied DL entsprechend dsm Oszillator VCO aufgebaut und erhält ebenso wie dieser das Ausgangssignal des Tiefpasses TP als Steuersignal. Mit der negativen Flanke des Signals a wird die Kippstufe FF2 gesetzt die mit der Rückflanke des Ausgangsimpulses des Verzögerungsgliedes DL zusammen mit der Kippstufe FF3 rückgesetzt wird. Danach befindet sich der Phasendiskriminator PD wieder im Ausgangszustand. Die Kippstufe FF2 gibt somit einen Impuls ab, dessen Dauer gleich der Phasendifferenz 12 zwischen den positiven Flanken des Ausgangssignals des Oszillators VCO und dem Eingangssignal ist Mit diesen Impulser, wird ein Schalter 52 betätigt, so daß der Kondensator C über einen Widerstand R2 an eine negative Spannungsquelle angeschlossen wird. Die Steuerspannung des Oszillators VCO wird daher in dem Sinne verändert, daß die Phasendifferenz f2 zwischen dem Eingangssignal und seinem Ausgangssignal verkleinert wird.

Fällt das Eingangssignal aus, werden die Kippstufen FFl, FF3 nicht mehr gesetzt die Schalter Sl, S2 werden nicht mehr geschlossen und dei Oszillator VCO schwingt mit seiner Grundfrequenz entsprechend der Phasendifferenz Null.

Das Ausführungsbeispiel kann im Rahmen der Erfindung mehrfach abgeändert werden. So kann z. B. auf die Schalter verachtet werden, wenn die Kippstufen FFl, FF 2 mit geeigneten Spannungen betrieben werden. Es ist dann der Ausgang Q der Kippstufe FF1 unmittelbar mit dem Widerstand R 1 und ein nicht gezeigter Ausgang Q der Kippstufe FF2 s/i den Widerstand R 2 anzuschließen. Ferner ist die negative Speisespannungsquelle der Kippstufe FFl gleich der pos'iciven der Kippstufe FF2, wobei diese Spannungsquelle über einen Widerstand mit dem Steuereingang des Oszillators VCO verbunden sein kann.

Eine weitere Schaltungsvariante besteht darin, den Rücksetzeingang R der Kippstufe FF3 nicht an das Verzögerungsglied DL anzuschließen, sondern, wie in F i g. 1 mit einer gestrichelten Linie angedeutet, an den Ausgang Sdes Oszillators VCO. In diesem Falle wird die Kippstufe FF3 nicht mit der Rückflanke des Ausgangsimpulses des Verzögerungsgliedes DL, sondern mit der negativen Flanke des Oszillatorsignals rückgesetzt.

Die Kippstufe FF3 und das Verzögerungsglied DL steller eine Verzögerungsschaltung dar, welche die Aufgabe hat, einen Impuls von der Dauer des Ausgangsimpulses des Oszillators VCOzu eizeugen.der mit der positiven Flanke des Eingangsimpulses e' beginnt. Anstelle einer solchen Verzögerungsschaltung kann auch jede andere Verzögerungsschaltung mit dieser Eigenschaft verwendet werden.

Hierzu 2 Blatt Zeichnungen

Claims (3)

Patentansprüche:

1. Phasenregelkreis mit einem digitalen Phasendiskriminator, dem ein binäres Eingangssignal und das binäre Ausgangssignal eines steuerbaren Oszillators zugeführt sind, der bistabile Kippstufen enthält, die vom Eingangssignal und vom Oszillatorsignal geschaltet werden, und der zwei Ausgänge aufweist, an dessen einem eine Impulsfolge auftritt, wenn die Phasendifferenz zwischen Eingangs- und Oszillatorsignal positiv ist, und an dessen anderem eine Impulsfolge auftritt, wenn die Phasendifferenz negativ ist, wobei das Puls-Pausen-Verhältnis der Impulsfolgen der Größe der Phasendifferenz entspricht, und mit einem Tiefpaß, über den die beiden Impulsfolgen mit unterschiedlicher Polarität geführt sind und an den der Steuereingang des Oszillators angeschlossen isugekennzeichnetdurch

a) eine erste bistabile Rippstufe (FF 1% die während der einen Phase des binären Oszillatorsignais (s) Vorbereitet arid von einer P.ankc des Eingangssignals (e) gesetzt wird und beim Übergang von der ersten in die zweite Phase des Oszillatorsignals rückgesetzt wird und deren Ausgangssignal über den Tiefpaß (TP) dem Steuereingang des Oszillators (VCO) mit einer solchen Polarität zugeführt ist, daß der zeitliche Abstand (t 1) zwischen der die erste bistabile Kippstufe (FFi) setzenden Flanke des Eingangssignals und der die erste bistabile Kippst,^fe rücksetzenden Flanke des Oszillatorsignals verringert wird,

b) eine Zeitstufe (FF3, OL), die während der zweiten Phase des OszilUrtorsignals (a) vorbereitet und von der Flanke der Eingangsimpulse (e') gestartet wird und die Ausgangsimpulse abgibt, deren Dauer (T) gleich der Dauer der zweiten Phase des Oszillatorsignals ist und die eine zweite bistabile Kippstufe (FF3) vorbereiten, die beim Übergang von der zweiten in die erste Phase des Oszillatorsignals gesetzt und von der RQckflanke des Ausgangsimpulses, der Zeitstufe (FF3, DL) rückgesetzt wird und deren Ausgangssignal über den Tiefpaß (TP) dem Steuereingang des Oszillators (VCO) mit solcher Polarität zugeführt wird, daß der zeitliche Abstand (t 2) zwischen dem Übergang von der ersten zur zweiten Phase des Oszillatorsignals und der Flanke des Eingangssignals verkürzt wird.

2. Phasenregelkreis nach Anspruch 1, dadurch gekennzeichnet, daß die Zeitstufe einen zweiten steuerbaren Oszillator (DL) enthält, der entsprechend dem ersten Oszillator (VCO) aufgebaut ist und dessen Steuereingang an den Tiefpaß (TP) angeschlossen ist.

3. Phasenregelkreis nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zeitstufe aus einer dritten bistabilen Kippstufe (FF2) und einem an diese angeschlossenen Zeitglied (DL) besteht, welches Ausgangsimpulse erzeugt, die mit den Ausgangsimpulsen der dritten bistabilen Kippstufe (FF2) beginnen und deren Dauer (T) gleich der Dauer der zweiten Phase des Oszillatorsignals ist, und welche die zweite bistabile Kippstufe (FF3) zurücksetzen.

Die Erfindung betrifft einen Phasenregelkreis mit einem digitalen Phasendiskriminator gemäß dem Oberbegriff des Anspruchs 1.

Zum Lesen von z. B. auf magnetische Aufzeichnungsträger aufgezeichneten Daten oder beim Empfang von übertragenen Daten muß häufig ein Lesetakt aus den Daten selbst gewonnen werden. Hierzu eignen sich besonders die sogenannten Phasenregelsdialtungen, die z. B. in der Zeitschrift »Der Elektroniker«, Nr.-*i/1975 bis

ίο Nr. 10/1976 beschrieben sind. Sie enthalten einen frei schwingenden Oszillator, dessen Frequenz und/oder Phase in einem Diskriminator mit der Phase der Eingangssignale verglichen wird. Der Diskriminator steuert den Oszillator derart, daß eine feste Phasenbeziehung zwischen den beiden verglichenen Signalen besteht Der Oszillator wird daher dem Eingangssignal auch dann nachgeführt, wenn dieses durch Rauschen, Drehzahlschwankungen des Aufzeichnungsgerätes, Drop-outs und dergleichen gestört ist. Man unterscheidet analog und digital arbeitende Diskriminatoren. Die analogen DiskrirninatoreR haben den Vorteil, daß sie taktfrei arbeiten und daher kein Einsynchronisierfehler entsteht und daß sie nur phasensensitiv sind. Ihr Nachteil ist aber, daß sie nur einwandfrei arbeiten, wenn das Puls-/Pausenverhäknis etwa 1 :1 ist, so daß sie zum Gewinnen von Taktsignalen nicht immer geeignet sind. Die bekannten digitalen Diskriminatoreii können zwar mit einfachen Digital-Bauelementen hergestellt werden, sie benötigen aber entweder ebenfalls Eingangssignale mit einem Puls-P^usen-Verhältnis von 1 :1 oder sie sind nicht nur phasen-, sondern auch frequenzsensitiv, weshalb sie für PLL-Schaltungen, die zur Rückgewinnung von Taktsignalen eingesetzt werden sollen, nur wenig geeignet sind. Die Frequenzsensitivität kann zwar ausgeschaltet werden, indem der ankommende Datentstrom auf einen Takt einsynchronisiert wird. Dies führt aber zu einem engen Lesefenster und einer treppenförmigen Regelkurve, was ein hohes Phasenrauschen bzw. Instabilitäten des Le.efensters hervorruft

-to und damit eine fehlerhafte Zuordnung der eingehenden Binärsignale zu Sollpositionen bewirken kann.

Ein Diskriminator mit den genannten Nachteilen ist auch in der DE-AS 24 14 286 beschrieben. Dieser hat ferner den Nachteil, daß er bei Ausfall des Eingangssi-

•»5 gnals ein Ausgangssignal abgibt, das einer Phasendifferenz von +90° bzw. —90' entspricht. Durch Verwendung einer Schaltung mit einem Verzögerungsglied, welches das Eingangssignal um 9CP verzögert, zwei bistabilen Kippstufen und zwei zusätzlichen Stromquel-

">" len können Phasendifferenzen bis zu ±180° gemessen werden. Bei Frequenzänderung des Eingangssignals muß die Verzögerung entsprechend nachgestellt werden, was nur mit einer Zeitverzögerung geschehen kann. Der vorliegenden Erfindung liegt die Aufgabe zugrunde, einen zur Taktrückgewinnung geeigneten Phasenregelkreis mit einem digitalen Phasendiskriminator zu schaffen, der nur phasensensitiv ist, mit digitalen Bauelementen aufgebaut ist und unabhängig vom Puls-Pausen-Verhältnis des Eingangssignals arbeitet.

w Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Schaltungsmaßnahmen gelöst. Der neue Phasenregelkreis verbindet die Vorteile der bekannten Phasenregelkreise mit analogen Diskriminatoren und der mit

b5 digitalen Diskriminatoren.

Anhand der Zeichnung werden im folgenden die Erfindung sowie weitere Ausgestaltungen und Ergänzungen näher beschrieben und erläutert. Es zeigt