DE3115057A1

DE3115057A1 - Pll-schaltung mit einem digitalen phasendiskriminator

Info

Publication number: DE3115057A1
Application number: DE19813115057
Authority: DE
Inventors: Gerard Dipl.-Ing. Charles; Christoph 7500 Karlsruhe Fischer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1981-04-14
Filing date: 1981-04-14
Publication date: 1982-10-28
Also published as: DE3115057C2

Description

PLL-Schaltung mit einem digitalen Phasendiskriminator
Die Erfindung betrifft eine PLL-Schaltung mit einem digitalen Phasendiskriminator gemäß dem Oberbegriff des Anspruchs 1.
Zum Lesen von z. B. auf magnetische Aufzeichnungsträger aufgezeichneten Daten oder beim Empfang von übertragenen Daten muß häufig ein Lesetakt aus den Daten selbst gewonnen werden. Hierzu eignen sich besonders die sogenannten PLL-(Phase-Locked-Loop-)-Schaltungen, die z. B. in der Zeitschrift "Der Elektroniker", Nr. 6/1975 bis Nr. 10/1976 beschrieben sind. Sie enthalten einen frei schwingenden Oszillator, dessen Frequenz und/oder Phase in einem Diskriminator mit der Phase der Eingangssignale verglichen wird.
Der Diskriminator steuert den Oszillator derart, daß eine feste Phasenbeziehung zwischen den beiden verglichenen Signalen besteht. Der Oszillator wird daher dem Eingangssignal auch dann nachgeführt, wenn dieses durch Rauschen, Drehzahlschwankungen des Aufzeichnungsgerätes, Drop-outs und dergleichen gestört ist. Man unterscheidet analog und digital arbeitende Diskriminatoren. Die analogen Diskriminatoren haben den Vorteil, daß sie taktfrei arbeiten und daher kein Einsynchronisierfehler entsteht und daß sie nur phasensensitiv sind. Ihr Nachteil ist aber, daß sie nur einwandfrei arbeiten, wenn das Puls-/Pausenverhältnis etwa 1 : 1 ist, so daß sie zum Gewinnen von Taktsignalen nicht immer geeignet sind. Die bekannten digitalen Diskriminatoren können zwar mit einfachen Digital-Bauelementen hergestellt werden, sie benötigen aber entweder ebenfalls Eingangssignale mit einem Puls-Pausen-Verhältnis von 1 : 1 oder sie sind nicht nur phasen-, sondern auch frequenzsensitiv, weshalb sie für PLL-Schaltungen, die zur Rückgewinnung von Taktsignalen eingesetzt werden sollen, nur wenig geeignet sind. Die Frequenzsensitivität kann zwar ausgeschaltet werden, indem der ankommende Datenstrom auf einen Takt einsynchronisiert wird. Dies führt aber zu einem engen Lesefenster und einer treppenförmigen Regelkurve, was ein hohes Phasenrauschen bzw. Instabilitäten des Lesefensters hervorruft und damit eine fehlerhafte Zuordnung der eingehenden Binärsignale zu Sollpositionen bewirken kann.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine zur Taktrückgewinnung geeignete PLL-Schaltung mit einem digitalen Phasendiskriminator zu schaffen, der nur phasensensitiv ist, mit digitalen Bauelementen aufgebaut ist und unabhängig vom Puls-Pausen-Verhältnis des Eingangssignals arbeitet.
Erfindungsgemäß wird diese Aufgabe mit den im kennzeichnenden Teil des Anspruchs 1 angegebenen Schaltungsmaßnahmen gelöst. Die neue PLL-Schaltung verbindet die Vorteile der bekannten PLL-Schaltungen mit analogen Diskriminatoren und der mit digitalen Diskriminatoren.
Anhand der Zeichnung werden im folgenden die Erfindung sowie weitere Ausgestaltungen und Ergänzungen näher beschrieben und erläutert.
Es zeigen Figur 1 das Schaltbild eines Ausführungsbeispiels und die Figuren 2 und 3 Diagranme von im Ausführungsbeispiel nach Figur 1 auftretenden Impulsen.
Das Ausführungsbeispiel nach Figur 1 besteht wie bekannte PLL-Schaltungen aus einem Phasendiskriminator PD, einem Tiefpaß TP und einem steuerbaren Oszillator VCO. Dieser erzeugt an zwei Ausgängen S, 5 zwei zueinander inverse binäre Signale, von denen eines das Ausgangssignal der PLL-Schaltung bildet. Einem Eingang h wird das Eingangssignal zugeführt, das z. B. Daten sind, die von einem Magnetband, einer Magnetplatte oder dergleichen gelesen werden und die so codiert sind, daß ein Taktsignal gewonnen werden muß, dessen Periodendauer gleich einem ganzzahligen Vielfachen des kleinsten zeitlichen Abstandes zwischen zwei Flanken der Datensignale ist. Dieses Eingangssignal wird den Takteingängen von zwei im Phasendiskriminator PD enthaltenen bistabilen Kippstufen FF1, FF3 zugeführt. Die Kippstufen FF1, FF3 sind im Ausführungsbeispiel sogenannte D-Flip-Flops. Der Vorbereitungseingang D der Kippstufe FF1 ist an den Ausgang S des Oszillators VCO angeschlossen, der Vorbereitungseingang der Kippstufe FF3 an den Ausgang S. Das an letzterem auftretende Signal ist in den Diagrammen a der Figuren 2 und 3 veranschaulicht. Es ist ein Rechtecksignal mit einem Puls-/Pausenverhältnis von 1 : 1. Ist das Signal am Ausgang S des Oszillators VCO log. "1", ist die Kippstufe FF3 vorbereitet, ist es log.
"0", kann die Kippstufe FF1 von der positiven Flanke des Eingangssignals umgeschaltet werden. Je nach Phasenlage des Eingangssignals, dessen zeitlicher Verlauf in den Figuren 2 und 3 in Diagrammen e, e' veranschaulicht ist und dessen Puls-/Pausenverhältnis beliebig sein kann, wird daher entweder nur die eine oder die andere Kippstufe umgeschaltet.
Zunächst sei der in Figur 2 gezeigte Fall angenommen, daß die positive Flanke des Eingangssignals e während der Phase log. "O" des Ausgangssignals auftritt. Mit der positiven Flanke des Eingangssignals wird das Signal am Ausgang Q der Kippstufe FF1 log. "1", wie es im Diagramm ffl der Figur 2 gezeigt ist. Mit dem nächsten, nach einer Zeit tl auftretenden Wechsel des Oszillatorausgangssignals, das dem Rücksetzeingang R der Kippstufe FF1 zugeführt ist, wird diese zurückgesetzt, so daß sie einen Impuls abgibt, dessen Dauer tl gleich der Phasendifferenz zwischen dem Eingangssignal e und dem Ausgangssignal a des Oszillators VCO ist. Dieser Impuls betätigt einen Schalter S1, so daß ein im Tiet'paß TP cnthalt(?ller KondeniattJr C über einen Wider- stand Ri während der Dauer des Impulses mit einer positiven Spannungsquelle verbunden ist. Die Impulse werden daher im Kondensator C aufintegriert, an den der Steuereingang des Oszillators VCO angeschlossen ist. Die Spannung am Kondensator steuert den Oszillator derart, daß die Phasendifferenz zwischen den Eingangsimpulsen und seinen Ausgangsimpulsen verkleinert wird.
Bei dem in Figur 3 angenommenen Fall tritt die positive Flanke des Eingangssignals e während der Phase log. "1" des Oszillatorausgangssignals a auf, und zwar um eine Zeit t2 nach dessen positiver Flanke. Demgemäß wird die Kippstufe FF3 gesetzt (siehe Diagramm ff3). Deren Ausgangssignal wird einerseits dem Vorbereitungseingang D einer weiteren Kippstufe FF2 zugeführt, andererseits gelangt es auch an ein Verzögerungsglied DL, das daraufhin einen Impuls abgibt, dessen Dauer T gleich der Dauer der Phase log. "1" des Ausgangssignals des Oszillators VCO ist.
Zweckmäßig ist daher das Verzögerungsglied DL entsprechend dem Oszillator VCO aufgebaut und erhält ebenso wie dieser das Ausgangssignal des Tiefpasses TP als Steuersignal.
Mit der negativen Flanke des Signals a wird die Kippstufe FF2 gesetzt, die mit der Rückflanke des Ausgangsimpulses des Verzögerungsgliedes DL zusammen mit der Kippstufe FF3 rückgesetzt wird. Danach befindet sich der Phasendiskriminator PD wieder im Ausgangszustand. Die Kippstufe FF2 gibt somit einen Impuls ab, dessen Dauer gleich der Phasendifferenz t2 zwischen den positiven Flanken des Ausgangssignals des Oszillators VCO und dem Eingangssignal ist. Mit diesen Impulsen wird ein Schalter S2 betätigt, so daß der Kondensator C über einen Widerstand R2 an eine negative Spannungsquelle angeschlossen wird. Die Steuerspannung des Oszillators VCO wird daher in dem Sinne verändert, daß die Phasendifferenz t2 zwischen dem Eingangssignal und seinem Ausgangssignal verkleinert wird.
Das Ausführungsbeispiel kann im Raht..en der Erfindung mehrfach abgeändert werden. So kann z. B. auf die Schalter verzichtet werden, wenn die Kippstufen FF1, FF2 mit geeigneten Spannungen betrieben werden. Es ist dann der Ausgang Q der Kippstufe FF1 unmittelbar vslit dem Widerstand R1 und ein nicht gezeigter Ausgang Q der Kippstufe FF2 an den Widerstand R2 anzuschließen. Ferner ist die negative Speisespannungsquelle der Kippstufe FF1 gleich der positiven der Kippstufe FF2, wobei diese Spannungsquelle über einen Widerstand mit dem Steuereingang des Oszillators VCO verbunden sein kann.
Eine weitere Schaltungsvariante besteht darin, den Rücksetzeingang R der Kippstufe FF3 nicht an das Verzögerungsglied DL anzuschließen, sondern, wie in Figur 1 mit einer gestrichelten Linie angedeutet, an den Ausgang S des Oszillators VCO. In diesem Falle wird die Kippstufe FF3 nicht mit der Rückflanke des Ausgangsimpulses des Verzögerungsgliedes DL, sondern mit der negativen Flanke des Oszillatorsignals rückgesetzt.
Die Kippstufe FF3 und das Verzögerungsglied DL stellen eine Verzögerungsschaltung dar, welche die Aufgabe hat, einen Impuls von der Dauer des Ausgangsimpulses des Oszillators VCO zu erzeugen, der mit der positiven Flanke des Eingangsimpulses e' beginnt. Anstelle einer solchen Verzögerungsschaltung kann auch jede andere Verzögerungsschaltung mit dieser Eigenschaft verwendet werden.
3 Patentansprüche 3 Figuren

Claims

Patentansprüche 9 PLL-Schaltung mit einem digitalen Phasendiskriminator, dem ein binäres Eingangssignal und das binäre Ausgangssignal eines steuerbaren Oszillators zugeführt sind, der bistabile Kippstufen enthält, die vom Eingangssignal und vom Oszillatorsignal geschaltet werden, «nd der zwei Ausgänge aufweist, an dessen einem eine Impulsfolge auftritt, wenn die Phasendifferenz zwischen Eingangs- und Oszillatorsignal positiv ist und an deren anderem eine Impulsfolge auftritt, wenn die Phasendifferenz negativ ist, wobei das Puls-Pausen-Verhältnis der Impulsfolgen der Größe der Phasendifferenz entspricht, und mit einem Tiefpaß, über den die beiden Impulsfolgen mit unterschiedlicher Polarität geführt sind und an den der Steuereingang des Oszillators angeschlossen ist, g e k e n n z e i c h -net durch: a) eine erste bistabile Kippstufe (FF1), die während der einen Phase des binären Oszillatorsignals (a) vorbereitet und von einer Flanke des Eingangssignals (e) gesetzt ist und beim Ubergang von der ersten in die zweite Phase des Oszillatorsignals rückgesetzt ist und deren Ausgangssignal über den Tiefpaß (TP) dem Steuereingang des Oszillators (VCO) mit einer Polarität zugeführt ist, die den zeitlichen Abstand (tl) zwischen der die erste bistabile Kippstufe (FF1) setzenden Flanke des Eingangssignals und der die erste bistabile Kippstufe rücksetzenden Flanke des Oszillatorsignals verringernden Polarität zugeführt ist; b) eine Zeitstufe (FF3, DL), die während der zweiten Phase des Oszillatorsignals (a) vorbereitet und von der Flanke der Eingangsimpulse (e') gestartet wird und die Ausgangsimpulse abgibt, deren Dauer (T) gleich der Dauer der zweiten Phase des Oszillatorsignals ist und die eine zweite bistabile Kippstufe (FF3) vorbereiten, die beim Ubergang von der zweiten in die erste Phase des Oszillatorsignals gesetzt und von der Rückflanke des Ausgangsimpulses der Zeitstufe (FF3, DL) rückgesetzt wird und deren Ausgangssignal über den Tiefpaß (TP) dem Steuereingang des Oszillators (VCO) mit solcher Polarität zugeführt sind, daß der zeitliche Abstand (t2) zwischen dem Ubergang von der ersten zur zweiten Phase des Oszillatorsignals und der Flanke des Eingangssignals verkürzt wird.
2. PLL-Schaltung nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die Zeitstufe einen zweiten steuerbaren Oszillator (DL) enthält, der entsprechend dem ersten Oszillator (VCO) aufgebaut ist und dessen Steuereingang an den Tiefpaß (TP) angeschlossen ist.
3. PLL-Schaltung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Zeitstufe aus einer dritten bistabilen Kippstufe (FF2) und einem an diese angeschlossenen Zeitglied (DL) besteht, welches Ausgangsimpulse erzeugt, die mit den Ausgangsimpulsen der dritten bistabilen Kippstufe (FF2) beginnen und deren Dauer (T) gleich der Dauer der zweiten Phase des Oszillatosignals ist, und welche die zweite bistabile Kippstufe (FF3) zurücksetzen.