JP2864143B2 - 信号検出回路 - Google Patents
信号検出回路Info
- Publication number
- JP2864143B2 JP2864143B2 JP2072304A JP7230490A JP2864143B2 JP 2864143 B2 JP2864143 B2 JP 2864143B2 JP 2072304 A JP2072304 A JP 2072304A JP 7230490 A JP7230490 A JP 7230490A JP 2864143 B2 JP2864143 B2 JP 2864143B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- output signal
- signal
- locked loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
- H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
- H03D3/241—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits the oscillator being part of a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B19/00—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source
- H03B19/16—Generation of oscillations by non-regenerative frequency multiplication or division of a signal from a separate source using uncontrolled rectifying devices, e.g. rectifying diodes or Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S331/00—Oscillators
- Y10S331/02—Phase locked loop having lock indicating or detecting means
Description
【発明の詳細な説明】 〔概要〕 入力信号に含まれる所定周波数成分を検出する信号検
出回路に関し、 継続時間の短い入力信号に対しても、確実に信号検出
を可能とすることを目的とし、 入力信号の周波数を予め定められた逓倍数だけ逓倍し
た出力信号を出力する周波数逓倍回路と、周波数逓倍回
路の出力信号を受信し、予め定められた周波数成分に位
相同期した出力信号を出力する位相同期ループ回路と、
周波数逓倍回路の出力信号と、位相同期ループ回路の出
力信号とを比較し、位相同期ループ回路が位相同期確立
状態にあるか否かを検出する位相同期検出回路とを設
け、入力信号に含まれる、逓倍した出力信号の前記逓倍
数分の一の周波数成分を、検出する様に構成する。
出回路に関し、 継続時間の短い入力信号に対しても、確実に信号検出
を可能とすることを目的とし、 入力信号の周波数を予め定められた逓倍数だけ逓倍し
た出力信号を出力する周波数逓倍回路と、周波数逓倍回
路の出力信号を受信し、予め定められた周波数成分に位
相同期した出力信号を出力する位相同期ループ回路と、
周波数逓倍回路の出力信号と、位相同期ループ回路の出
力信号とを比較し、位相同期ループ回路が位相同期確立
状態にあるか否かを検出する位相同期検出回路とを設
け、入力信号に含まれる、逓倍した出力信号の前記逓倍
数分の一の周波数成分を、検出する様に構成する。
本発明は、入力信号に含まれる所定周波数成分を検出
する信号検出回路に関する。
する信号検出回路に関する。
例えば公衆電話機において、通話中に対話者の音声に
混在して、交換機から課金周期毎に送られて来る所定周
波数（例えば50ヘルツ、12キロヘルツ或いは16キロヘル
ツ）を有する課金パルスを検出し、通話料金を収納する
如く、任意の周波数成分を含む入力信号に、特定の周波
数成分が含まれているか否かを検出する手段は、多くの
場合に必要となる。
混在して、交換機から課金周期毎に送られて来る所定周
波数（例えば50ヘルツ、12キロヘルツ或いは16キロヘル
ツ）を有する課金パルスを検出し、通話料金を収納する
如く、任意の周波数成分を含む入力信号に、特定の周波
数成分が含まれているか否かを検出する手段は、多くの
場合に必要となる。
この種の信号検出手段の一つとして、位相同期ループ
回路を用いるものが広く採用されている。
回路を用いるものが広く採用されている。
第４図は従来ある信号検出回路の一例を示す図であ
り、第５図は第４図における各種信号波形の一例を示す
図である。
り、第５図は第４図における各種信号波形の一例を示す
図である。
第４図において、位相同期ループ回路１は公知の如
く、電圧制御発振器（VCO）11、位相比較器（PC）12お
よび低域フィルタ（LPF）13から構成されている。
く、電圧制御発振器（VCO）11、位相比較器（PC）12お
よび低域フィルタ（LPF）13から構成されている。
電圧制御発振器（VCO）11は公知の如く、低域フィル
タ（LPF）13から伝達される直流電圧V13に比例した周波
数で発振し、また位相比較器（PC）12は公知の如く、電
圧制御発振器（VCO）11からの出力信号S11と入力信号Si
との位相を各周期毎に比較し、出力信号S11と入力信号S
iとの間の位相の前後関係（進み／遅れ）、または周波
数の大小関係に応じたデューティ比を有する方形の出力
信号S12を出力し、更に低域フィルタ（LPF）13は、位相
比較器（PC）12の出力信号S12から直流成分を抽出し、
直流電圧V13として電圧制御発振器（VCO）11に伝達す
る。
タ（LPF）13から伝達される直流電圧V13に比例した周波
数で発振し、また位相比較器（PC）12は公知の如く、電
圧制御発振器（VCO）11からの出力信号S11と入力信号Si
との位相を各周期毎に比較し、出力信号S11と入力信号S
iとの間の位相の前後関係（進み／遅れ）、または周波
数の大小関係に応じたデューティ比を有する方形の出力
信号S12を出力し、更に低域フィルタ（LPF）13は、位相
比較器（PC）12の出力信号S12から直流成分を抽出し、
直流電圧V13として電圧制御発振器（VCO）11に伝達す
る。
なお、出力信号S12のデューティ比は、入力信号Siが
入力されない場合には50％に維持され、直流電圧V13も
所定値に保持され、電圧制御発振器（VCO）11の発振周
波数f11も所定周波数（所謂自走周波数f10）に保持され
るが、入力信号Siの周波数fiが出力信号S11の周波数f11
より高い場合、或いは入力信号Siの位相φiが出力信号S
11の位相φ11より進んでいる場合には、出力信号S12の
デューティ比は50％より大となり、その結果直流電圧V
13は上昇して電圧制御発振器（VCO）11の発振周波数f11
は上昇し、また入力信号Siの周波数fiが出力信号S11の
周波数f11より低い場合、或いは入力信号Siの位相φiが
出力信号S11の位相φ11より遅れている場合には、出力
信号S12のデューティ比は50％より小となり、その結果
直流電圧V13は低下して電圧制御発振器（VCO）11の発振
周波数f11は低下する。
入力されない場合には50％に維持され、直流電圧V13も
所定値に保持され、電圧制御発振器（VCO）11の発振周
波数f11も所定周波数（所謂自走周波数f10）に保持され
るが、入力信号Siの周波数fiが出力信号S11の周波数f11
より高い場合、或いは入力信号Siの位相φiが出力信号S
11の位相φ11より進んでいる場合には、出力信号S12の
デューティ比は50％より大となり、その結果直流電圧V
13は上昇して電圧制御発振器（VCO）11の発振周波数f11
は上昇し、また入力信号Siの周波数fiが出力信号S11の
周波数f11より低い場合、或いは入力信号Siの位相φiが
出力信号S11の位相φ11より遅れている場合には、出力
信号S12のデューティ比は50％より小となり、その結果
直流電圧V13は低下して電圧制御発振器（VCO）11の発振
周波数f11は低下する。
入力信号Siの周波数fiが電圧制御発振器（VCO）11の
自走周波数f10に等しい場合には、以上の如き周波数お
よび位相の比較および追随動作を繰返し、遂に電圧制御
発振器（VCO）11の発振周波数f11が入力信号Siの周波数
fiと一致し、且つ入力信号Siと出力信号S11との位相差
が所定値に保持され、位相同期が確立する。
自走周波数f10に等しい場合には、以上の如き周波数お
よび位相の比較および追随動作を繰返し、遂に電圧制御
発振器（VCO）11の発振周波数f11が入力信号Siの周波数
fiと一致し、且つ入力信号Siと出力信号S11との位相差
が所定値に保持され、位相同期が確立する。
なお位相同期ループ回路１においては、位相同期が確
立した場合の、入力信号Siと出力信号S11との位相差
（φi−φ11）はπに保持されるものとする。
立した場合の、入力信号Siと出力信号S11との位相差
（φi−φ11）はπに保持されるものとする。
また入力信号Siに自走周波数f10の成分が含まれない
場合には、出力信号S11の周波数f11および位相φ11は不
定となり、位相同期は確立しない。
場合には、出力信号S11の周波数f11および位相φ11は不
定となり、位相同期は確立しない。
一方位相同期検出回路２は、排他論理和ゲート21、低
級フィルタ（LPF）22、電圧比較器23および基準電圧源2
4により構成されている。
級フィルタ（LPF）22、電圧比較器23および基準電圧源2
4により構成されている。
排他論理和ゲート21は、入力信号Siと、電圧制御発振
器（VCO）11の出力信号S11との排他論理和演算を実行し
て演算結果を出力信号S21として出力する。
器（VCO）11の出力信号S11との排他論理和演算を実行し
て演算結果を出力信号S21として出力する。
また低減フィルタ（LPF）22は、排他論理和ゲート21
からの出力信号S21から直流成分を抽出して出力電圧V22
として出力し、更に電圧比較器23は、低域フィルタ（LP
F）22からの出力電圧V22を、基準電圧源24から出力され
る基準電圧V24と比較し、出力電圧V22が基準電圧V24よ
り低い場合には、出力する検出信号Sdを非検出状態（例
えば論理“0"）に設定し、また出力電圧V22が基準電圧V
24より高い場合には、出力する検出信号Sdを検出状態
（例えば論理“1"）に設定する。
からの出力信号S21から直流成分を抽出して出力電圧V22
として出力し、更に電圧比較器23は、低域フィルタ（LP
F）22からの出力電圧V22を、基準電圧源24から出力され
る基準電圧V24と比較し、出力電圧V22が基準電圧V24よ
り低い場合には、出力する検出信号Sdを非検出状態（例
えば論理“0"）に設定し、また出力電圧V22が基準電圧V
24より高い場合には、出力する検出信号Sdを検出状態
（例えば論理“1"）に設定する。
第４図および第５図において、時点t1以前には入力信
号Siが位相同期ループ回路１に入力されていない為、電
圧制御発振器（VCO）11は自走周波数f0で発振し、排他
論理和ゲート21の出力信号S21は、デューティ比50％の
方形波形を示す。
号Siが位相同期ループ回路１に入力されていない為、電
圧制御発振器（VCO）11は自走周波数f0で発振し、排他
論理和ゲート21の出力信号S21は、デューティ比50％の
方形波形を示す。
かかる状態では、低域フィルタ（LPF）22の出力電圧V
22は基準電圧V24より低電圧に維持され、電圧比較器23
は検出信号Sdを非検出状態（論理“0"）に設定してい
る。
22は基準電圧V24より低電圧に維持され、電圧比較器23
は検出信号Sdを非検出状態（論理“0"）に設定してい
る。
かかる状態で、時点t1乃至t3に、検出対象周波数成
分、即ち自走周波数f10に等しい周波数fiを有する入力
信号Siが位相同期ループ回路１に入力されると、位相同
期ループ回路１は前述の過程により、電圧制御発振器
（VCO）11の発振周波数f11を自走周波数f10の近傍で変
動させ乍ら、出力信号S11の位相φ11を入力信号Siの位
相φiに追随させ、入力信号Siと電圧制御発振器（VCO）
11の出力信号S11との位相差（φi−φ11）が徐々にπに
接近するに伴い、排他論理和ゲート21の出力信号S21の
デューティ比も徐々に増大し、その結果低域フィルタ
（LPF）22の出力電圧V22も上昇し、遂に位相同期ループ
回路１が位相同期確立状態に達し、入力信号Siと出力信
号S11との位相差（φi−φ11）がπ達し、出力信号S21
のデューティ比が100％に達した後、時点t2に出力電圧V
22は基準電圧V24を越え、電圧比較器23は検出信号Sdを
検出状態（論理“1"）に設定する。
分、即ち自走周波数f10に等しい周波数fiを有する入力
信号Siが位相同期ループ回路１に入力されると、位相同
期ループ回路１は前述の過程により、電圧制御発振器
（VCO）11の発振周波数f11を自走周波数f10の近傍で変
動させ乍ら、出力信号S11の位相φ11を入力信号Siの位
相φiに追随させ、入力信号Siと電圧制御発振器（VCO）
11の出力信号S11との位相差（φi−φ11）が徐々にπに
接近するに伴い、排他論理和ゲート21の出力信号S21の
デューティ比も徐々に増大し、その結果低域フィルタ
（LPF）22の出力電圧V22も上昇し、遂に位相同期ループ
回路１が位相同期確立状態に達し、入力信号Siと出力信
号S11との位相差（φi−φ11）がπ達し、出力信号S21
のデューティ比が100％に達した後、時点t2に出力電圧V
22は基準電圧V24を越え、電圧比較器23は検出信号Sdを
検出状態（論理“1"）に設定する。
以上により、時点t1以前に自走状態にあった位相同期
ループ回路１は、時点t1乃至t2の遷移期間を経て、時点
t2以降に位相同期確立状態を保持する。
ループ回路１は、時点t1乃至t2の遷移期間を経て、時点
t2以降に位相同期確立状態を保持する。
やがて時点t3に入力信号Siが入力され無くなると、前
述と逆の過程で、時点t1乃至t2の遷移期間を経た後、再
び自走状態に達する。
述と逆の過程で、時点t1乃至t2の遷移期間を経た後、再
び自走状態に達する。
以上の説明から明らかな如く、従来ある信号検出回路
においては、位相同期ループ回路１は、入力信号Siの位
相φiと電圧制御発振器（VCO）11の出力信号S11との位
相φ11とを各周期毎に比較し、比較結果に基づき、電圧
制御発振器（VCO）11の発振周波数f11を入力信号Siの周
波数fiの近傍を変動させ乍ら、出力信号S11を入力信号S
iに位相同期させようとする。
においては、位相同期ループ回路１は、入力信号Siの位
相φiと電圧制御発振器（VCO）11の出力信号S11との位
相φ11とを各周期毎に比較し、比較結果に基づき、電圧
制御発振器（VCO）11の発振周波数f11を入力信号Siの周
波数fiの近傍を変動させ乍ら、出力信号S11を入力信号S
iに位相同期させようとする。
従って、位相同期ループ回路１が位相同期確立状態に
遷移する迄には、複数回の位相比較が必須となり、入力
信号Siの継続時間（時点t1乃至t3）内に所定数の入力信
号周期が存在しないと、位相同期ループ回路１が位相同
期確立状態に遷移出来ず、継続時間の短い入力信号Siで
は信号検出が行い難いと言う問題があった。
遷移する迄には、複数回の位相比較が必須となり、入力
信号Siの継続時間（時点t1乃至t3）内に所定数の入力信
号周期が存在しないと、位相同期ループ回路１が位相同
期確立状態に遷移出来ず、継続時間の短い入力信号Siで
は信号検出が行い難いと言う問題があった。
本発明は、継続時間の短い入力信号に対しても、確実
に信号検出を可能とすることを目的とする。
に信号検出を可能とすることを目的とする。
第１図は本発明の原理を示す図である。
第１図において、200は位相同期ループ回路であり、3
00は位相同期検出回路である。
00は位相同期検出回路である。
100は本発明により設けられた周波数逓倍回路であ
る。
る。
またSiは入力信号、S100は周波数逓倍岐路100の出力
信号、S200は位相同期ループ回路200の出力信号、Sdは
検出信号である。
信号、S200は位相同期ループ回路200の出力信号、Sdは
検出信号である。
周波数逓倍回路100は、入力信号Siの周波数を予め定
められた逓倍数Ｎだけ逓倍した出力信号S100を出力す
る。
められた逓倍数Ｎだけ逓倍した出力信号S100を出力す
る。
位相同期ループ回路200は、周波数逓倍回路100の出力
信号S100を受信し、予め定められた周波数数成分に位相
同期した出力信号S200を出力する。
信号S100を受信し、予め定められた周波数数成分に位相
同期した出力信号S200を出力する。
位相同期検出回路300は、周波数逓倍回路100の出力信
号S100と、位相同期ループ回路200の出力信号S200とを
比較し、位相同期ループ回路200が位相同期確立状態に
あるか否かを検出することにより、入力信号Siに含まれ
る、逓倍した出力信号（S100）の前記逓倍数（Ｎ）分の
一の周波数成分を検出する。
号S100と、位相同期ループ回路200の出力信号S200とを
比較し、位相同期ループ回路200が位相同期確立状態に
あるか否かを検出することにより、入力信号Siに含まれ
る、逓倍した出力信号（S100）の前記逓倍数（Ｎ）分の
一の周波数成分を検出する。
従って、入力信号継続時間内における信号周期数は逓
倍数だけ倍増する為、継続時間の短い入力信号において
も充分位相同期を確立する可能性が増大し、当該信号検
出回路の信号検出能力が大幅に向上する。
倍数だけ倍増する為、継続時間の短い入力信号において
も充分位相同期を確立する可能性が増大し、当該信号検
出回路の信号検出能力が大幅に向上する。
以下、本発明の一実施例を図面により説明する。第２
図は本発明の一実施例による信号検出回路を示す図であ
り、第３図は第２図における各種信号波形の一例を示す
図である。なお、全図を通じて同一符号は同一対象物を
示す。
図は本発明の一実施例による信号検出回路を示す図であ
り、第３図は第２図における各種信号波形の一例を示す
図である。なお、全図を通じて同一符号は同一対象物を
示す。
第２図においては、第１図における周波数逓倍回路10
0として逓倍数Ｎ＝２を有する周波数逓倍回路３が設け
られ、また第１図における位相同期ループ回路200とし
て位相同期ループ回路４が設けられ、また第１図におけ
る位相同期検出回路300として位相同期検出回路５が設
けられている。
0として逓倍数Ｎ＝２を有する周波数逓倍回路３が設け
られ、また第１図における位相同期ループ回路200とし
て位相同期ループ回路４が設けられ、また第１図におけ
る位相同期検出回路300として位相同期検出回路５が設
けられている。
周波数逓倍回路３は、四個のダイオードD1乃至D4およ
び抵抗R1から構成されるダイオードブリッジ31と、演算
増幅器A1、抵抗R2乃至R5並びにコンデンサC1およびC2か
ら構成される低域フィルタ32と、波形整形部33とから構
成されており、ダイオードブリッジ31は、入力される入
力信号Siを両波整流し、入力信号Siの周波数fiの二倍の
周波数を基本周波数とする出力信号S31を出力し、また
低域フィルタ32は、ダイオードブリッジ31の出力信号S
31から基本周波数成分、即ち入力信号周波数fiの二倍の
周波数成分を抽出し、出力信号S32として出力し、更に
波形整形部33は、低域フィルタ（LPF）32の出力信号S32
を方形波に波形整形し、出力信号S33として出力する。
び抵抗R1から構成されるダイオードブリッジ31と、演算
増幅器A1、抵抗R2乃至R5並びにコンデンサC1およびC2か
ら構成される低域フィルタ32と、波形整形部33とから構
成されており、ダイオードブリッジ31は、入力される入
力信号Siを両波整流し、入力信号Siの周波数fiの二倍の
周波数を基本周波数とする出力信号S31を出力し、また
低域フィルタ32は、ダイオードブリッジ31の出力信号S
31から基本周波数成分、即ち入力信号周波数fiの二倍の
周波数成分を抽出し、出力信号S32として出力し、更に
波形整形部33は、低域フィルタ（LPF）32の出力信号S32
を方形波に波形整形し、出力信号S33として出力する。
従って周波数逓倍回路３は、入力信号Siの周波数fiを
二逓倍した方形波形の出力信号S33を出力することとな
る。
二逓倍した方形波形の出力信号S33を出力することとな
る。
一方位相同期ループ回路４は、電圧制御発振器（VC
O）41、位相比較器（PC）42および低域フィルタ（LPF）
43から構成され、周波数逓倍回路３の波形整形部33から
の出力信号S33を入力され、前述と同様に、出力信号S33
に対して位相同期を確立する如く動作する。
O）41、位相比較器（PC）42および低域フィルタ（LPF）
43から構成され、周波数逓倍回路３の波形整形部33から
の出力信号S33を入力され、前述と同様に、出力信号S33
に対して位相同期を確立する如く動作する。
従って、電圧制御発振器（VCO）41の自走周波数f
40は、入力信号Siの検出対象周波数成分の二倍に等しく
設定されており、位相同期ループ回路４は、電圧制御発
振器（VCO）41の自走周波数f40に等しい周波数f33を有
する出力信号S33が入力された場合に、電圧制御発振器
（VCO）41の出力信号S41と出力信号S33との位相差がπ
となる如く設定されている。
40は、入力信号Siの検出対象周波数成分の二倍に等しく
設定されており、位相同期ループ回路４は、電圧制御発
振器（VCO）41の自走周波数f40に等しい周波数f33を有
する出力信号S33が入力された場合に、電圧制御発振器
（VCO）41の出力信号S41と出力信号S33との位相差がπ
となる如く設定されている。
また位相同期検出回路５は、排他論理和ゲート51、低
域フィルタ（LPF）52、電圧比較器53および基準電圧源5
4から構成され、位相同期ループ回路４の電圧制御発振
器（VCO）41からの出力信号S41を入力され、前述と同様
に、位相同期ループ回路４が位相同期確立状態を保持し
ていることを検出する如く設定されている。
域フィルタ（LPF）52、電圧比較器53および基準電圧源5
4から構成され、位相同期ループ回路４の電圧制御発振
器（VCO）41からの出力信号S41を入力され、前述と同様
に、位相同期ループ回路４が位相同期確立状態を保持し
ていることを検出する如く設定されている。
第２図および第３図において、時点t11以前には、入
力信号Siが入力されていない為、位相同期ループ回路４
にも出力信号S33が入力されず、電圧制御発振器（VCO）
41は自走周波数f40で発振し、排他論理和ゲート51の出
力信号S51は、デューティ比50％の方形波形を示す。
力信号Siが入力されていない為、位相同期ループ回路４
にも出力信号S33が入力されず、電圧制御発振器（VCO）
41は自走周波数f40で発振し、排他論理和ゲート51の出
力信号S51は、デューティ比50％の方形波形を示す。
かかる状態では、低域フィルタ（LPF）52の出力電圧V
52は基準電圧V54より低電圧に維持され、電圧比較器53
は検出信号Sdを非検出状態（論理“0"）に設定してい
る。
52は基準電圧V54より低電圧に維持され、電圧比較器53
は検出信号Sdを非検出状態（論理“0"）に設定してい
る。
かかる状態で、時点t11乃至t13に、検出対象周波数成
分、即ち電圧制御発振器（VCO）41の自走周波数f40の1/
2に等しい周波数fiを有する入力信号Siが周波数逓倍回
路３に入力されると、周波数逓倍回路３は入力信号Siの
周波数fi（＝f40/2）を二逓倍し、周波数f33（＝f40）
およびデューティ比50％を有する出力信号S33を出力
し、位相同期ループ回路４および位相同期検出回路５に
伝達する。
分、即ち電圧制御発振器（VCO）41の自走周波数f40の1/
2に等しい周波数fiを有する入力信号Siが周波数逓倍回
路３に入力されると、周波数逓倍回路３は入力信号Siの
周波数fi（＝f40/2）を二逓倍し、周波数f33（＝f40）
およびデューティ比50％を有する出力信号S33を出力
し、位相同期ループ回路４および位相同期検出回路５に
伝達する。
位相同期ループ回路４は、前述と同様の過程により、
出力信号S33の位相φ33と電圧制御発振器（VCO）11の出
力信号S41の位相φ41とを比較し、電圧制御発振器（VC
O）41の発振周波数f41を周波数f33の近傍で変動させ乍
ら、出力信号S41の位相φ41を出力信号S33の位相φ33に
追随させ、位相差（φ33−φ41）がπとなり、位相同期
が確立する如く動作する。
出力信号S33の位相φ33と電圧制御発振器（VCO）11の出
力信号S41の位相φ41とを比較し、電圧制御発振器（VC
O）41の発振周波数f41を周波数f33の近傍で変動させ乍
ら、出力信号S41の位相φ41を出力信号S33の位相φ33に
追随させ、位相差（φ33−φ41）がπとなり、位相同期
が確立する如く動作する。
位相同期検出回路５においては、出力信号S33と出力
信号S41との位相差（φ33−φ41）がπに接近するに伴
い、排他論理和ゲート51の出力信号S51のデューティ比
も徐々に増大し、その結果低域フィルタ（LPF）52の出
力電圧V52も上昇し、遂に位相同期ループ回路４が位相
同期確立状態に達し、出力信号S33と出力信号S41との位
相差（φ33−φ41）がπに達し、出力信号S51のデュー
ティ比が100％に達した後、時点t12に出力電圧V52は基
準電圧V54を越え、電圧比較器53は検出信号S4を検出状
態（論理“1"）に設定する。
信号S41との位相差（φ33−φ41）がπに接近するに伴
い、排他論理和ゲート51の出力信号S51のデューティ比
も徐々に増大し、その結果低域フィルタ（LPF）52の出
力電圧V52も上昇し、遂に位相同期ループ回路４が位相
同期確立状態に達し、出力信号S33と出力信号S41との位
相差（φ33−φ41）がπに達し、出力信号S51のデュー
ティ比が100％に達した後、時点t12に出力電圧V52は基
準電圧V54を越え、電圧比較器53は検出信号S4を検出状
態（論理“1"）に設定する。
以上により、時点t11以前に自走状態にあった位相同
期ループ回路４は、時点t11乃至t12の遷移期間を経て、
時点t12以降に位相同期確立状態を保持する。
期ループ回路４は、時点t11乃至t12の遷移期間を経て、
時点t12以降に位相同期確立状態を保持する。
やがて時点t13に入力信号Siが入力され無くなると、
前述と逆の過程で時点t13ないしt14の遷移期間を経た
後、時点t14に再び自走状態に達する。
前述と逆の過程で時点t13ないしt14の遷移期間を経た
後、時点t14に再び自走状態に達する。
以上の説明から明らかな如く、本実施例によれば、周
波数逓倍回路３は入力信号Siの周波数fiを二逓倍して位
相同期ループ回路４に入力し、位相同期ループ回路４は
周波数逓倍回路３の出力信号S33に対して位相同期を確
立する如く動作する為、自走状態から位相同期確立状態
に遷移する迄の時間（時点t11乃至t12）が従来例第４図
に示される位相同期ループ回路１に比し半減することと
なり、継続時間の短い入力信号Siに対しても充分信号検
出が可能となる。
波数逓倍回路３は入力信号Siの周波数fiを二逓倍して位
相同期ループ回路４に入力し、位相同期ループ回路４は
周波数逓倍回路３の出力信号S33に対して位相同期を確
立する如く動作する為、自走状態から位相同期確立状態
に遷移する迄の時間（時点t11乃至t12）が従来例第４図
に示される位相同期ループ回路１に比し半減することと
なり、継続時間の短い入力信号Siに対しても充分信号検
出が可能となる。
なお、第２図および第３図はあく迄本発明の一実施例
に過ぎず、例えば各種信号波形は図示されるものに限定
されることは無く、他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変わらない。また周波数逓
倍回路３の逓倍数Ｎは２に限定されることは無く、他の
幾多の変形が考慮されるが、何れの場合にも本発明の効
果は変わらない。また第１図に示す周波数逓倍回路10
0、位相同期ループ回路200および位相同期検出回路300
の構成は、第２図に示される周波数逓倍回路３、位相同
期ループ回路４および位相同期検出回路５に限定される
ことは無く、他に幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変わらない。更に本発明の対象と
する信号検出回路は、公衆電話機における課金信号の検
出に限定されぬことは言う迄も無い。
に過ぎず、例えば各種信号波形は図示されるものに限定
されることは無く、他に幾多の変形が考慮されるが、何
れの場合にも本発明の効果は変わらない。また周波数逓
倍回路３の逓倍数Ｎは２に限定されることは無く、他の
幾多の変形が考慮されるが、何れの場合にも本発明の効
果は変わらない。また第１図に示す周波数逓倍回路10
0、位相同期ループ回路200および位相同期検出回路300
の構成は、第２図に示される周波数逓倍回路３、位相同
期ループ回路４および位相同期検出回路５に限定される
ことは無く、他に幾多の変形が考慮されるが、何れの場
合にも本発明の効果は変わらない。更に本発明の対象と
する信号検出回路は、公衆電話機における課金信号の検
出に限定されぬことは言う迄も無い。
以上、本発明によれば、入力信号継続時間内における
信号周波数は逓倍数だけ倍増する為、継続時間の短い入
力信号においても充分位相同期を確立する可能性が増大
し、当該信号検出回路の信号検出能力が大幅に向上す
る。
信号周波数は逓倍数だけ倍増する為、継続時間の短い入
力信号においても充分位相同期を確立する可能性が増大
し、当該信号検出回路の信号検出能力が大幅に向上す
る。
第１図は本発明の原理を示す図、第２図は本発明の一実
施例による信号検出回路を示す図、第３図は第２図にお
ける各種信号波形の一例を示す図、第４図は従来ある信
号検出回路の一例を示す図であり、第５図は第４図にお
ける各種信号波形の一例を示す図である。 図において、１、４および200は位相同期ループ回路、
２、５および300は位相同期検出回路、３および100は周
波数逓倍回路、11および41は電圧制御発振器（VCO）、1
2および42は位相比較器（PC）、13、22、43および52は
低域フィルタ（LPF）、21および51は排他論理和ゲー
ト、23および53は電圧比較器、24および54は基準電圧
源、31はダイオードブリッジ、32は低域フィルタ、33は
波形整形部、を示す。
施例による信号検出回路を示す図、第３図は第２図にお
ける各種信号波形の一例を示す図、第４図は従来ある信
号検出回路の一例を示す図であり、第５図は第４図にお
ける各種信号波形の一例を示す図である。 図において、１、４および200は位相同期ループ回路、
２、５および300は位相同期検出回路、３および100は周
波数逓倍回路、11および41は電圧制御発振器（VCO）、1
2および42は位相比較器（PC）、13、22、43および52は
低域フィルタ（LPF）、21および51は排他論理和ゲー
ト、23および53は電圧比較器、24および54は基準電圧
源、31はダイオードブリッジ、32は低域フィルタ、33は
波形整形部、を示す。
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03K 5/00 - 5/02 H03K 5/08 - 5/12 H03K 5/15 - 5/26 H04L 27/00 - 27/38 H04Q 1/30 - 1/50 H04Q 9/00 - 9/16 H03J 9/00 - 9/06 G01R 23/00 - 23/20
Claims (1)
- 【請求項１】入力信号（Si）の周波数を予め定められた
逓倍数（Ｎ）だけ逓倍した出力信号（S100）を出力する
周波数逓倍回路（100）と、 前記周波数逓倍回路（100）の出力信号（S100）を受信
し、予め定められた周波数成分に位相同期した出力信号
（S200）を出力する位相同期ループ回路（200）と、 前記周波数逓倍回路（100）の出力信号（S100）と、前
記位相同期ループ回路（200）の出力信号（S200）とを
比較し、前記位相同期ループ回路（200）が位相同期確
立状態にあるか否かを検出する位相同期検出回路（30
0）とを設け、 前記入力信号（Si）に含まれる、逓倍した出力信号（S
100）の前記逓倍数（Ｎ）分の一の周波数成分を検出す
ることを特徴とする信号検出回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2072304A JP2864143B2 (ja) | 1990-03-20 | 1990-03-20 | 信号検出回路 |
| US07/669,981 US5111161A (en) | 1990-03-20 | 1991-03-15 | Pll with lock detector for detecting a specified signal in a plurality of input signals |
| DE69107637T DE69107637T2 (de) | 1990-03-20 | 1991-03-19 | Signal-Detektorschaltung zum Detektieren eines in einer bezeichneter Frequenz spezifizierten Signals. |
| CA002038585A CA2038585C (en) | 1990-03-20 | 1991-03-19 | Signal detecting circuit for detecting a signal specified in a designated frequency |
| AU73620/91A AU627113B2 (en) | 1990-03-20 | 1991-03-19 | A signal detecting circuit for detecting a signal specified in a designated frequency |
| EP91104247A EP0448048B1 (en) | 1990-03-20 | 1991-03-19 | A signal detecting circuit for detecting a signal specified in a designated frequency |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2072304A JP2864143B2 (ja) | 1990-03-20 | 1990-03-20 | 信号検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03270592A JPH03270592A (ja) | 1991-12-02 |
| JP2864143B2 true JP2864143B2 (ja) | 1999-03-03 |
Family
ID=13485393
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2072304A Expired - Fee Related JP2864143B2 (ja) | 1990-03-20 | 1990-03-20 | 信号検出回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5111161A (ja) |
| EP (1) | EP0448048B1 (ja) |
| JP (1) | JP2864143B2 (ja) |
| AU (1) | AU627113B2 (ja) |
| CA (1) | CA2038585C (ja) |
| DE (1) | DE69107637T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7809193B2 (en) | 2004-03-31 | 2010-10-05 | Brother Kogyo Kabushiki Kaisha | Image input-and-output apparatus |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5532062A (en) * | 1990-07-05 | 1996-07-02 | Asahi Glass Company Ltd. | Low emissivity film |
| DE10055375A1 (de) | 2000-11-08 | 2002-05-23 | Infineon Technologies Ag | Auswerteschaltung für Wechselspannungsimpulse |
| CA2666697C (en) | 2006-10-19 | 2015-03-31 | Nanocarrier Co., Ltd. | Block copolymer for drug conjugates and pharmaceutical composition |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1469374A (en) * | 1975-06-26 | 1977-04-06 | Burroughs Corp | Frequency-doubler circuit |
| SE439083B (sv) * | 1981-11-30 | 1985-05-28 | Ellemtel Utvecklings Ab | Sett att bringa en oscillator i fas med en inkommande signal jemte anordning for genomforandet av settet |
| US4785260A (en) * | 1986-03-18 | 1988-11-15 | International Mobile Machines Corporation | Frequency synthesizer for broadcast telephone system having multiple assignable frequency channels |
| US4787097A (en) * | 1987-02-11 | 1988-11-22 | International Business Machines Corporation | NRZ phase-locked loop circuit with associated monitor and recovery circuitry |
-
1990
- 1990-03-20 JP JP2072304A patent/JP2864143B2/ja not_active Expired - Fee Related
-
1991
- 1991-03-15 US US07/669,981 patent/US5111161A/en not_active Expired - Lifetime
- 1991-03-19 EP EP91104247A patent/EP0448048B1/en not_active Expired - Lifetime
- 1991-03-19 AU AU73620/91A patent/AU627113B2/en not_active Ceased
- 1991-03-19 CA CA002038585A patent/CA2038585C/en not_active Expired - Fee Related
- 1991-03-19 DE DE69107637T patent/DE69107637T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7809193B2 (en) | 2004-03-31 | 2010-10-05 | Brother Kogyo Kabushiki Kaisha | Image input-and-output apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0448048B1 (en) | 1995-03-01 |
| AU627113B2 (en) | 1992-08-13 |
| EP0448048A2 (en) | 1991-09-25 |
| US5111161A (en) | 1992-05-05 |
| AU7362091A (en) | 1991-12-19 |
| CA2038585C (en) | 1995-01-10 |
| DE69107637T2 (de) | 1995-08-17 |
| DE69107637D1 (de) | 1995-04-06 |
| EP0448048A3 (en) | 1991-12-18 |
| JPH03270592A (ja) | 1991-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5805003A (en) | Clock frequency synthesis using delay-locked loop | |
| JP2924773B2 (ja) | 位相同期システム | |
| JPH0624353B2 (ja) | Ｎｒｚビット同期方式の周波数および位相検出回路 | |
| JP2864143B2 (ja) | 信号検出回路 | |
| JPS5810018B2 (ja) | デイジタル位相比較器 | |
| US4884035A (en) | Wide range digital phase/frequency detector | |
| JP3193535B2 (ja) | サンプリングクロック生成回路 | |
| JPS61288515A (ja) | 拡大領域デジタル位相／周波数検出器 | |
| US5646955A (en) | Apparatus for measuring cycle to cycle jitter of a digital signal and method therefor | |
| JP3145830B2 (ja) | 音声多重パイロット信号検出回路 | |
| JPH0250655B2 (ja) | ||
| JP3085372B2 (ja) | クロック切替回路 | |
| JP2736702B2 (ja) | 非同期検出回路 | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| JP2671371B2 (ja) | 位相比較器 | |
| JPS6158337A (ja) | スペクトラム拡散通信における同期方式及び装置 | |
| JPS62179213A (ja) | 逓倍回路 | |
| JP2004080123A (ja) | 位相同期発振回路 | |
| JPS6143819A (ja) | 位相比較器 | |
| JPH08321772A (ja) | Ｐｌｌ回路 | |
| JPS59208932A (ja) | デイジタル位相比較器 | |
| JPH02278933A (ja) | クロック抽出回路 | |
| JPH01186012A (ja) | ディジタル信号同期クロック発生回路 | |
| JPS60246165A (ja) | 課金パルス検出装置 | |
| JPH10242952A (ja) | クロック生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |