JPS60246165A - 課金パルス検出装置 - Google Patents
課金パルス検出装置Info
- Publication number
- JPS60246165A JPS60246165A JP10211084A JP10211084A JPS60246165A JP S60246165 A JPS60246165 A JP S60246165A JP 10211084 A JP10211084 A JP 10211084A JP 10211084 A JP10211084 A JP 10211084A JP S60246165 A JPS60246165 A JP S60246165A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- frequency
- circuit
- generated
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M15/00—Arrangements for metering, time-control or time indication ; Metering, charging or billing arrangements for voice wireline or wireless communications, e.g. VoIP
- H04M15/28—Arrangements for metering, time-control or time indication ; Metering, charging or billing arrangements for voice wireline or wireless communications, e.g. VoIP with meter at substation or with calculation of charges at terminal
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、交換装置において、課金パルスを検出するた
めに利用する課金パルス検出装置に関するものである。
めに利用する課金パルス検出装置に関するものである。
従来例の構成とその問題点
第１図は、一般的な課金パルス検出方法を示している。
課金パルスは、第１図の様に局交換機１１の課金パルス
発生器１２より出力され、トランスＴを介し、局線Ａ、
Ｂに同相に、つまり大地に対して縦方向に出力される。
発生器１２より出力され、トランスＴを介し、局線Ａ、
Ｂに同相に、つまり大地に対して縦方向に出力される。
この課金パルスが構内用交換機１３に入力され、課金パ
ルス検出回路１４において、ｍ秒間の正弦波が１回有る
と度数ｌと検出される。これを第２図に示す。
ルス検出回路１４において、ｍ秒間の正弦波が１回有る
と度数ｌと検出される。これを第２図に示す。
第３図は、従来の交換装置の課金パルス検出装置を示し
ている０以下にこの従来例の構成について第３図ととも
に説明する。
ている０以下にこの従来例の構成について第３図ととも
に説明する。
第３図において、３１は電圧制御発振器（ＶＣＯχ３２
はローパスフィルター（ＬＰＦ ）、３３は位相検出回
路であり、この３つの回路でフェイズロックループ（Ｐ
ＬＬ）を構成しているｏ３４は分周回路で周波数を１／
Ｎに分周する。３６はオペアンプで、抵抗Ｒ１、Ｒ２，
Ｒ３と、コンデンサＣＩ 、Ｃ２と共にバンドパスフィ
ルターを構成する。３６はバンドパスフィルターの出力
を波形整形して、マイクロプロセッサ（ＣＰＵ）へ出力
する波形整形回路である。
はローパスフィルター（ＬＰＦ ）、３３は位相検出回
路であり、この３つの回路でフェイズロックループ（Ｐ
ＬＬ）を構成しているｏ３４は分周回路で周波数を１／
Ｎに分周する。３６はオペアンプで、抵抗Ｒ１、Ｒ２，
Ｒ３と、コンデンサＣＩ 、Ｃ２と共にバンドパスフィ
ルターを構成する。３６はバンドパスフィルターの出力
を波形整形して、マイクロプロセッサ（ＣＰＵ）へ出力
する波形整形回路である。
次に上記従来例の動作について説明する。第３図におい
て、ＰＬＬの動作原理により入力周波数ｆ、とＶＣ○３
１の出力周波数１０との間には、Ｎｆ、−ｆｏ なる関
係が成立する。このため、オペアンプ３６と、抵抗Ｒ１
、Ｒ２、Ｒ３とコンデンサＣＩ、Ｃ２で構成されるバン
ドパスフィルターの入力周波数はＮｆ となり、このバ
ンドパスフイルターはＮｆｌの周波数を検出すれば良い
ので、ＣＩ、Ｃ２の値は、ＰＬＬを使用しないで、直接
ｆ、ヲバンドパスフィルターに入力するより１／Ｎとな
り、コンデンサＣ１，Ｃ２の大きさを小さくできる利点
があった。
て、ＰＬＬの動作原理により入力周波数ｆ、とＶＣ○３
１の出力周波数１０との間には、Ｎｆ、−ｆｏ なる関
係が成立する。このため、オペアンプ３６と、抵抗Ｒ１
、Ｒ２、Ｒ３とコンデンサＣＩ、Ｃ２で構成されるバン
ドパスフィルターの入力周波数はＮｆ となり、このバ
ンドパスフイルターはＮｆｌの周波数を検出すれば良い
ので、ＣＩ、Ｃ２の値は、ＰＬＬを使用しないで、直接
ｆ、ヲバンドパスフィルターに入力するより１／Ｎとな
り、コンデンサＣ１，Ｃ２の大きさを小さくできる利点
があった。
しかしながら、上記従来例においては、ｆｉ の周波数
の入力が始まった時からＰＬＬがロックする１でのセッ
トリングタイムｔ６が、第２図に示す送出時間ｍより長
い時、つまり、ｔＳ）ｍのとき、ＰＬＬがロックする前
に入力が断となるため、ＰＬＬからの出力周波数ｆ０が
現われないという欠点があった。
の入力が始まった時からＰＬＬがロックする１でのセッ
トリングタイムｔ６が、第２図に示す送出時間ｍより長
い時、つまり、ｔＳ）ｍのとき、ＰＬＬがロックする前
に入力が断となるため、ＰＬＬからの出力周波数ｆ０が
現われないという欠点があった。
発明の目的
本発明は、上記従来例の欠点を除去するものであり、周
波数判定時間を短かくシ、又ＩＣ化に適した回路構成に
することを目的とするものである。
波数判定時間を短かくシ、又ＩＣ化に適した回路構成に
することを目的とするものである。
発明の構成
本発明は、上記目的を達成するために、アクティブフィ
ルターを使用しないために、入力のアナログ信号のゼロ
クロス部を検出し、検出出力をディジタル的に処理する
もので、周波数判定時間を短かくでき、又ＩＣ化に適し
た回路になる効果を得るものである。
ルターを使用しないために、入力のアナログ信号のゼロ
クロス部を検出し、検出出力をディジタル的に処理する
もので、周波数判定時間を短かくでき、又ＩＣ化に適し
た回路になる効果を得るものである。
実施例の説明
以下に本発明の一実施例の構成について、図面とともに
説明する。
説明する。
第４図において、４１は周波数判定回路、４２は判定パ
ルス発生回路、４３はゼロクロス検出回路である。
ルス発生回路、４３はゼロクロス検出回路である。
次に上記実施例について説明する。第４図において、入
力周波数ｆ、の検出周波数範囲を、ｆ≦ｆ工≦ｆ２とす
ると、局線Ａ、Ｂに入力周波数ｆ、が入力されると、ゼ
ロクロス検出回路４３により、第６図に示す様に、ゼロ
クロスの立ち下がりによりゼロクロス検出回路４３の出
力（ａ点）に、パルスを発生する。このａ点に発生した
パルスｔｎ をトリガーとして判定パルス発生回路４２
から、上限周波数判定パルスｕｎ を ｆｌ−２後にｂ
点に、そして次に下限周波数判定パルスＬ１を１／ｆ１
後に０点に発生させる。
力周波数ｆ、の検出周波数範囲を、ｆ≦ｆ工≦ｆ２とす
ると、局線Ａ、Ｂに入力周波数ｆ、が入力されると、ゼ
ロクロス検出回路４３により、第６図に示す様に、ゼロ
クロスの立ち下がりによりゼロクロス検出回路４３の出
力（ａ点）に、パルスを発生する。このａ点に発生した
パルスｔｎ をトリガーとして判定パルス発生回路４２
から、上限周波数判定パルスｕｎ を ｆｌ−２後にｂ
点に、そして次に下限周波数判定パルスＬ１を１／ｆ１
後に０点に発生させる。
（ｉ） ｆ１≦ｆ０≦ｆ２ の時
第６図に示す様に、最初のトリガーパルスｔ１により、
上限周波数判定パルスｕ１ と下限周波数判定パルスＬ
１を発生させ、次のトリガーパルスｔ２により、前と同
じく、上限周波数判定パルスｕ２と下限周波数判定パル
スＬ２を発生させると同時に、トリガーパルスｔ がパ
ルスｕ１ とＬｌの間に存在すれば、周波数判定回路４
１によりｄ点にパルスＱ１ を発生させる。
上限周波数判定パルスｕ１ と下限周波数判定パルスＬ
１を発生させ、次のトリガーパルスｔ２により、前と同
じく、上限周波数判定パルスｕ２と下限周波数判定パル
スＬ２を発生させると同時に、トリガーパルスｔ がパ
ルスｕ１ とＬｌの間に存在すれば、周波数判定回路４
１によりｄ点にパルスＱ１ を発生させる。
つ捷り、トリガーパルスｔｎ＋１ がパルスｕｎトＬｎ
の間に有れば、ｆ１≦ｆ、≦ｆ２で有ると判定され、Ｃ
ＰＵヘパルスＯｎを発生させる。
の間に有れば、ｆ１≦ｆ、≦ｆ２で有ると判定され、Ｃ
ＰＵヘパルスＯｎを発生させる。
（ｉｉ） ｆｉ＞ｆ２の時
第６図に示す様に、パルスＵ、が発生する前に、トリガ
ーパルス１１．１２．１３・・・・・が発生してしまう
ｆｃメ、） ＩＪ ｉ−ハルスｔｎ＋１カハルスｕｎト
Ｌ。
ーパルス１１．１２．１３・・・・・が発生してしまう
ｆｃメ、） ＩＪ ｉ−ハルスｔｎ＋１カハルスｕｎト
Ｌ。
の間に入らない。このたみ周波数判定回路１によりｄ点
にパルスを発生しない。
にパルスを発生しない。
（１ゆ ｆ、〈ｆｌのとき
第６図に示す様に、トリガーパルスｔ１とｔ２ の間に
パルスｕ１ とＬｌが入る。つ捷りトリガーパルスｔｎ
とｔｎ−）１の間にパルスｕｎ とＬｎが発生するため
周波数判定回路１によりｄ点にノリレスをディジタル的
に処理するため、ｔ２の時点つまり入力信号ｆ８ の２
周期の時点で周波数判定が可能になり、判定時間が短か
くなり、又アクティブフィルターを使用しないのでコン
デンサが無くなり、ＩＣ化に適した回路となる利点があ
る。
パルスｕ１ とＬｌが入る。つ捷りトリガーパルスｔｎ
とｔｎ−）１の間にパルスｕｎ とＬｎが発生するため
周波数判定回路１によりｄ点にノリレスをディジタル的
に処理するため、ｔ２の時点つまり入力信号ｆ８ の２
周期の時点で周波数判定が可能になり、判定時間が短か
くなり、又アクティブフィルターを使用しないのでコン
デンサが無くなり、ＩＣ化に適した回路となる利点があ
る。
発明の効果
本発明は上記のような構成であり、以下に示す効果が得
られるものである。
られるものである。
（ａ） アナログ信号のゼロクロス部を検出し、検出出
力をディジタル的に処理するため、周波数判定時間が短
かくできる０ （ｂ） アクティブフィルターを使用しないのでコンデ
ンサが無くなりＩＣ化に適した回路になる。
力をディジタル的に処理するため、周波数判定時間が短
かくできる０ （ｂ） アクティブフィルターを使用しないのでコンデ
ンサが無くなりＩＣ化に適した回路になる。
第１図は一般的な課金パルス検出方法を説明するだめの
構成図、第２図は課金パルスの波形図、第３図は従来の
課金パルス検出装置の構成図、第４図は本発明の一実施
例における課金パルス検出装置の構成図、第６図、第６
図は第４図の諜苦パルス検出装置のタイミングチャート
である。 ４１ ・・周波数判定回路、４２ ・・判定パルス発生
回路、４３− ゼロクロス検出回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
構成図、第２図は課金パルスの波形図、第３図は従来の
課金パルス検出装置の構成図、第４図は本発明の一実施
例における課金パルス検出装置の構成図、第６図、第６
図は第４図の諜苦パルス検出装置のタイミングチャート
である。 ４１ ・・周波数判定回路、４２ ・・判定パルス発生
回路、４３− ゼロクロス検出回路。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- ゼロクロス検出回路と、ティジタル処理回路とを備えて
なる課金パルス検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10211084A JPS60246165A (ja) | 1984-05-21 | 1984-05-21 | 課金パルス検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10211084A JPS60246165A (ja) | 1984-05-21 | 1984-05-21 | 課金パルス検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60246165A true JPS60246165A (ja) | 1985-12-05 |
| JPH037313B2 JPH037313B2 (ja) | 1991-02-01 |
Family
ID=14318660
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10211084A Granted JPS60246165A (ja) | 1984-05-21 | 1984-05-21 | 課金パルス検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60246165A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5678694B2 (ja) | 2011-01-31 | 2015-03-04 | セイコーエプソン株式会社 | 放電ランプ、光源装置及びプロジェクター |
-
1984
- 1984-05-21 JP JP10211084A patent/JPS60246165A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH037313B2 (ja) | 1991-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6049233A (en) | Phase detection apparatus | |
| US3956710A (en) | Phase locked loop lock detector and method | |
| US4242639A (en) | Digital phase lock circuit | |
| EP0041561A1 (en) | Crystal-oscillator-stabilized phase-locked-loop-circuit | |
| US4297650A (en) | Phase locked loop carrier recovery circuit with false lock prevention | |
| JPH0681129B2 (ja) | データ検出器 | |
| JPS63283232A (ja) | デユーテイサイクルに無関係な位相検波回路 | |
| JPS60246165A (ja) | 課金パルス検出装置 | |
| EP0571148A1 (en) | AGC circuit with non-linear gain for use in PLL circuit | |
| JPH0588023B2 (ja) | ||
| JP2864143B2 (ja) | 信号検出回路 | |
| JP2531269B2 (ja) | 同期検出方式 | |
| JP3193535B2 (ja) | サンプリングクロック生成回路 | |
| KR100207494B1 (ko) | 넓은 주파수 도입 범위를 갖는 위상 동기 루프의 전압 제어 발진기 제어 장치 및 방법 | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| JPS61288515A (ja) | 拡大領域デジタル位相／周波数検出器 | |
| RU2057395C1 (ru) | Устройство контроля синхронизма кольца фазовой автоподстройки частоты | |
| JPS6016638B2 (ja) | 周波数―電圧変換回路 | |
| JPS63200641A (ja) | デイジタルデ−タ抽出用クロツク発生回路 | |
| JPS5873208A (ja) | 変調器 | |
| JP2535635B2 (ja) | 位相同期回路 | |
| JPS609374B2 (ja) | 位相同期発振器 | |
| JPH0443716A (ja) | 周波数逓倍回路 | |
| JPS63136825A (ja) | 同期・非同期状態検出カウンタ−付位相ロツクル−プ | |
| JPS6129219A (ja) | 位相同期回路 |