JPS63136825A - 同期・非同期状態検出カウンタ−付位相ロツクル−プ - Google Patents
同期・非同期状態検出カウンタ−付位相ロツクル−プInfo
- Publication number
- JPS63136825A JPS63136825A JP61284651A JP28465186A JPS63136825A JP S63136825 A JPS63136825 A JP S63136825A JP 61284651 A JP61284651 A JP 61284651A JP 28465186 A JP28465186 A JP 28465186A JP S63136825 A JPS63136825 A JP S63136825A
- Authority
- JP
- Japan
- Prior art keywords
- synchronous
- phase
- counter
- frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 22
- 238000001514 detection method Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 2
- 206010011878 Deafness Diseases 0.000 description 1
- 235000019227 E-number Nutrition 0.000 description 1
- 239000004243 E-number Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000000744 eyelid Anatomy 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、電子・通信機器に使用するPLL(Pha
re LocK Loop3に関するものであり0〔従
来の技術〕 第2図は従来の同期・非同期状態検出器付PLLであり
、図において、中ぽ入力信号、I21に゛ 分周カウ
ンター、・31は位相比較器、+41ri低域フイルタ
ー、I61は゛電圧制御発振器、16)は出力信号、1
7)は分周カウンター、(8)は同期・非同期状態検出
器である。
re LocK Loop3に関するものであり0〔従
来の技術〕 第2図は従来の同期・非同期状態検出器付PLLであり
、図において、中ぽ入力信号、I21に゛ 分周カウ
ンター、・31は位相比較器、+41ri低域フイルタ
ー、I61は゛電圧制御発振器、16)は出力信号、1
7)は分周カウンター、(8)は同期・非同期状態検出
器である。
次に動作について説明する。上圧制御発振器(5)がら
発酸された出力信号16)は分周カクンター鬼フ)で分
周される。又、入力信号il)は分局カウンタ−12)
で分周される。この2つの信号の位相差差を位削比較器
131によって比較検出し、得られた位f!1思差信号
を低域フィルタ(41に通してノイズを除去する。次い
でこの制御信号?覗圧!1i11御発振器+51に送り
周波数を制御して出力信号+61を出力する。以下、出
力信号161を分周カウンター+71にフィード・バッ
クすることにより、電圧制御ia発振器(51の周波数
・位相が常に入力信号IIIの固e数の位相VC一致す
るように制御する。更に位相比f2器(31より得られ
た位相誤差信号は同期・非同期状態検出器である積分回
路(8)?通って2値化して検出される。
発酸された出力信号16)は分周カクンター鬼フ)で分
周される。又、入力信号il)は分局カウンタ−12)
で分周される。この2つの信号の位相差差を位削比較器
131によって比較検出し、得られた位f!1思差信号
を低域フィルタ(41に通してノイズを除去する。次い
でこの制御信号?覗圧!1i11御発振器+51に送り
周波数を制御して出力信号+61を出力する。以下、出
力信号161を分周カウンター+71にフィード・バッ
クすることにより、電圧制御ia発振器(51の周波数
・位相が常に入力信号IIIの固e数の位相VC一致す
るように制御する。更に位相比f2器(31より得られ
た位相誤差信号は同期・非同期状態検出器である積分回
路(8)?通って2値化して検出される。
〔定期が解決しようと′4る問題点〕
従来の同期・非同期状態検出器付PLLは以上のように
構成されているので、1惧差畦圧を積分して2瞼化して
検出しなければならず、アナログ形検出であるのでLS
Iに適さず、父、同期状態から非同期状態あるいに非同
期状態から同期状態になった時を正確に検出することが
できないなどの問題点があった。
構成されているので、1惧差畦圧を積分して2瞼化して
検出しなければならず、アナログ形検出であるのでLS
Iに適さず、父、同期状態から非同期状態あるいに非同
期状態から同期状態になった時を正確に検出することが
できないなどの問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ディジタル形検出であるのでLSI化するこ
とができるとともに、同期状態から非同期状態あるい汀
非同期状態力・ら同期状態になった時を正確に横用する
ことができる同期・非同期状聾検出話付PLL’i得る
ことを目的とする。
たもので、ディジタル形検出であるのでLSI化するこ
とができるとともに、同期状態から非同期状態あるい汀
非同期状態力・ら同期状態になった時を正確に横用する
ことができる同期・非同期状聾検出話付PLL’i得る
ことを目的とする。
〔間b〕点を解決するための手段〕
この発明に係り同期・非同期状態検出カウンター付PL
Lは、同期・非同期状態を正確にディジタル的に検出す
るためにその装置としてカウンターと採用するとともに
位相検出器としてKx−OR(排他的論理和)ヲ凝った
ものである。
Lは、同期・非同期状態を正確にディジタル的に検出す
るためにその装置としてカウンターと採用するとともに
位相検出器としてKx−OR(排他的論理和)ヲ凝った
ものである。
〔作用〕
この発明におけろ同期・非同期状態検出カウンターは、
位相1嬰差信号?時間域でPNM化してディジタル1勺
に検出する。
位相1嬰差信号?時間域でPNM化してディジタル1勺
に検出する。
以下との′IP明の一実施例を図について説明する。第
1図において、巾は入力信号、+211L′i分周カク
ンター、(31は位相比較器、+41は低域フィルター
、・61は電圧制御発@!器、16)は出力信号、17
)は分周カウンター、(91け同期・非同期状態検出カ
ウンター、1Ioliこの同期・非同期状態検出カウン
ターへ入力する位相誤差信号を検出する位相比較器(1
!z−OR)である。
1図において、巾は入力信号、+211L′i分周カク
ンター、(31は位相比較器、+41は低域フィルター
、・61は電圧制御発@!器、16)は出力信号、17
)は分周カウンター、(91け同期・非同期状態検出カ
ウンター、1Ioliこの同期・非同期状態検出カウン
ターへ入力する位相誤差信号を検出する位相比較器(1
!z−OR)である。
次に動作について説明する。電圧制御発振器+51から
発振された出力信号tel ij分周カクンタ;7)で
’/Nに分周される。父、入力信号fi+け分周カウン
タ121でl/Mに分周される。この2つの信号の位相
差を位柑才較器131によって比較検出し位相誤差信号
として出力する。こうして得られた位相1vA差信号を
低域フィルタ14)に通してノイズを除去する。次いで
この制御信号を′醒圧制御発振416)に送り周波数全
制御して出力信号;6)を出力する。以下、出力信号1
B)ヲ分局カクンタI7)にフィード・バックすること
(支)より、ば圧制御発振器・51の同波数・位相が常
に入力信号11の同波数・位相に一致するように制御す
る。更に分周カウンタ(21及び+71によって分周さ
れた2信号を’Fix −OR1101に入力し、出力
される位相誤差信号をロードとして、高同波である入力
信号目)をクロックパルスとして・61期・非同期状態
検出力クンタ(9)に送り、状報・期間をカウントし、
ディジタル的に検出する。
発振された出力信号tel ij分周カクンタ;7)で
’/Nに分周される。父、入力信号fi+け分周カウン
タ121でl/Mに分周される。この2つの信号の位相
差を位柑才較器131によって比較検出し位相誤差信号
として出力する。こうして得られた位相1vA差信号を
低域フィルタ14)に通してノイズを除去する。次いで
この制御信号を′醒圧制御発振416)に送り周波数全
制御して出力信号;6)を出力する。以下、出力信号1
B)ヲ分局カクンタI7)にフィード・バックすること
(支)より、ば圧制御発振器・51の同波数・位相が常
に入力信号11の同波数・位相に一致するように制御す
る。更に分周カウンタ(21及び+71によって分周さ
れた2信号を’Fix −OR1101に入力し、出力
される位相誤差信号をロードとして、高同波である入力
信号目)をクロックパルスとして・61期・非同期状態
検出力クンタ(9)に送り、状報・期間をカウントし、
ディジタル的に検出する。
なお、上記実rM列では制御信号として位相誤差信号を
低域フィルタ141に通したものを用いたが、その代わ
りに同期・非同期状態検出力クンタから出力されるカウ
ントを制御信号としてもよい。
低域フィルタ141に通したものを用いたが、その代わ
りに同期・非同期状態検出力クンタから出力されるカウ
ントを制御信号としてもよい。
〔9明のぺ力束〕
以上のように、この発明VCよれは同期・非同期状態検
出器さしてカウンターを採用し誤差゛砥圧を時間域でP
NM化して検出するようVC[成したので、ディジタル
LSI化vc贋し、状態を正確に得られる効果がある。
出器さしてカウンターを採用し誤差゛砥圧を時間域でP
NM化して検出するようVC[成したので、ディジタル
LSI化vc贋し、状態を正確に得られる効果がある。
第1図はこの発明の一実施例による同門e非同期状態検
出カウンター付PLL’i:示でブロック図、第2図は
従来、同町・非同期状態検出器付PLLを示すブロック
図である。 図において、 11は入力信号、2!け分周カウンタ
、(31は位相比較器、(41は低域フィルタ、(5)
は電圧itJ#発振器、16)は出力信号、(71は分
周カウンタ、(9)は同期・非同期検出力クンタ、10
111−を位相比較器である。 なお、図中、同一符号は同一、又は相当部分を示す。
出カウンター付PLL’i:示でブロック図、第2図は
従来、同町・非同期状態検出器付PLLを示すブロック
図である。 図において、 11は入力信号、2!け分周カウンタ
、(31は位相比較器、(41は低域フィルタ、(5)
は電圧itJ#発振器、16)は出力信号、(71は分
周カウンタ、(9)は同期・非同期検出力クンタ、10
111−を位相比較器である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 発振器と入力信号の位相差を検出して制御する位相ロッ
クループにおいて、同期・非同期状態を検出するカウン
ターを回路に組み入れたことを特徴とする同期・非同期
状態検出カウンター付位相ロックループ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61284651A JPS63136825A (ja) | 1986-11-28 | 1986-11-28 | 同期・非同期状態検出カウンタ−付位相ロツクル−プ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61284651A JPS63136825A (ja) | 1986-11-28 | 1986-11-28 | 同期・非同期状態検出カウンタ−付位相ロツクル−プ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63136825A true JPS63136825A (ja) | 1988-06-09 |
Family
ID=17681223
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61284651A Pending JPS63136825A (ja) | 1986-11-28 | 1986-11-28 | 同期・非同期状態検出カウンタ−付位相ロツクル−プ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63136825A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63263919A (ja) * | 1987-04-22 | 1988-10-31 | Hitachi Ltd | 半導体集積回路装置及びpll回路 |
JP2007243877A (ja) * | 2006-03-13 | 2007-09-20 | Renesas Technology Corp | 遅延同期回路及び半導体集積回路装置 |
-
1986
- 1986-11-28 JP JP61284651A patent/JPS63136825A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63263919A (ja) * | 1987-04-22 | 1988-10-31 | Hitachi Ltd | 半導体集積回路装置及びpll回路 |
JP2007243877A (ja) * | 2006-03-13 | 2007-09-20 | Renesas Technology Corp | 遅延同期回路及び半導体集積回路装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
JPH01231430A (ja) | Pllロック検出回路 | |
JPH07303096A (ja) | ディジタル信号からクロック信号を発生するための装置 | |
JPS63200618A (ja) | 位相同期ループ回路 | |
US7567642B2 (en) | Phase detector with extended linear operating range | |
JPS63283232A (ja) | デユーテイサイクルに無関係な位相検波回路 | |
JPH07231688A (ja) | Pllシステム | |
JPS63136825A (ja) | 同期・非同期状態検出カウンタ−付位相ロツクル−プ | |
US4500852A (en) | Wide range phase detector utilizing a plurality of stacked detector modules | |
JPH01157123A (ja) | 周波数ロックループの周波数検出器 | |
JPS6098727A (ja) | 同期はずれ検出回路 | |
JP2877185B2 (ja) | クロック発生器 | |
JPH0730422A (ja) | サンプリングクロック生成回路 | |
RU1777216C (ru) | Многоканальное устройство дл управлени вентильным преобразователем | |
JPS58168333A (ja) | 位相同期ル−プ回路の位相比較方式 | |
KR100346725B1 (ko) | 위상동기루우프회로 | |
JPH034619A (ja) | 位相同期回路 | |
JPS6320917A (ja) | 位相比較器 | |
JPS6354823A (ja) | Pll回路 | |
SU632047A2 (ru) | Устройство фазовой автоподстройки частоты | |
SU1323980A1 (ru) | Цифровой фазометр | |
JPH04372226A (ja) | A/dコンバータの入力回路 | |
JPH02219310A (ja) | トーン検出回路 | |
JPS63139417A (ja) | パルス発生回路 | |
JPS63200641A (ja) | デイジタルデ−タ抽出用クロツク発生回路 |