JPH04372226A - Ａ／ｄコンバータの入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、特にアンチエリアシ
ングフイルタを介してアナログ入力信号をＡ／Ｄコンバ
ータに加えディジタル変換する際のＡ／Ｄコンバータの
入力回路に関する。

【０００２】

【従来の技術】アナログ入力信号を例えばＡ／Ｄコンバ
ータにてサンプリング後ディジタル変換し、そのデータ
からＤ／Ａコンバータなどで元の入力信号を再現する場
合には、入力信号の１サイクル中に少なくとも２点以上
でそのレベルをサンプリングする必要があり、これを一
般にナイキストのサンプリング定理と称している。すな
わち入力信号周波数をｆ（ｉ）、サンプリング周波数を
ｆ（ｓ）とすると、 ｆ（ｓ）≧２ｆ（ｉ） 又は ｆ（ｉ）≦ｆ（ｓ）／２ であることが必要とされている。

【０００３】ところで、被変換入力信号がｆ（ｓ）／２
以下の周波数であったとしても、たまたまｆ（ｓ）／２
以上の周波数領域に他の不要信号や雑音があってそれら
がサンプリングによりＡ／Ｄコンバータに加わると、そ
のディジタル変換データはあたかもｆ（ｓ）／２以下の
周波数領域に存在した信号のような値となり、被変換入
力信号の本来有しないデータが発生する。これを一般に
折り返し誤差、あるいはエリアス誤差と称している。

【０００４】したがって、入力信号の周波数帯域上限が
ｆ（ｉ）である場合にはＡ／Ｄコンバータのサンプリグ
周波数ｆ（ｓ）をｆ（ｓ）≧２ｆ（ｉ）とするとともに
、装置の信号入力端とＡ／Ｄコンバータの間に例えばｆ
（ｓ）／２すなわちｆ（ｉ）をカットオフ周波数とする
ローパスフィルタを設け、ｆ（ｓ）／２以上の領域に存
在する信号を除去してエリアス誤差の発生を防止するよ
うにしている。このローパスフィルタを通常、アンチエ
リアシングフィルタなどとよんでいる。

【０００５】図４にその先行技術の一例が示されている
が、入力信号ｆ（ｉ）は例えばバッファ増幅器１から折
り返し誤差防止用のローパスフィルタ（アンチエリアシ
ングフィルタ）２を経てＡ／Ｄコンバータ３へ加わるよ
うになっている。同Ａ／Ｄコンバータ３は例えば位相同
期回路（以下、「ＰＬＬ回路」と言う。）９から与えら
れるサンプリング周波数ｆ（ｓ）の周期１／ｆ（ｓ）に
て上記ローパスフィルタ２から加わる入力信号ｆ（ｉ）
をサンプリングし、図示しないトリガ信号により指定さ
れた数のサンプリング信号をディジタル変換してストレ
ージメモリ４に入力する。ＣＰＵ６は例えばＩ／Ｏポー
ト５を介して上記ストレージメモリ４からデータを読み
出し、所定の信号処理を行なってその結果をメモリ７に
保持させ、図示しない表示部等に表示するようになって
いる。

【０００６】この先行技術例においては、上記入力信号
ｆ（ｉ）はバッファ増幅器１から波形整形器８にも加え
られ、例えばｓｉｎ波形の信号が方形波の信号に波形整
形されたのち、上記ＰＬＬ回路９と周波数測定部１４へ
送出されるようになっている。

【０００７】ＰＬＬ回路９は例えば可変の自走発振周波
数をｆとする電圧制御発振器（以下、「ＶＣＯ」と言う
。）１０、その発振周波数をｆ／Ｓに分周する分周器１
１、同分周器１１の分周周波数ｆ／Ｓと上記波形整形器
８から加わる方形波入力信号ｆ（ｉ）との位相を比較す
る位相比較器１２、及びその比較出力から直流成分を抽
出して上記ＶＣＯに加えるローパスフィルタ１３を備え
ている。

【０００８】ここで上記位相比較器１２は、例えば方形
波入力信号ｆ（ｉ）の各半波電圧の正、負の極性に対し
て分周周波数ｆ／Ｓの各半波電圧の極性が一致している
（同相）場合には正の全波整流形脈流電圧を出力し、反
対極性（逆相）の場合には負の全波整流形脈流直流電圧
を出力するようになっている。また、位相が９０°異な
る場合には位相比較器１２の出力電圧がゼロとなるよう
にされている。なお、位相差が同相と９０°の中間、及
び逆相と９０°の中間にある場合には、その位相差に対
応したレベルの正もしくは負の脈流電圧が出力されるよ
うになっている。

【０００９】上記ＶＣＯ１０はローパスフィルタ１３か
ら加わる正又は負の電圧がゼロとなるように自走発振周
波数ｆを高、低いずれかの方向へ変化させ、その分周周
波数ｆ／Ｓが入力信号周波数ｆ（ｉ）に近づいて一致し
、かつ、入力周波数ｆ（ｉ）に対する位相差が９０°と
なるようにする。ＰＬＬ回路においては、このように一
方の信号周波数に他方の信号周波数が変化して一致し、
両周波数間の位相差が９０°になった場合を位相同期状
態と称している。

【００１０】いま、ＶＣＯ１０の自走発振周波数がｆか
らｆ（ｓ）に変化したとき、その分周周波数ｆ（ｓ）／
Ｓが入力信号周波数ｆ（ｉ）に対して位相同期状態に入
ったとすると、 　　　　ｆ（ｓ）／Ｓ＝ｆ（ｉ）　　　　　　　　　　
　　　　　　　　　　　　　　　　………（１）である
。先行技術例においてはこの自走発振周波数ｆ（ｓ）を
サンプリング周波数にしているから、サンプリング周期
は １／ｆ（ｓ）＝（１／ｆ（ｉ））／Ｓ となる。よって、入力信号ｆ（ｉ）の一周期１／ｆ（ｉ
）間におけるレベルをＳ箇所の点でサンプリングするこ
とができる。例えば分周器１１の分周比１／Ｓが１／５
１２に設定されているとすると、サンプリング信号の周
波数ｆ（ｓ）は入力信号周波数ｆ（ｉ）の５１２倍とな
り、入力信号の一周期間におけるレベルを５１２箇所の
点でサンプリング可能となる。

【００１１】この場合、入力信号ｆ（ｉ）より高い周波
数がＡ／Ｄコンバータ３に加わると前記したようにエリ
アス誤差が発生するから、それを防止するためローパス
フィルタ２に対して適当なカットオフ周波数を設定する
必要がある。このローパスフイルタ２には一般に出回っ
ているスイッチトキャパシタ形の汎用ＩＣ素子などが用
いられ、その入出力間に設けられた図示しない２つのコ
ンデンサＣ１とＣ２をスイッチにて切り換えることによ
り、同フイルタ２のカットオフ周波数ｆ（ｃ）を変える
ようになっている。例えばスイッチの切り換えクロック
周波数をｆ（ＣＫ）とすると、カットオフ周波数ｆ（ｃ
）は 　　　　ｆ（ｃ）＝（Ｃ１／Ｃ２）ｆ（ＣＫ）／２π　
　　　　　　　　　………（２）で表され、クロック周
波数ｆ（ＣＫ）の値に正比例して変化するようになって
いる。

【００１２】そこで、先行技術例においては例えばあら
かじめ装置の周波数帯域をいくつかのレンジに分けて各
レンジに１つずつクロック周波数を設定しておき、次に
入力信号周波数ｆ（ｉ）を周波数測定部１４により測定
する。ＣＰＵ１６は例えばその測定データから入力信号
周波数ｆ（ｉ）に適合したレンジを探し、当該レンジに
あらかじめ定められたクロックをクロック発生部１５が
発生するように制御しその出力にて上記ローパスフィル
タ２をスイッチングする。

【００１３】

【発明が解決しようとする課題】上記先行技術例におい
ては、入力信号の周波数ｆ（ｉ）を測定する周波数測定
部とクロック信号を発生するクロック発生部を必要とす
る。また、ローパスフィルタのカットオフ周波数ｆ（ｃ
）がレンジによってステップ状に変化するので、エリア
ス誤差を除去するためには多数のレンジを設ける必要が
あり、それに伴って各レンジの周波数範囲データの設定
、各レンジにおけるクロック信号データの設定、入力信
号周波数ｆ（ｉ）の測定値から適合レンジの探索等、ソ
フトウェアに関連する負担が重くなる。

【００１４】この発明は上記の事情を考慮してなされた
もので、その目的は、ローパスフィルタのカットオフ周
波数ｆ（ｃ）が入力信号周波数ｆ（ｉ）と一定の比例関
係をもち、かつ、それに追随して変化するようにし、レ
ンジ設定などを特に必要としないＡ／Ｄコンバータの入
力回路を提供することにある。

【００１５】

【課題を解決するための手段】この発明の実施例を示す
図１を参照すると、バッファ増幅器１ないしＰＬＬ回路
９は前記先行技術例とほぼ同様に構成されている。上記
課題を解決するため、この発明においては例えばＰＬＬ
回路９からＡ／Ｄコンバータ３へ送出するサンプリング
信号ｆ（ｓ）を取り込む他のＰＬＬ回路１６を有し、こ
のＰＬＬ回路１６には下記（イ）ないし（ニ）に示す手
段が設けられている。

【００１６】（イ）可変の信号周波数ｆを発振するＶＣ
Ｏ１７。

【００１７】（ロ）上記ＶＣＯ１７の発振周波数ｆを１
／Ｋに分周する分周器１８。

【００１８】（ハ）同分周器１８の分周周波数ｆ／Ｋを
上記ＰＬＬ回路９から取り込んだサンプリング信号の周
波数ｆ（ｓ）と比較し、その位相差に対応した直流脈流
電圧を送出する位相比較器１９。

【００１９】（ニ）同位相比較器１９の出力電圧から直
流成分を抽出して上記ＶＣＯに加え、その発振周波数を
制御するローパスフィルタ２０。

【００２０】

【作用】このＰＬＬ回路１６は上記ＰＬＬ回路９とほぼ
同様の動作をし、入力信号ｆ（ｉ）の周波数と一定関係
を有するカットオフ周波数ｆ（ｃ）をローパスフィルタ
２に与えることができるようになっている。すなわち、
ＶＣＯ１７の自走発振周波数ｆは分周器１８により例え
ば１／Ｋに分周され、この分周周波数ｆ／Ｋが位相比較
器１９においてＰＬＬ回路９から取り込んだサンプリン
グ信号の周波数ｆ（ｓ）と比較される。この場合、両周
波数の位相差に対応する直流脈流電圧が位相比較器１９
から出力され、ローパスフィルタ２０はこの出力中の直
流成分を抽出して上記ＶＣＯ１７に加える。これにより
位相比較器１９において両周波数が同期状態、すなわち
ｆ／Ｋ＝ｆ（ｓ）となるようににＶＣＯ１７の発振周波
数ｆをサンプリング周波数ｆ（ｓ）のＫ倍ｆ＝Ｋｆ（ｓ
） に変化させる。この周波数ｆがローパスフイルタ２へス
イッチング用のクロック信号ｆ（ＣＫ）として加えられ
る。すなわち、 　　　　ｆ（ＣＫ）＝ｆ＝Ｋｆ（ｓ）　　　　　　　　
　　　　　　　　　　　　　　………（３）である。

【００２１】ここで、上記クロック周波数ｆ（ＣＫ）と
ローパスフィルタ２のカットオフ周波数ｆ（ｃ）とは、
式（２）に示すように一定の比例関係があるから、その
比例定数をｐとすると 　　　　ｆ（ｃ）＝ｆ（ＣＫ）／ｐ　　　　　　　　　
　　　　　　　　　　　　　　　………（４）である。 ただし、Ｐ＝（Ｃ２／Ｃ１）２πである。また、クロッ
ク周波数ｆ（ＣＫ）は式（３）に示すようにサンプリン
グ周波数ｆ（ｓ）と一定関係にあり、更にサンプリング
周波数ｆ（ｓ）は式（１）に示すように入力信号周波数
ｆ（ｉ）と一定関係になっている。よって式（４）に式
（３）と式（１）を代入すると、　　　　ｆ（ｃ）＝（
Ｋ／ｐ）ｆ（ｓ）　　　　　　　　　　　　　　　　　
　　　………（５）　　　　　　　　　　　　＝（ＳＫ
／ｐ）ｆ（ｉ）　　　　　　　　　　　　　　　　　　
………（６）を得る。すなわち、ローパスフィルタ２の
カットオフ周波数ｆ（ｃ）はサンプリング信号周波数ｆ
（ｓ）、又は入力信号周波数ｆ（ｉ）に一定の比例関係
を有して追随する信号となる。

【００２２】

【実施例】図１を再び参照し、例えば入力信号周波数ｆ
（ｉ）を５０Ｈｚ、サンプリング周波数ｆ（ｓ）を前記
先行技術例と同様に入力信号周波数の５１２倍すなわち
Ｓ＝５１２とすると、式（１）により ｆ（ｓ）＝５０×５１２ ＝２５，６００［Ｈｚ］ この値を式（５）に代入すると、カットオフ周波数ｆ（
ｃ）は 　　　　ｆ（ｃ）＝２５，６００Ｋ／ｐ［Ｈｚ］　　　
　　　　　　　　　………（７）となる。

【００２３】ここで、スイッチトキャパシタ形ローパス
フィルタのカタログ仕様等によると、上記定数ｐは５０
又は１００のいずれかを設定するようになっているから
、例えばｐ＝１００にすると上式は 　　　　ｆ（ｃ）＝２５６Ｋ［Ｈｚ］　　　　　　　　
　　　　　　　　　　　　　　………（７ａ）である。

【００２４】一方、カットオフ周波数ｆ（ｃ）とサンプ
リング周波数ｆ（ｓ）の関係は、 ｆ（ｃ）≦ｆ（ｓ）／２［Ｈｚ］ であることが必要であるから ２５６Ｋ≦２５，６００／２ より Ｋ≦５０ を得る。よって分周器１８の分周比は１／５０以下とな
る。Ｋ＝５０の場合のカットオフ周波数ｆ（ｃ）は式（
５）又は式（６）もしくは式（７）よりｆ（ｃ）＝１２
，８００［Ｈｚ］ となる。また、例えばｆ（ｃ）を１０ｋＨｚとして逆に
Ｋの値を求めることもできる。この場合も上記各式（５
）〜（７）のいずれかにより Ｋ＝４０ を得る。

【００２５】上記はＰＬＬ回路１６がＰＬＬ回路９の発
するサンプリング信号ｆ（ｓ）を位相比較器１９に取り
込んでローパスフィルタ２のクロック信号ｆ（ＣＫ）を
形成する例であるが、例えば波形整形器８の出力側から
入力信号ｆ（ｉ）を取り込んでクロック信号ｆ（ＣＫ）
を形成するようにしてもよい。この場合には位相比較器
１９に取り込む信号周波数が異なるので分周器１８のＫ
も上記の例とは異なった値になるが、ＰＬＬ回路１６内
の各部動作は上記例と同様であるからその説明は省略す
る。

【００２６】図３には、ローパスフィルタ２のスイッチ
ング用クロック周波数ｆ（ＣＫ）とＡ／Ｄコンバータ３
のサンプリング周波数ｆ（ｓ）を１つのＰＬＬ回路２１
で形成する他の実施例が示されており、同ＰＬＬ回路２
１は例えばＶＣＯ２２、１／Ｋ分周器２３と１／Ｓ分周
器２４、位相比較器２５、及びローパスフィルタ２６に
て構成されている。

【００２７】ここで、ＶＣＯ２２の発振出力周波数ｆを
ローパスフィルタ２のスイッチング用クロック周波数ｆ
（ＣＫ）とし、１／Ｋ分周器２３の分周周波数ｆ／Ｋを
Ａ／Ｄコンバータ３のサンプリング周波数ｆ（ｓ）とす
ると、 ｆ＝ｆ（ＣＫ） ｆ／Ｋ＝ｆ（ｓ） である。

【００２８】また、１／Ｓ分周器２４の分周周波数は上
記サンプリング周波数ｆ（ｓ）を分周したものであるか
ら、 ｆ（ｓ）／Ｓ＝ｆ／ＫＳ ＝ｆ（ＣＫ）／ＫＳ となる。この１／Ｓ分周周波数の位相が位相比較器２５
において入力信号周波数ｆ（ｉ）の位相と比較され、位
相同期状態においては 　　　　ｆ（ｓ）／Ｓ＝ｆ（ＣＫ）／ＫＳ＝ｆ（ｉ）　
　　　　　　　………（８）となる。

【００２９】この場合、式（４）の ｆ（ｃ）＝ｆ（ＣＫ）／ｐ は常に成立するから、同式を変形して 　　　　ｆ（ＣＫ）＝ｐｆ（ｃ）　　　　　　　　　　
　　　　　　　　　　　　　　　　………（４ａ）式（
４ａ）を式（８）に代入すると、 　　　　ｆ（ｓ）＝（ｐ／Ｋ）ｆ（ｃ）　　　　　　　
　　　　　　　　　　　　　………（５ａ）　　　　ｆ
（ｃ）＝（ＳＫ／ｐ）ｆ（ｉ）　　　　　　　　　　　
　　　　　　　………（６ａ）となり、上記図１の実施
例における式（４），（５），（６）と同一の結果を得
る。

【００３０】上記ローパスフィルタ２は減衰特性と位相
特性をあわせもっているから、入力信号ｆ（ｉ）が正弦
波の単一周波数ではなく高次高調波成分を含んでいるよ
うな場合には、例えば図２（Ａ）に示すように信号ｆ（
ｉ）の基本波ｆ１、２次高調波２ｆ１，３次高調波３ｆ
１、…等にそれぞれ位相遅れが生じる。また、入力信号
ｆ（ｉ）の基本波周波数ｆ１がｆ２に変化した場合、そ
の高次高調波成分の位相遅れ状態の例を同図（Ｂ）に示
す。

【００３１】この発明においては入力信号の基本波周波
数が変わると、フィルタ２のカットオフ周波数ｆ（ｃ）
は基本波周波数と一定の比例関係を保って変化し、それ
に応じて同フィルタの位相特性が平行的にシフトするか
ら、基本波周波数が変わっても各高次高調波成分の位相
遅れ状態には変化が生じない。したがって例えば図２の
（Ａ）又は（Ｂ）における各高次高調波成分の位相変化
量を補償データとして１組用意しておけば、位相補正を
必要とする周波数分析を行なうような場合にも対応可能
である。ちなみに、図２の（Ｃ）は先行技術例において
基本波周波数がｆ１からｆ２に変化した場合の例である
が、例えば変化前の各位相データを参照して補間法によ
りそれぞれ変化後の各位相データを求めるにしても極め
て複雑であり、かつ、そのデータ量も厖大となるから実
際に補償データを作成することは不可能に近い。

【００３２】

【効果】以上、詳細に説明したように、この発明におい
ては図１の実施例に示すように入力信号をＡ／Ｄコンバ
ータにてサンプリングしディジタル変換する際のサンプ
リング周波数を入力信号と所定の周波数関係をもって形
成するＰＬＬ回路９からそのサンプリング周波数をほぼ
同様に構成された他のＰＬＬ回路１６に取り込み、同Ｐ
ＬＬ回路１６において上記入力信号と所定の周波数関係
を有するクロック信号を形成し、上記Ａ／Ｄコンバータ
の入力側に設けられたローパスフィルタ（アンチエリア
シングフィルタ）へ加えそのカットオフ周波数を設定す
るようになっている。あるいは図３の他の実施例に示す
ように、１つのＰＬＬ回路２１により入力信号に対して
所定の周波数関係を有するＡ／Ｄコンバータのサンプリ
ング信号とローパスフィルタ（アンチエリアシングフィ
ルタ）のクロック信号とを形成し、同フィルタのカット
オフ周波数を設定するようになっている。これによりロ
ーパスフィルタのカットオフ周波数は、入力信号周波数
の変化に追随して変化し、所定の周波数に自動的に設定
される。

【００３３】このため、先行技術例における入力信号の
周波数測定部やローパスフィルタのクロック発生部、及
びそれに付随するソフトウェアを上記ＰＬＬ回路１６も
しくは２１に置き換えることが可能となり、ソフトウェ
ア関係の負担軽減に大きく寄与することができる。なお
、上記ローパスフィルタにおける基本波及び高調波の位
相遅れに対する補償データを比較的簡単に作成すること
ができ、位相遅れの補正を必要とするような周波数成分
の分析にも対応可能である。

【図面の簡単な説明】

【図１】この発明を適用したＡ／Ｄコンバータの入力回
路の構成を示すブロック線図。

【図２】ローパスフィルタにおける位相遅れ説明図。

【図３】この発明を適用した他の実施例の構成を示すブ
ロック線図。

【図４】従来のＡ／Ｄコンバータの入力回路の構成を示
すブロック線図。

【符号の説明】

２　　ローパスフィルタ（アンチエリアシングフィルタ
）３　　Ａ／Ｄコンバータ ９，１６，２１　　ＰＬＬ回路 １０，１７，２２　　電圧制御発振器 １１，１８，２３，２４　　分周器 １２，１９，２５　　位相比較器 １３，２０，２６　　ローパスフィルタｆ　　自走発振
周波数 ｆ（ｃ）　　カットオフ周波数 ｆ（ＣＫ）　　クロック周波数 ｆ（ｉ）　　入力信号周波数 ｆ（ｓ）　　サンプリング周波数 Ｋ，Ｓ　　分周定数

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　アナログ入力信号ｆ（ｉ）をカットオ
   フ周波数ｆ（ｃ）が所定値に設定されたアンチエリアシ
   ングフィルタ２に加えて不要の高周波成分を除去し、同
   フィルタ２の出力をＡ／Ｄコンバータ３により所定の周
   期でサンプリングしディジタル変換する入力処理部と、
   自走の可変発振周波数ｆを発生する電圧制御発振器１０
   、及びその発振周波数ｆを所定の分周率１／Ｓにてｆ／
   Ｓに分周する分周器１１、上記アナログ入力信号ｆ（ｉ
   ）の周波数と上記分周周波数ｆ／Ｓとの位相を比較しそ
   の位相差に関連した直流脈流電圧を送出する位相比較器
   １２、該位相比較器１２が送出する直流脈流電圧の直流
   成分を抽出して上記電圧制御発振器１０に加えその発振
   周波数ｆを変化させるローパスフィルタ１３を有するＰ
   ＬＬ回路９とを備え、上記アナログ入力信号ｆ（ｉ）の
   周波数と上記分周周波数ｆ／Ｓとを同期状態にさせたと
   きにおける電圧制御発振器１０の発振周波数ｆ（ｆ（ｉ
   ）×Ｓ）をサンプリング信号ｆ（ｓ）となして上記ＰＬ
   Ｌ回路９からＡ／Ｄコンバータ３に加えるＡ／Ｄコンバ
   ータの入力回路において、上記ＰＬＬ回路９からＡ／Ｄ
   コンバータ３に加わるサンプリング信号ｆ（ｓ）を取り
   込み、該信号の周波数ｆ（ｓ）に自走発振周波数ｆを所
   定値１／Ｋにて分周した周波数ｆ／Ｋを同期させ、その
   自走発振周波数ｆ（ｆ（ｓ）×Ｋ）をスイッチング用の
   クロック信号ｆ（ＣＫ）となして上記アンチエリアシン
   グフィルタ２に加え、同フイルタ２のカットオフ周波数
   ｆ（ｃ）を設定する他のＰＬＬ回路１６を備えているこ
   とを特徴とするＡ／Ｄコンバータの入力回路。
2. 【請求項２】　　上記ＰＬＬ回路１６は、自走の可変発
   振周波数ｆを発する電圧制御発振器１７と、その発振周
   波数ｆを所定の分周率１／Ｋにてｆ／Ｋに分周する分周
   器１８と、上記ＰＬＬ回路９からＡ／Ｄコンバータ３に
   加わるサンプリング信号ｆ（ｓ）を一方の入力にすると
   ともに上記分周器１８の分周信号周波数ｆ／Ｋを他方の
   入力となし、両周波数の位相を比較してその位相差に関
   連する直流脈流電圧を送出する位相比較器１９、及び該
   位相比較器１９が送出する直流脈流電圧の直流成分を抽
   出して上記電圧制御発振器１７に加えその発振周波数ｆ
   を変化させるローパスフィルタ２０とを備えている請求
   項１に記載のＡ／Ｄコンバータの入力回路。
3. 【請求項３】　　アナログ入力信号ｆ（ｉ）をカットオ
   フ周波数がｆ（ｃ）のアンチエリアシングフイルタ２に
   加えて不要の高周波成分を除去し、同フィルタ２の出力
   をＡ／Ｄコンバータ３により所定の周期１／ｆ（ｓ）に
   てサンプリングしディジタル変換する入力処理部と、上
   記カットオフ周波数ｆ（ｃ）を設定するためのクロック
   信号ｆ（ＣＫ）と上記サンプリング周期１／ｆ（ｓ）を
   設定するためのサンプリング信号ｆ（ｓ）とをそれぞれ
   形成するＰＬＬ回路２１を備えたＡ／Ｄコンバータの入
   力回路において、上記ＰＬＬ回路２１は、自走の可変発
   振周波数ｆを発生する電圧制御発振器２２と、その発振
   周波数ｆを所定の分周率１／Ｋにてｆ／Ｋに分周する第
   １の分周器２３と、該第１の分周器２３の分周周波数ｆ
   ／Ｋを所定の分周率１／Ｓにてｆ／ＫＳに分周する第２
   の分周器２４と、同第２の分周器２４の分周周波数ｆ／
   ＫＳを一方の入力にするとともに上記アナログ入力信号
   ｆ（ｉ）を他方の入力となし、両周波数の位相を比較し
   てその位相差に関連する直流脈流電圧を送出する位相比
   較器２５と、該位相比較器２５が送出する直流脈流電圧
   の直流成分を抽出して上記電圧制御発振器２２に加えそ
   の発振周波数ｆを変化させるローパスフィルタ２６とを
   備え、上記第２の分周器２４の分周周波数ｆ／ＫＳがア
   ナログ入力信号周波数ｆ（ｉ）に対して同期状態となっ
   たときの上記電圧制御発振器２２の発振周波数ｆをクロ
   ック信号ｆ（ＣＫ）となして上記アンチエリアシングフ
   ィルタ２に加え同フィルタ２のカットオフ周波数ｆ（ｃ
   ）を設定し、かつ、上記第１の分周器２３の分周周波数
   ｆ／Ｋをサンプリング信号ｆ（ｓ）として上記Ａ／Ｄコ
   ンバータ３に加えそのサンプリング周期を設定すること
   を特徴とするＡ／Ｄコンバータの入力回路。