JPH10303708A - 周波数逓倍回路 - Google Patents
周波数逓倍回路Info
- Publication number
- JPH10303708A JPH10303708A JP10794897A JP10794897A JPH10303708A JP H10303708 A JPH10303708 A JP H10303708A JP 10794897 A JP10794897 A JP 10794897A JP 10794897 A JP10794897 A JP 10794897A JP H10303708 A JPH10303708 A JP H10303708A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- signal
- frequency
- output signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【課題】 入力信号と出力信号の位相差の変動を抑制可
能な周波数逓倍回路を提供することを目的とする。 【解決手段】 周波数逓倍器１の出力信号は電圧制御型
位相可変回路２に入力される。電圧制御型位相可変回路
２の出力信号は、１／ｎ分周器３によって１／ｎに分周
され、位相比較器４に入力される。位相比較器４では、
周波数逓倍器１の入力信号と１／ｎ分周器３の出力信号
の位相を比較し、入力信号と出力信号の位相差を検出す
る。この位相差を示す直流成分を抽出するため、ローパ
スフィルタ５を通過させ、ローパスフィルタ５の出力を
増幅器７に入力する。増幅器７は、この直流信号と逆相
を基準電圧としており、直流信号と基準電圧の電圧差に
比例した電圧を電圧制御型位相可変回路２の電圧制御端
子に供給する。
能な周波数逓倍回路を提供することを目的とする。 【解決手段】 周波数逓倍器１の出力信号は電圧制御型
位相可変回路２に入力される。電圧制御型位相可変回路
２の出力信号は、１／ｎ分周器３によって１／ｎに分周
され、位相比較器４に入力される。位相比較器４では、
周波数逓倍器１の入力信号と１／ｎ分周器３の出力信号
の位相を比較し、入力信号と出力信号の位相差を検出す
る。この位相差を示す直流成分を抽出するため、ローパ
スフィルタ５を通過させ、ローパスフィルタ５の出力を
増幅器７に入力する。増幅器７は、この直流信号と逆相
を基準電圧としており、直流信号と基準電圧の電圧差に
比例した電圧を電圧制御型位相可変回路２の電圧制御端
子に供給する。
Description
【０００１】
【発明の属する技術分野】本発明は、周波数逓倍回路に
関し、特に、入力信号と出力信号の位相差を制御可能な
周波数逓倍回路に関する。
関し、特に、入力信号と出力信号の位相差を制御可能な
周波数逓倍回路に関する。
【０００２】
【従来の技術】従来の代表的な周波数逓倍回路の一例を
図７に示す。図７において、８１は周波数逓倍器であ
り、発振器を用いることなく、入力信号の周波数を直接
ｎ倍（ｎは正の整数）に逓倍した出力信号を発生する。
図８は周波数逓倍器８１の具体的構成例を示しており、
２逓倍回路９１を多段接続したものである。２逓倍回路
９１はアナログ乗算器９２と９０度移相器９３から構成
されている。入力信号は二つに分岐しており、一方の信
号は直接アナログ乗算器９２に入力され、他方の信号が
９０度移相器９３を介してアナログ乗算器９２に入力さ
れる。
図７に示す。図７において、８１は周波数逓倍器であ
り、発振器を用いることなく、入力信号の周波数を直接
ｎ倍（ｎは正の整数）に逓倍した出力信号を発生する。
図８は周波数逓倍器８１の具体的構成例を示しており、
２逓倍回路９１を多段接続したものである。２逓倍回路
９１はアナログ乗算器９２と９０度移相器９３から構成
されている。入力信号は二つに分岐しており、一方の信
号は直接アナログ乗算器９２に入力され、他方の信号が
９０度移相器９３を介してアナログ乗算器９２に入力さ
れる。
【０００３】アナログ乗算器では、以下の式の処理を行
うことによって、入力信号の周波数の２倍の周波数を有
する出力信号を発生する。 ｓｉｎ（ωｔ）×ｃｏｓ（ωｔ）＝１／２ｓｉｎ（２ωｔ）…（１） （１）式より得られた２逓倍の信号を次段の２逓倍回路
９１に入力し、この処理をｍ段接続することにより、ｎ
＝２＊＊ｍ（２のｍ乗）として、入力信号の周波数のｎ
倍の周波数を有する出力信号を得ることができる。
うことによって、入力信号の周波数の２倍の周波数を有
する出力信号を発生する。 ｓｉｎ（ωｔ）×ｃｏｓ（ωｔ）＝１／２ｓｉｎ（２ωｔ）…（１） （１）式より得られた２逓倍の信号を次段の２逓倍回路
９１に入力し、この処理をｍ段接続することにより、ｎ
＝２＊＊ｍ（２のｍ乗）として、入力信号の周波数のｎ
倍の周波数を有する出力信号を得ることができる。
【０００４】また、図９はＰＬＬ回路を用いた周波数逓
倍回路の一例を示している。図９において、周波数逓倍
回路は、位相比較器１０１、ローパスフィルタ１０２、
増幅器１０３、電圧制御発振器１０４及び１／ｎ分周器
１０５から構成されている。位相比較器１０１は、入力
信号のｎ倍の周波数で発振する電圧制御発振器１０４の
出力信号を１／ｎ分周器１０５で分周した信号と入力信
号との位相差を検出し、その位相差に応じた誤差信号電
圧を出力する。この誤差信号電圧は、ローパスフィルタ
１０２で高周波成分や雑音が除去され増幅器１０３で増
幅された後、電圧制御発振器１０４に供給される。これ
によって、電圧制御発振器１０４の出力信号周波数が安
定化され、入力信号と同期が取れたｎ倍の逓倍信号を得
ることができる。
倍回路の一例を示している。図９において、周波数逓倍
回路は、位相比較器１０１、ローパスフィルタ１０２、
増幅器１０３、電圧制御発振器１０４及び１／ｎ分周器
１０５から構成されている。位相比較器１０１は、入力
信号のｎ倍の周波数で発振する電圧制御発振器１０４の
出力信号を１／ｎ分周器１０５で分周した信号と入力信
号との位相差を検出し、その位相差に応じた誤差信号電
圧を出力する。この誤差信号電圧は、ローパスフィルタ
１０２で高周波成分や雑音が除去され増幅器１０３で増
幅された後、電圧制御発振器１０４に供給される。これ
によって、電圧制御発振器１０４の出力信号周波数が安
定化され、入力信号と同期が取れたｎ倍の逓倍信号を得
ることができる。
【０００５】
【発明が解決しようとする課題】図７に示した発振器を
用いない周波数逓倍回路では、周波数の変動はほとんど
発生しないが、電源電圧、温度などの環境変化及び構成
素子の特性ばらつき等に起因して出力信号の位相が変化
してしまい、入力信号と出力信号の位相差が一定になら
ないという問題がある。
用いない周波数逓倍回路では、周波数の変動はほとんど
発生しないが、電源電圧、温度などの環境変化及び構成
素子の特性ばらつき等に起因して出力信号の位相が変化
してしまい、入力信号と出力信号の位相差が一定になら
ないという問題がある。
【０００６】また、図９に示した周波数逓倍回路では、
入力信号と出力信号の周波数の位相差をフィードバック
処理しているので位相差を一定にできるが、電圧制御発
振器１０４で出力信号の周波数を決定しているため、Ｐ
ＬＬ回路内のオフセットにより周波数が変動しジッタが
発生するという問題がある。
入力信号と出力信号の周波数の位相差をフィードバック
処理しているので位相差を一定にできるが、電圧制御発
振器１０４で出力信号の周波数を決定しているため、Ｐ
ＬＬ回路内のオフセットにより周波数が変動しジッタが
発生するという問題がある。
【０００７】本発明は、入力信号と出力信号の位相差を
検出し、検出した位相差を所定の値に制御可能とするこ
とにより位相差の変動を抑制可能な周波数逓倍回路を提
供することを目的とする。なお、特開昭６１−２２４６
１４号公報には、クロック発振回路を用いた位相差を可
変可能な周波数逓倍回路が記載されているが、位相差を
検出して位相差を制御するものでない。
検出し、検出した位相差を所定の値に制御可能とするこ
とにより位相差の変動を抑制可能な周波数逓倍回路を提
供することを目的とする。なお、特開昭６１−２２４６
１４号公報には、クロック発振回路を用いた位相差を可
変可能な周波数逓倍回路が記載されているが、位相差を
検出して位相差を制御するものでない。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、請求項１にかかる発明は、入力信号の周波数に対し
てｎ倍の周波数を有する信号を出力する周波数逓倍器
と、この周波数逓倍器の出力信号の位相を可変とする位
相可変回路とを備え、この位相可変回路の出力を出力信
号とする周波数逓倍回路において、上記位相可変回路の
出力信号を１／ｎに分周する分周器と、入力信号と分周
器の出力信号の位相の比較を行う位相比較器と、この位
相比較器で得られた位相差に基づき上記位相可変回路の
位相可変量を決定する位相可変量決定手段とを設けた構
成としてある。
め、請求項１にかかる発明は、入力信号の周波数に対し
てｎ倍の周波数を有する信号を出力する周波数逓倍器
と、この周波数逓倍器の出力信号の位相を可変とする位
相可変回路とを備え、この位相可変回路の出力を出力信
号とする周波数逓倍回路において、上記位相可変回路の
出力信号を１／ｎに分周する分周器と、入力信号と分周
器の出力信号の位相の比較を行う位相比較器と、この位
相比較器で得られた位相差に基づき上記位相可変回路の
位相可変量を決定する位相可変量決定手段とを設けた構
成としてある。
【０００９】周波数逓倍器は、入力信号の周波数に対し
てｎ倍の周波数を有する信号を出力する。この出力信号
は、位相可変手段を介して１／ｎ分周器によって１／ｎ
に分周され、位相比較器で入力信号と位相比較され、入
力信号と出力信号の位相差が検出される。位相可変量決
定手段は、入力信号と出力信号の位相差に基づいて位相
可変回路の位相可変量を決定する。位相可変回路は、決
定された位相可変量だけ周波数逓倍器の出力信号の位相
を可変させ、この位相可変後の出力信号を周波数逓倍回
路の出力とする。したがって、この構成によれば、検出
した位相差が所定の値に制御されるので位相差の変動を
抑制できる。
てｎ倍の周波数を有する信号を出力する。この出力信号
は、位相可変手段を介して１／ｎ分周器によって１／ｎ
に分周され、位相比較器で入力信号と位相比較され、入
力信号と出力信号の位相差が検出される。位相可変量決
定手段は、入力信号と出力信号の位相差に基づいて位相
可変回路の位相可変量を決定する。位相可変回路は、決
定された位相可変量だけ周波数逓倍器の出力信号の位相
を可変させ、この位相可変後の出力信号を周波数逓倍回
路の出力とする。したがって、この構成によれば、検出
した位相差が所定の値に制御されるので位相差の変動を
抑制できる。
【００１０】請求項２に記載された発明は、請求項１の
周波数逓倍回路において、上記位相可変量決定手段は、
上記位相比較器で得られた位相差を直流信号に変換する
ローパスフィルタと、この直流信号の逆相を基準電圧と
する増幅器とを備え、上記ローパスフィルタから出力さ
れた直流信号を上記増幅器に入力し、直流信号と基準電
圧の電圧差に比例した電圧信号を上記位相可変回路に供
給する構成としてある。
周波数逓倍回路において、上記位相可変量決定手段は、
上記位相比較器で得られた位相差を直流信号に変換する
ローパスフィルタと、この直流信号の逆相を基準電圧と
する増幅器とを備え、上記ローパスフィルタから出力さ
れた直流信号を上記増幅器に入力し、直流信号と基準電
圧の電圧差に比例した電圧信号を上記位相可変回路に供
給する構成としてある。
【００１１】この構成によれば、位相比較器で検出され
た入力信号と出力信号の位相差が直流信号に変換され、
この直流信号の逆相の基準電圧と直流信号の電圧差に比
例した電圧信号が位相可変回路に供給される。したがっ
て、入力信号と１／ｎに分周された出力信号の位相差が
零になるよう出力信号の位相が可変され、入力信号と出
力信号の周波数の位相差が一定になる。
た入力信号と出力信号の位相差が直流信号に変換され、
この直流信号の逆相の基準電圧と直流信号の電圧差に比
例した電圧信号が位相可変回路に供給される。したがっ
て、入力信号と１／ｎに分周された出力信号の位相差が
零になるよう出力信号の位相が可変され、入力信号と出
力信号の周波数の位相差が一定になる。
【００１２】請求項３にかかる発明は、請求項２の周波
数逓倍回路において、上記増幅器の基準電圧を任意に可
変可能に構成したことを特徴とする周波数逓倍回路を趣
旨とする。この構成によれば、増幅器の基準電圧を任意
に可変可能としたので、入力信号と出力信号の周波数の
位相差を任意に設定できる。
数逓倍回路において、上記増幅器の基準電圧を任意に可
変可能に構成したことを特徴とする周波数逓倍回路を趣
旨とする。この構成によれば、増幅器の基準電圧を任意
に可変可能としたので、入力信号と出力信号の周波数の
位相差を任意に設定できる。
【００１３】請求項４に記載された発明は、請求項１乃
至３のいずれかに記載された周波数逓倍回路において、
周波数逓倍器は、発振器を用いることなく入力信号の周
波数を直接ｎ倍し出力信号を生成するよう構成されてい
ることを特徴とする周波数逓倍回路を趣旨とする。この
構成によれば、周波数逓倍器は発振器を用いていないの
で、周波数の変動が少なくジッタが抑制される。
至３のいずれかに記載された周波数逓倍回路において、
周波数逓倍器は、発振器を用いることなく入力信号の周
波数を直接ｎ倍し出力信号を生成するよう構成されてい
ることを特徴とする周波数逓倍回路を趣旨とする。この
構成によれば、周波数逓倍器は発振器を用いていないの
で、周波数の変動が少なくジッタが抑制される。
【００１４】
【発明の実施の形態】以下、図面にもとづいて本発明の
実施の形態を説明する。図１は本発明の実施の形態の周
波数逓倍回路を表すブロック図であり、１は周波数逓倍
器である。この周波数逓倍器１は、入力信号をｎ倍に逓
倍し、入力信号の周波数に対してｎ倍の周波数を有する
出力信号を出力する。周波数逓倍器１の具体的構成は図
８に示した従来の周波数逓倍器と同じであり、周波数逓
倍器１は発振器を用いることなく入力信号を直接ｎ倍に
逓倍するよう構成されている。
実施の形態を説明する。図１は本発明の実施の形態の周
波数逓倍回路を表すブロック図であり、１は周波数逓倍
器である。この周波数逓倍器１は、入力信号をｎ倍に逓
倍し、入力信号の周波数に対してｎ倍の周波数を有する
出力信号を出力する。周波数逓倍器１の具体的構成は図
８に示した従来の周波数逓倍器と同じであり、周波数逓
倍器１は発振器を用いることなく入力信号を直接ｎ倍に
逓倍するよう構成されている。
【００１５】周波数逓倍器１の出力信号は電圧制御型位
相可変回路２に入力される。電圧制御型位相可変回路２
は、周波数逓倍器１の出力信号の位相を可変し、この位
相可変後の出力信号を周波数逓倍回路の出力とする。図
２は電圧制御型位相可変回路２を構成する位相可変器を
示すブロック図であり、位相シフト回路２１及び電流合
成回路２２から構成される。位相シフト回路２１は抵抗
と容量により、位相シフト回路２１の入力信号から＋４
５ｄｅｇ、−４５ｄｅｇの信号を生成する。電流合成回
路２２は、差動増幅器を２段カスケード接続し、上段の
差動対に＋４５ｄｅｇ、−４５ｄｅｇの信号を入力し
て、下段を電圧制御することにより合成比を変化させ、
−４５ｄｅｇから＋４５ｄｅｇの連続的な位相可変を可
能にしている。この位相可変器を４段接続することによ
り、−１８０ｄｅｇから＋１８０ｄｅｇの入力信号１周
期の位相を可変することができる。
相可変回路２に入力される。電圧制御型位相可変回路２
は、周波数逓倍器１の出力信号の位相を可変し、この位
相可変後の出力信号を周波数逓倍回路の出力とする。図
２は電圧制御型位相可変回路２を構成する位相可変器を
示すブロック図であり、位相シフト回路２１及び電流合
成回路２２から構成される。位相シフト回路２１は抵抗
と容量により、位相シフト回路２１の入力信号から＋４
５ｄｅｇ、−４５ｄｅｇの信号を生成する。電流合成回
路２２は、差動増幅器を２段カスケード接続し、上段の
差動対に＋４５ｄｅｇ、−４５ｄｅｇの信号を入力し
て、下段を電圧制御することにより合成比を変化させ、
−４５ｄｅｇから＋４５ｄｅｇの連続的な位相可変を可
能にしている。この位相可変器を４段接続することによ
り、−１８０ｄｅｇから＋１８０ｄｅｇの入力信号１周
期の位相を可変することができる。
【００１６】図１において、電圧制御型位相可変回路２
の出力信号は、１／ｎ分周器３によって１／ｎに分周さ
れ、位相比較器４に入力される。位相比較器４では、周
波数逓倍器１の入力信号と１／ｎ分周器３の出力信号
（すなわち、１／ｎに分周された電圧制御型位相可変回
路２の出力信号）の位相を比較し、入力信号と出力信号
の位相差を検出する。
の出力信号は、１／ｎ分周器３によって１／ｎに分周さ
れ、位相比較器４に入力される。位相比較器４では、周
波数逓倍器１の入力信号と１／ｎ分周器３の出力信号
（すなわち、１／ｎに分周された電圧制御型位相可変回
路２の出力信号）の位相を比較し、入力信号と出力信号
の位相差を検出する。
【００１７】図３は位相比較器４の具体的構成を表すブ
ロック図である。図３において、周波数逓倍器１の入力
信号は、直接、アナログ乗算器３１に入力され、１／ｎ
分周器３の出力信号は９０ｄｅｇ移相器３２を介してア
ナログ乗算器３１に入力される。アナログ乗算器３１で
は、以下の式の処理を行うことによって、周波数逓倍器
１の入力信号と１／ｎに分周された電圧制御型位相可変
回路２の出力信号との位相差を検出する。 ｓｉｎ（ωｔ）×ｃｏｓ（ωｔ＋θ） ＝１／２（ｓｉｎ（２ωｔ＋θ）＋ｓｉｎθ）…（２） （２）式において、１／２ｓｉｎθが位相差を示す直流
成分となる。
ロック図である。図３において、周波数逓倍器１の入力
信号は、直接、アナログ乗算器３１に入力され、１／ｎ
分周器３の出力信号は９０ｄｅｇ移相器３２を介してア
ナログ乗算器３１に入力される。アナログ乗算器３１で
は、以下の式の処理を行うことによって、周波数逓倍器
１の入力信号と１／ｎに分周された電圧制御型位相可変
回路２の出力信号との位相差を検出する。 ｓｉｎ（ωｔ）×ｃｏｓ（ωｔ＋θ） ＝１／２（ｓｉｎ（２ωｔ＋θ）＋ｓｉｎθ）…（２） （２）式において、１／２ｓｉｎθが位相差を示す直流
成分となる。
【００１８】この位相差を示す直流成分を抽出するた
め、位相比較器４の出力信号（（２）式で表わされた出
力）から高調波成分である１／２ｓｉｎ（２ωｔ＋θ）
を除去する目的で、位相比較器４の出力信号をローパス
フィルタ５（図１）を通過させる。ローパスフィルタ５
の帯域は、１／２ｓｉｎ（２ωｔ＋θ）の高調波成分を
抑制するよう設定される。
め、位相比較器４の出力信号（（２）式で表わされた出
力）から高調波成分である１／２ｓｉｎ（２ωｔ＋θ）
を除去する目的で、位相比較器４の出力信号をローパス
フィルタ５（図１）を通過させる。ローパスフィルタ５
の帯域は、１／２ｓｉｎ（２ωｔ＋θ）の高調波成分を
抑制するよう設定される。
【００１９】図１において、ローパスフィルタ５の出
力、すなわち、周波数逓倍器１の入力信号と１／ｎに分
周された電圧制御型位相可変回路２の出力信号との位相
差を示す直流信号は増幅器７に入力される。増幅器７
は、この直流信号と逆相を基準電圧としており、直流信
号と基準電圧の電圧差に比例した電圧を電圧制御型位相
可変回路２の電圧制御端子に供給する。
力、すなわち、周波数逓倍器１の入力信号と１／ｎに分
周された電圧制御型位相可変回路２の出力信号との位相
差を示す直流信号は増幅器７に入力される。増幅器７
は、この直流信号と逆相を基準電圧としており、直流信
号と基準電圧の電圧差に比例した電圧を電圧制御型位相
可変回路２の電圧制御端子に供給する。
【００２０】以上のように構成された上記実施の形態の
作動を図４を用いて説明する。図４において、（ａ）は
周波数逓倍器１に入力される入力信号の波形であり、こ
の入力信号は周波数逓倍器１によりｎ倍に逓倍されて
（ｂ）に示すような波形を有する出力信号になる。周波
数逓倍器１の出力信号（ｂ）は、電圧制御型位相可変回
路２によって、（ｃ）に示すように位相可変される。電
圧制御型位相可変回路２によって位相可変された出力信
号（ｃ）は、１／ｎ分周器３によって、（ｄ）に示すよ
うに１／ｎに分周された波形になる。位相比較器４で
は、（ａ）の入力信号波形と（ｄ）の１／ｎ分周器出力
信号波形の位相差を比較し、（ｅ）に示す信号波形を得
る。この（ｅ）の信号波形がローパスフィルタ５を通過
すると、高調波成分が除去されて（ｆ）に示す直流信号
になる。
作動を図４を用いて説明する。図４において、（ａ）は
周波数逓倍器１に入力される入力信号の波形であり、こ
の入力信号は周波数逓倍器１によりｎ倍に逓倍されて
（ｂ）に示すような波形を有する出力信号になる。周波
数逓倍器１の出力信号（ｂ）は、電圧制御型位相可変回
路２によって、（ｃ）に示すように位相可変される。電
圧制御型位相可変回路２によって位相可変された出力信
号（ｃ）は、１／ｎ分周器３によって、（ｄ）に示すよ
うに１／ｎに分周された波形になる。位相比較器４で
は、（ａ）の入力信号波形と（ｄ）の１／ｎ分周器出力
信号波形の位相差を比較し、（ｅ）に示す信号波形を得
る。この（ｅ）の信号波形がローパスフィルタ５を通過
すると、高調波成分が除去されて（ｆ）に示す直流信号
になる。
【００２１】直流信号（ｆ）は、直流信号（ｆ）の逆相
を基準電圧とする増幅器６で、図５に示すように基準電
圧と直流信号（ｆ）の電圧差（ΔＶ）に比例した電圧を
生成する。この電圧は電圧制御型位相可変回路２の電圧
制御端子に供給され、図６に示すように、供給された電
圧に比例して周波数逓倍器１の出力信号（ｂ）の位相を
可変させ出力信号（ｃ）を得る。これによって、直流信
号（ｆ）と増幅器６の基準電圧の電圧差を零とするよう
に帰還がかかり、入力信号（ａ）と出力信号（ｃ）の位
相差が一定になる。すなわち、入力信号（ａ）と１／ｎ
分周器３の出力信号（ｄ）の位相が一致するように、入
力信号（ａ）と出力信号（ｃ）の位相差が一定になる。
を基準電圧とする増幅器６で、図５に示すように基準電
圧と直流信号（ｆ）の電圧差（ΔＶ）に比例した電圧を
生成する。この電圧は電圧制御型位相可変回路２の電圧
制御端子に供給され、図６に示すように、供給された電
圧に比例して周波数逓倍器１の出力信号（ｂ）の位相を
可変させ出力信号（ｃ）を得る。これによって、直流信
号（ｆ）と増幅器６の基準電圧の電圧差を零とするよう
に帰還がかかり、入力信号（ａ）と出力信号（ｃ）の位
相差が一定になる。すなわち、入力信号（ａ）と１／ｎ
分周器３の出力信号（ｄ）の位相が一致するように、入
力信号（ａ）と出力信号（ｃ）の位相差が一定になる。
【００２２】以上説明したように本実施の形態によれ
ば、電源電圧、温度などの環境変化あるいは構成素子の
特性ばらつき等が発生しても、入力信号（ａ）と出力信
号（ｃ）の位相差を一定にすることができる。また、周
波数逓倍器１は発振器を用いていないので、周波数の変
動が少なくジッタが抑制される。
ば、電源電圧、温度などの環境変化あるいは構成素子の
特性ばらつき等が発生しても、入力信号（ａ）と出力信
号（ｃ）の位相差を一定にすることができる。また、周
波数逓倍器１は発振器を用いていないので、周波数の変
動が少なくジッタが抑制される。
【００２３】なお、上記の実施の形態において、増幅器
６の基準電圧を直流信号（ｆ）と逆相の基準電圧以外に
してもよく、この場合は、基準電圧に応じた入力信号
（ａ）と出力信号（ｃ）の位相差を得ることができる。
したがって、基準電圧を任意に設定可能な手段を設ける
ことにより、入力信号（ａ）と出力信号（ｃ）の位相差
を任意の値に設定することが可能となる。
６の基準電圧を直流信号（ｆ）と逆相の基準電圧以外に
してもよく、この場合は、基準電圧に応じた入力信号
（ａ）と出力信号（ｃ）の位相差を得ることができる。
したがって、基準電圧を任意に設定可能な手段を設ける
ことにより、入力信号（ａ）と出力信号（ｃ）の位相差
を任意の値に設定することが可能となる。
【００２４】
【発明の効果】以上説明したように、請求項１の発明に
よれば、電源電圧、温度などの環境変化あるいは構成素
子の特性ばらつき等が発生しても、入力信号と出力信号
の位相差が所定の値に制御されるので位相差の変動を抑
制できる。また。請求項２の発明によれば、電源電圧、
温度などの環境変化あるいは構成素子の特性ばらつき等
が発生しても、入力信号と出力信号の周波数の位相差が
一定になる。
よれば、電源電圧、温度などの環境変化あるいは構成素
子の特性ばらつき等が発生しても、入力信号と出力信号
の位相差が所定の値に制御されるので位相差の変動を抑
制できる。また。請求項２の発明によれば、電源電圧、
温度などの環境変化あるいは構成素子の特性ばらつき等
が発生しても、入力信号と出力信号の周波数の位相差が
一定になる。
【００２５】請求項３の発明によれば、増幅器の基準電
圧を任意に設定することにより、入力信号と出力信号の
周波数の位相差を任意に設定できる。請求項４の発明に
よれば、周波数逓倍器は発振器を用いていないので、逓
倍さされた高速信号のジッタを抑制できる。
圧を任意に設定することにより、入力信号と出力信号の
周波数の位相差を任意に設定できる。請求項４の発明に
よれば、周波数逓倍器は発振器を用いていないので、逓
倍さされた高速信号のジッタを抑制できる。
【図１】本発明の実施の形態の周波数逓倍回路のブロッ
ク図である。
ク図である。
【図２】電圧制御型位相可変回路２を構成する位相可変
器を示すブロック図である。
器を示すブロック図である。
【図３】位相比較器４の具体的構成を表すブロック図で
ある。
ある。
【図４】本発明の実施の形態の作動を示す図である。
【図５】増幅器６の入出力電圧特性を示す図である。
【図６】電圧制御型位相可変回路２の位相可変特性を示
す図である。
す図である。
【図７】従来の周波数逓倍回路の例を示す図である。
【図８】従来の周波数逓倍回路の具体的構成を示す図で
ある。
ある。
【図９】従来のＰＬＬ回路を用いた周波数逓倍回路の例
を示す図である。
を示す図である。
１ 周波数逓倍器 ２ 電圧制御型位相可変回路 ３ １／ｎ分周器 ４ 位相比較器 ５ ローパスフィルタ ６ 増幅器
Claims (4)
- 【請求項１】 入力信号の周波数に対してｎ倍の周波数
を有する信号を出力する周波数逓倍器と、この周波数逓
倍器の出力信号の位相を可変とする位相可変回路とを備
え、この位相可変回路の出力を出力信号とする周波数逓
倍回路において、 上記位相可変回路の出力信号を１／ｎに分周する分周器
と、 入力信号と分周器の出力信号の位相の比較を行う位相比
較器と、 この位相比較器で得られた位相差に基づき上記位相可変
回路の位相可変量を決定する位相可変量決定手段と、 を設けたことを特徴とする周波数逓倍回路。 - 【請求項２】 請求項１に記載の周波数逓倍回路におい
て、 上記位相可変量決定手段は、上記位相比較器で得られた
位相差を直流信号に変換するローパスフィルタと、この
直流信号の逆相を基準電圧とする増幅器とを備え、 上記ローパスフィルタから出力された直流信号を上記増
幅器に入力し、直流信号と基準電圧の電圧差に比例した
電圧信号を上記位相可変回路に供給することを特徴とす
る周波数逓倍回路。 - 【請求項３】 請求項２に記載の周波数逓倍回路におい
て、 上記増幅器の基準電圧を任意に可変可能に構成したこと
を特徴とする周波数逓倍回路。 - 【請求項４】 請求項１乃至３のいずれかに記載された
周波数逓倍回路において、 上記周波数逓倍器は、発振器を用いることなく入力信号
の周波数を直接ｎ倍し出力信号を生成するよう構成され
ていることを特徴とする周波数逓倍回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10794897A JPH10303708A (ja) | 1997-04-24 | 1997-04-24 | 周波数逓倍回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10794897A JPH10303708A (ja) | 1997-04-24 | 1997-04-24 | 周波数逓倍回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303708A true JPH10303708A (ja) | 1998-11-13 |
Family
ID=14472119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10794897A Pending JPH10303708A (ja) | 1997-04-24 | 1997-04-24 | 周波数逓倍回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303708A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005295542A (ja) * | 2004-04-02 | 2005-10-20 | Tektronix Inc | 直線性補償回路 |
| JP5553463B1 (ja) * | 2014-03-13 | 2014-07-16 | 株式会社ソニック | パルス圧縮超音波探知装置 |
| US10680621B1 (en) | 2019-02-28 | 2020-06-09 | Keysight Technologies, Inc. | Phase stabilization for a frequency multiplier |
-
1997
- 1997-04-24 JP JP10794897A patent/JPH10303708A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005295542A (ja) * | 2004-04-02 | 2005-10-20 | Tektronix Inc | 直線性補償回路 |
| JP5553463B1 (ja) * | 2014-03-13 | 2014-07-16 | 株式会社ソニック | パルス圧縮超音波探知装置 |
| US10680621B1 (en) | 2019-02-28 | 2020-06-09 | Keysight Technologies, Inc. | Phase stabilization for a frequency multiplier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6891413B2 (en) | Periodic signal controller | |
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| KR930018947A (ko) | 2중 루프 pll회로 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| US4862106A (en) | Signal generating apparatus using PLL circuit | |
| JP2000278126A (ja) | Ｐｌｌ回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH0758635A (ja) | 周波数シンセサイザ | |
| KR100195280B1 (ko) | 소자의 변화에 무관한 위상 변환 장치 | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JPS63240215A (ja) | Ｐｌｌ回路 | |
| JPH0787368B2 (ja) | 外部制御型原子発振器 | |
| KR100213260B1 (ko) | 주파수 체배기 | |
| KR0183791B1 (ko) | 동기 위상 루프회로에서의 주파수 변환 장치 | |
| JPH077328A (ja) | Ｆｍ復調回路 | |
| JP3148442B2 (ja) | 電力計 | |
| JPS61125229A (ja) | Ｐｌｌ回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| JPH02180429A (ja) | Ｐｌｌ回路 | |
| JPH04372226A (ja) | Ａ／ｄコンバータの入力回路 | |
| JP2656546B2 (ja) | 位相同期発振器 | |
| KR950035043A (ko) | 발진기, 그것을 이용한 신세사이저 튜너 회로 및 am 동기 검파 회로 | |
| JPH04288708A (ja) | 周波数シンセサイザー | |
| JPH07193462A (ja) | 移相器 | |
| KR19980026106A (ko) | 주파수 체배장치 |