JPS61125229A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPS61125229A JPS61125229A JP59246508A JP24650884A JPS61125229A JP S61125229 A JPS61125229 A JP S61125229A JP 59246508 A JP59246508 A JP 59246508A JP 24650884 A JP24650884 A JP 24650884A JP S61125229 A JPS61125229 A JP S61125229A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- frequency
- constant current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は、例えば周波数逓倍器に使用されるＰＬＬ回路
に関する。
に関する。
［発明の技術的背景とその問題点］
ＰＬＬ（ｐｈａｓｅ １ｏｃｋｅｄ １ｏｏｐ）回
路は、周波数逓倍器及び変調波の検波器等に使用される
など、応用範囲の広い回路として知られている。従来、
ＰＬＬ回路は、基本的には第２図に示すような構成の回
路である。、即ち、位相検波器１０により、入力信号Ｉ
と電圧制御発振器（以下ＶＣＯと称す）１１の出力信号
とが比較されて、各信号の周波数及び位相の差に応じた
誤差電圧信号Ｅが出力される。この誤差電圧信号Ｅは、
低域フィルタ（以下ＬＰＦと称す）１２を通じて、ＶＣ
ｏｌｌへ負帰還される。
路は、周波数逓倍器及び変調波の検波器等に使用される
など、応用範囲の広い回路として知られている。従来、
ＰＬＬ回路は、基本的には第２図に示すような構成の回
路である。、即ち、位相検波器１０により、入力信号Ｉ
と電圧制御発振器（以下ＶＣＯと称す）１１の出力信号
とが比較されて、各信号の周波数及び位相の差に応じた
誤差電圧信号Ｅが出力される。この誤差電圧信号Ｅは、
低域フィルタ（以下ＬＰＦと称す）１２を通じて、ＶＣ
ｏｌｌへ負帰還される。
これにより、入力信号ＩとＶＣＯｌｌの発振周波数及び
位相差を低減する方向に、ＶＣ○１１の発振周波数が変
化されるように制御される。そして、入力信号ＩとＶＣ
Ｏｌｌの出力信号とにおける周波数及び位相の比が一定
になる点で、ＰＬＬ回路の動作が安定することになる。
位相差を低減する方向に、ＶＣ○１１の発振周波数が変
化されるように制御される。そして、入力信号ＩとＶＣ
Ｏｌｌの出力信号とにおける周波数及び位相の比が一定
になる点で、ＰＬＬ回路の動作が安定することになる。
ここで、入力信号ＩとＶＣＯｌｌの出力信号との周波数
比が１対１の場合で、入力信号Ｉの周波数ｆＯとＶｃｏ
ｌｌの発振周波数ｆ１とが位相検波されると、位相検波
器１゜カラ１ｔ ｒｆＯ＋ｆＩ Ｊ成分、！：ｒｌｆＯ
−ｆ１ １Ｊ成分を含む信号が出力される。Ｌ Ｐ Ｆ
１２では、ｒｌｆｏ−ｆＩ Ｎ成分のみの信号△Ｖ
が取出されて、ＶＣＯｌｌへ帰還される。Ｖ ＣＯ１１
は、信号Δ■を電圧制御信号として、発振周波数を「１
ｆｏ−ｆＩ Ｎ以上可変できるように構成されること
により、入力信号Ｉの周波数を引込むことが可能となる
。
比が１対１の場合で、入力信号Ｉの周波数ｆＯとＶｃｏ
ｌｌの発振周波数ｆ１とが位相検波されると、位相検波
器１゜カラ１ｔ ｒｆＯ＋ｆＩ Ｊ成分、！：ｒｌｆＯ
−ｆ１ １Ｊ成分を含む信号が出力される。Ｌ Ｐ Ｆ
１２では、ｒｌｆｏ−ｆＩ Ｎ成分のみの信号△Ｖ
が取出されて、ＶＣＯｌｌへ帰還される。Ｖ ＣＯ１１
は、信号Δ■を電圧制御信号として、発振周波数を「１
ｆｏ−ｆＩ Ｎ以上可変できるように構成されること
により、入力信号Ｉの周波数を引込むことが可能となる
。
ところで、位相検波器１０の出力信号においてＮｆＯ−
ｆｌ ＩＪ酸成分大きい場合、Ｌ Ｐ Ｆ １２のカ
ットオフ周波数を高く設定する必要がある。
ｆｌ ＩＪ酸成分大きい場合、Ｌ Ｐ Ｆ １２のカ
ットオフ周波数を高く設定する必要がある。
しかしながら、ＬＰＦ１２のカットオフ周波数は、通常
では入力信号Ｉの高周波ノイズや位相変動に応答しない
ように設定される必要がある。また、ＬＰＦ１２のカッ
トオフ周波数は、ＶＣＯｌｌ及びＬＰＦ１２等の遅れ時
間を考慮して、ＰＬＬループ系が過制御にならないよう
に設定される必要があり、通常では数百ｋＨｚ以下に設
定されている。このため、入力信号ＩとＶ ＣＯ１１の
発１辰周波数（自走発振周波数）との差が数百ｋＨｚ以
上であると、Ｖ ＣＯ１１は入力信号Ｉの周波数を引込
むことが不可能となる。したがって、従来のＰＬＬ回路
では、ｖＣＯ１１の自走発振周波数が不安定で、Ｌ Ｐ
Ｆ １２のカットオフ周波数が固定の場合には入力信
号１に対する引込み範囲が比較的狭い範囲に限定される
問題がある。
では入力信号Ｉの高周波ノイズや位相変動に応答しない
ように設定される必要がある。また、ＬＰＦ１２のカッ
トオフ周波数は、ＶＣＯｌｌ及びＬＰＦ１２等の遅れ時
間を考慮して、ＰＬＬループ系が過制御にならないよう
に設定される必要があり、通常では数百ｋＨｚ以下に設
定されている。このため、入力信号ＩとＶ ＣＯ１１の
発１辰周波数（自走発振周波数）との差が数百ｋＨｚ以
上であると、Ｖ ＣＯ１１は入力信号Ｉの周波数を引込
むことが不可能となる。したがって、従来のＰＬＬ回路
では、ｖＣＯ１１の自走発振周波数が不安定で、Ｌ Ｐ
Ｆ １２のカットオフ周波数が固定の場合には入力信
号１に対する引込み範囲が比較的狭い範囲に限定される
問題がある。
［発明の目的］
本発明の目的は、ＬＰＦのカットオフ周波数が固定で、
ｖＣＯの自走発振周波数が多少不安定な場合でも、簡単
な回路を付加するだけで動作が安定で入力信号に対する
広い引込み範囲を得ることができるＰＬＬ回路を提供す
ることにある。
ｖＣＯの自走発振周波数が多少不安定な場合でも、簡単
な回路を付加するだけで動作が安定で入力信号に対する
広い引込み範囲を得ることができるＰＬＬ回路を提供す
ることにある。
［発明の概要コ
本発明では、ＰＬＬ回路において、ＬＰＦの出力信号の
電圧レベルを検出し、この電圧レベルが予め決定された
上記電圧制御発振器の発振周波数の範囲に応じた設定電
圧範囲の上限又は下限に到達した際に、制御信号を出力
する電圧レベル検出手段が設けられる。この電圧レベル
検出手段から出力される制卸信号に応じて、スイッチ手
段はスイッチ動作し、予め上記設定電圧範囲の上限及び
下限に基づいて決定された各定電流の一方を位相検波手
段の誤差電圧信号に重畳させるように構成されている。
電圧レベルを検出し、この電圧レベルが予め決定された
上記電圧制御発振器の発振周波数の範囲に応じた設定電
圧範囲の上限又は下限に到達した際に、制御信号を出力
する電圧レベル検出手段が設けられる。この電圧レベル
検出手段から出力される制卸信号に応じて、スイッチ手
段はスイッチ動作し、予め上記設定電圧範囲の上限及び
下限に基づいて決定された各定電流の一方を位相検波手
段の誤差電圧信号に重畳させるように構成されている。
このような構成により、ＬＰＦの特性に関係なく、ＶＣ
Ｏｌｌの発振周波数を上記設定電圧範囲で決定される周
波数範囲内で可変することができるため、入力信号に対
する広い引込み周波数を得ることができる。
Ｏｌｌの発振周波数を上記設定電圧範囲で決定される周
波数範囲内で可変することができるため、入力信号に対
する広い引込み周波数を得ることができる。
［発明の実施例コ
以下図面を参照して本発明の一実施例を説明する。第１
図は一実施例に係わるＰＬＬ回路の構成を示すブロック
図である。第１図において、シュミット回路１３は、Ｌ
ＰＦ１２の出′カ信号ΔＶの電圧レベルが予め設定され
る高レベル閾値電圧ＶＨに到達した際に立上がり、及び
低レベル閾値電圧ＶＬに到達した際に立下がるパルス信
＠Ｐを出力する。スイッチ回路１４は、シュミット回路
１３から出力されるパルス信号Ｐに応じてスイッチ動作
する。
図は一実施例に係わるＰＬＬ回路の構成を示すブロック
図である。第１図において、シュミット回路１３は、Ｌ
ＰＦ１２の出′カ信号ΔＶの電圧レベルが予め設定され
る高レベル閾値電圧ＶＨに到達した際に立上がり、及び
低レベル閾値電圧ＶＬに到達した際に立下がるパルス信
＠Ｐを出力する。スイッチ回路１４は、シュミット回路
１３から出力されるパルス信号Ｐに応じてスイッチ動作
する。
このスイッチ回路１４のスイッチ動作に応じて、定電流
源１５からの定電流＋１が位相検波器１０の出力信号に
重畳し、または定電流源１６からの定電流−■が位相検
波器１０の出力信号に重畳するように構成されている。
源１５からの定電流＋１が位相検波器１０の出力信号に
重畳し、または定電流源１６からの定電流−■が位相検
波器１０の出力信号に重畳するように構成されている。
尚、他の構成は上記第２図に示す回路と同様であるため
、同一符号を付して説明を省略する。
、同一符号を付して説明を省略する。
このような構成のＰＬＬ回路において、一実施例に係わ
る動作を説明する。先ず、基本的には、ｖＣｏｌｌの制
御電圧即ちＬ Ｐ Ｆ １２の出力電圧ΔＶを可変して
、ＶＣＯｌｌの発振周波数を可変することにある。この
とき、ＶＣＯｌｌの発振周波数の可変範囲は、シュミッ
ト回路１３の設定電圧である閾値電圧ＶＨ及び閾値電圧
ＶＬにより決定される。
る動作を説明する。先ず、基本的には、ｖＣｏｌｌの制
御電圧即ちＬ Ｐ Ｆ １２の出力電圧ΔＶを可変して
、ＶＣＯｌｌの発振周波数を可変することにある。この
とき、ＶＣＯｌｌの発振周波数の可変範囲は、シュミッ
ト回路１３の設定電圧である閾値電圧ＶＨ及び閾値電圧
ＶＬにより決定される。
シュミット回路１３はＬＰＦ１２の出力電圧ΔＶに応じ
てパルス信号Ｐを出力する。このパルス信号Ｐにより、
スイッチ回路１４は、出力電圧ΔＶが間値−〇− 電圧ＶＬより低下した場合には定電流源１５からの定電
流＋Ｉが位相検波器１０の出力信号Ｅに重畳するように
動作する。また、スイッチ回路１４は、出力電圧ΔＶが
閾値電圧ＶＨより高くなった場合には定電流源１６から
の定電流−１が位相検波器１０の出力信号Ｅに重畳する
ように動作する。これにより、Ｖ ＣＯ１１の制御電圧
ΔＶを閾値電圧Ｖ Ｈ乃至同値電圧ＶＬまで可変させる
ことができ、この制御電圧ΔＶに比例してＶ ＣＯ１１
の発振周波数を大きく可変させることができる。
てパルス信号Ｐを出力する。このパルス信号Ｐにより、
スイッチ回路１４は、出力電圧ΔＶが間値−〇− 電圧ＶＬより低下した場合には定電流源１５からの定電
流＋Ｉが位相検波器１０の出力信号Ｅに重畳するように
動作する。また、スイッチ回路１４は、出力電圧ΔＶが
閾値電圧ＶＨより高くなった場合には定電流源１６から
の定電流−１が位相検波器１０の出力信号Ｅに重畳する
ように動作する。これにより、Ｖ ＣＯ１１の制御電圧
ΔＶを閾値電圧Ｖ Ｈ乃至同値電圧ＶＬまで可変させる
ことができ、この制御電圧ΔＶに比例してＶ ＣＯ１１
の発振周波数を大きく可変させることができる。
ところで、位相検波器１０により、入力信号ＩとＶＣＯ
ｌｌの出力信号との位相検波動作が実行されると、位相
検波器１０の出力である誤差電圧信号Ｅが発生する。Ｐ
ＬＬ回路が安定状態になると、誤差電圧信号Ｅには直流
成分が発生する。このとき、ＬＰＦ１２の出力電圧ΔＶ
はＤＣ電圧にな、す、またＶ ＣＯ１１の発振周波数が
一定になる。ここで、入力信号Ｉ及びＶＣＯｌｌの出力
信＠Ａが、それぞれ矩形波で基本各回波数がそれぞれｍ
、ｎで位相０度の場合、下記式＜１）、（２）のように
表現される。
ｌｌの出力信号との位相検波動作が実行されると、位相
検波器１０の出力である誤差電圧信号Ｅが発生する。Ｐ
ＬＬ回路が安定状態になると、誤差電圧信号Ｅには直流
成分が発生する。このとき、ＬＰＦ１２の出力電圧ΔＶ
はＤＣ電圧にな、す、またＶ ＣＯ１１の発振周波数が
一定になる。ここで、入力信号Ｉ及びＶＣＯｌｌの出力
信＠Ａが、それぞれ矩形波で基本各回波数がそれぞれｍ
、ｎで位相０度の場合、下記式＜１）、（２）のように
表現される。
Ｉ−Σ （１／ｘ）ｃｏｓ ｘｍ ・（１）Ａ＝
Ｅ （１／ｙ）ｃｏｓ ｙｎ −（２）但し、ｘ
ｍ１．３，５．７・・・、！、／＝１．３．５゜７・・
・である。
Ｅ （１／ｙ）ｃｏｓ ｙｎ −（２）但し、ｘ
ｍ１．３，５．７・・・、！、／＝１．３．５゜７・・
・である。
このとき、位相検波器１０の出力信号Ｅは、上記式（１
）、（２）より、下記式（３）のように表現される。
）、（２）より、下記式（３）のように表現される。
Ｅ＝α（ＩｘＡ）＝α、４５ ＜１／ｘ）ｃｏｓ ｘｍ
・ （１／ｙ）ｃｏｓ ｙｎ＝αΣΣ（１／２ｘｙ）
ｙ −（ｃｏｓ （ｘｍ＋ｙｎ）＋ｃｏｓ （ｘｍ−ｙ
ｎ））・・・（３） 但し、αは位相検波器１０のゲインである。
・ （１／ｙ）ｃｏｓ ｙｎ＝αΣΣ（１／２ｘｙ）
ｙ −（ｃｏｓ （ｘｍ＋ｙｎ）＋ｃｏｓ （ｘｍ−ｙ
ｎ））・・・（３） 但し、αは位相検波器１０のゲインである。
上記式（３）において［ｘｍ−ｙｎＪがＯのときに、位
相検波器１０の出力信号に直流成分が発生するため、上
記式（１）、＜２＞のｍ、ｎが互いに素である奇数の場
合に安定点が現われる。次に、ｍ、ｎを互いに素である
奇数とし、上記式（３）の直流成分を求める。いま、ｘ
ｍ＝ｙｎ＝ａｍｎ（ａは奇数）であるから、ｘ＝ａｎＳ
ｙ＝ａｍとすると、 位相検波器１０の出力直流電圧＝αΣ１／（２（ａｎ）
・（ａｍ））−（１／ｍｎ）・（απ２／１６）
・・・〈４）となる。したがって、位相検
波器１０の出力は、入力信号Ｉの周波数に対してＶＣＯ
ｌｌの発振周波数が（ｎ／ｍ）−１倍のときを１とする
と、入力信号Ｉの周波数がｎ／ｍ倍の時は１／（ｍｎ）
倍を出力することになる。
相検波器１０の出力信号に直流成分が発生するため、上
記式（１）、＜２＞のｍ、ｎが互いに素である奇数の場
合に安定点が現われる。次に、ｍ、ｎを互いに素である
奇数とし、上記式（３）の直流成分を求める。いま、ｘ
ｍ＝ｙｎ＝ａｍｎ（ａは奇数）であるから、ｘ＝ａｎＳ
ｙ＝ａｍとすると、 位相検波器１０の出力直流電圧＝αΣ１／（２（ａｎ）
・（ａｍ））−（１／ｍｎ）・（απ２／１６）
・・・〈４）となる。したがって、位相検
波器１０の出力は、入力信号Ｉの周波数に対してＶＣＯ
ｌｌの発振周波数が（ｎ／ｍ）−１倍のときを１とする
と、入力信号Ｉの周波数がｎ／ｍ倍の時は１／（ｍｎ）
倍を出力することになる。
ここで、入力信号Ｉの周波数とＶ ＣＯ１１の出力信号
Ａの周波数の比を、１対１の場合を想定する。
Ａの周波数の比を、１対１の場合を想定する。
この場合、定電流？１１１５．１６の定電流１±１１を
、位相検波器１０の出力電流（最大時）の２／３に設定
する。そして、前記のようにＬＰＦ１２の出力電圧ΔＶ
に応じて、シュミット回路１３及びスイッチ回路１４の
動作により、上記定電流１±Ｉ＋が位相検波器１０の出
力信号Ｅに重畳されたとする。このとき、上記のような
周波数比が１対１であれば、定電流±１よりも位相検波
器１０の出力信号Ｅの方が高レベルであるため、その周
波数で安定することになる。また、上記周波数比が１対
３又は３対１になる点では、位相検波器１０の出力信号
Ｅの電流が１／３になり、定電流±Ｉより小さくなるた
め、その点では安定しない。このため、入力信号ＩとＶ
ＣＯｌｌの出力信号との周波数比が１対１以外では、上
記のように予め設定された定電流±１による妨害電流の
ため、ＰＬＬ回路は安定しない。
、位相検波器１０の出力電流（最大時）の２／３に設定
する。そして、前記のようにＬＰＦ１２の出力電圧ΔＶ
に応じて、シュミット回路１３及びスイッチ回路１４の
動作により、上記定電流１±Ｉ＋が位相検波器１０の出
力信号Ｅに重畳されたとする。このとき、上記のような
周波数比が１対１であれば、定電流±１よりも位相検波
器１０の出力信号Ｅの方が高レベルであるため、その周
波数で安定することになる。また、上記周波数比が１対
３又は３対１になる点では、位相検波器１０の出力信号
Ｅの電流が１／３になり、定電流±Ｉより小さくなるた
め、その点では安定しない。このため、入力信号ＩとＶ
ＣＯｌｌの出力信号との周波数比が１対１以外では、上
記のように予め設定された定電流±１による妨害電流の
ため、ＰＬＬ回路は安定しない。
このようにして、Ｌ Ｐ Ｆ １２の出力電圧ΔＶに応
じて、予め決定された定電流±Ｉを位相検波器１０の出
力信号Ｅに重畳させることにより、ＶＣ○１１の制御電
圧（出力電圧ΔＶ）を可変させることになる。このため
、ＶＣＯｌｌの発振周波数を、ＬＰＦ１２の特性とは無
関係に可変させることができる。
じて、予め決定された定電流±Ｉを位相検波器１０の出
力信号Ｅに重畳させることにより、ＶＣ○１１の制御電
圧（出力電圧ΔＶ）を可変させることになる。このため
、ＶＣＯｌｌの発振周波数を、ＬＰＦ１２の特性とは無
関係に可変させることができる。
このとき、発振周波数の可変幅は、ＶＣＯｌｌの自走周
波数及び入力信号Ｉの各周波数が不安定に変化する場合
、その周波数変化以上に可変できるように設定される。
波数及び入力信号Ｉの各周波数が不安定に変化する場合
、その周波数変化以上に可変できるように設定される。
この周波数の可変幅の設定値は、上記のようにシュミッ
ト回路１３の各閾値電圧ＶＨ及び閾値電圧ＶＬにより決
定される。
ト回路１３の各閾値電圧ＶＨ及び閾値電圧ＶＬにより決
定される。
さらに、ＬＰＦ１２の出力電圧ΔＶに応じて、ＶＣ０１
１の発振周波数を可変させる場合、上記のように定電流
±Ｉは予め所定の値に決定されているため、必要な周波
数以外ではＰＬＬ回路は安定しない。したがって、ＬＰ
Ｆ１２の特性とは無関係にＰＬＬ回路の引込み周波数の
範囲を広くできると共に、定電流±Ｉの設定により常に
必要な周波数を確実に引込むことができる。ここで、例
えば３倍（または１／３倍）の周波数で引込む場合、定
電流±Ｉの設定では１±１１がほぼ４／１５になるよう
に決定される。これは、３倍（又は１／３倍）の次に位
相検波効率の高い５倍（又は１１５倍）の周波数で、Ｐ
ＬＬ回路を安定させないためである。そして、ＶＣＯｌ
ｌの発振周波数が１倍の周波数にならないように、シュ
ミット回路１３の閾値電圧ＶＨ及び閾値電圧ＶＬを設定
すれば、３倍の周波数で引込むことが可能となる。
１の発振周波数を可変させる場合、上記のように定電流
±Ｉは予め所定の値に決定されているため、必要な周波
数以外ではＰＬＬ回路は安定しない。したがって、ＬＰ
Ｆ１２の特性とは無関係にＰＬＬ回路の引込み周波数の
範囲を広くできると共に、定電流±Ｉの設定により常に
必要な周波数を確実に引込むことができる。ここで、例
えば３倍（または１／３倍）の周波数で引込む場合、定
電流±Ｉの設定では１±１１がほぼ４／１５になるよう
に決定される。これは、３倍（又は１／３倍）の次に位
相検波効率の高い５倍（又は１１５倍）の周波数で、Ｐ
ＬＬ回路を安定させないためである。そして、ＶＣＯｌ
ｌの発振周波数が１倍の周波数にならないように、シュ
ミット回路１３の閾値電圧ＶＨ及び閾値電圧ＶＬを設定
すれば、３倍の周波数で引込むことが可能となる。
［発明の効果］
以上詳述したように本発明によれば、ＰＬＬ回路におい
て、ＬＰＦの特性とは無関係で、ＶＣＯの自走発振周波
数及び入力信号が多少不安定な場合でも、簡単な回路を
付加するだけで動作が安定で入力信号に対する広い引込
み範囲を得ることができる。
て、ＬＰＦの特性とは無関係で、ＶＣＯの自走発振周波
数及び入力信号が多少不安定な場合でも、簡単な回路を
付加するだけで動作が安定で入力信号に対する広い引込
み範囲を得ることができる。
また、ｖＣＯの自走発振周波数が多少不安定な場合でも
よいため、ＶＣＯを構成する回路素子のＣ，Ｒ時定数を
正確に設定する必要がなくなる。
よいため、ＶＣＯを構成する回路素子のＣ，Ｒ時定数を
正確に設定する必要がなくなる。
このため、ＰＬＬ回路をＩＣ化する場合、ＶＣＯの回路
素子にコスト高の水晶振動子やセラミックフィルタを使
用する必要がなく、しかもＶＣｏの自走周波数の正確な
調整も不要にできる。したがって、ＰＬＬ回路全体のコ
ストを大幅に低減できる効果も得ることができるもので
ある。
素子にコスト高の水晶振動子やセラミックフィルタを使
用する必要がなく、しかもＶＣｏの自走周波数の正確な
調整も不要にできる。したがって、ＰＬＬ回路全体のコ
ストを大幅に低減できる効果も得ることができるもので
ある。
第１図は本発明の一実施例に係わるＰＬＬ回路の構成を
示すブロック図、第２図は従来のＰＬＬ回路の構成を示
すブロック図である。 １０・・・位相検波器、１１・・・ＶＣＯ１１２・・・
ＬＰＦ、１３・・・シュミット回路、１４・・・スイッ
チ回路。 出願人代理人 弁理士 鈴江武彦 ば）
示すブロック図、第２図は従来のＰＬＬ回路の構成を示
すブロック図である。 １０・・・位相検波器、１１・・・ＶＣＯ１１２・・・
ＬＰＦ、１３・・・シュミット回路、１４・・・スイッ
チ回路。 出願人代理人 弁理士 鈴江武彦 ば）
Claims (1)
- 入力信号と電圧制御発振器の出力信号とを比較し各周波
数及び位相の差に応じた誤差電圧信号を出力する位相検
波手段と、この位相検波手段から出力される誤差電圧信
号を低域フィルタを通じて上記電圧制御発振器へ負帰還
させる帰還手段と、上記低域フィルタの出力信号の電圧
レベルを検出しこの電圧レベルが予め決定された上記電
圧制御発振器の発振周波数の範囲に応じた設定電圧範囲
の上限又は下限に到達した際に制御信号を出力する電圧
レベル検出手段と、この電圧レベル検出手段から出力さ
れる制御信号に応じてスイッチ動作し予め上記設定電圧
範囲の上限及び下限に基づいて決定された各定電流の一
方を上記位相検波手段の誤差電圧信号に重畳させるスイ
ッチ手段とを具備してなることを特徴とするＰＬＬ回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246508A JPS61125229A (ja) | 1984-11-21 | 1984-11-21 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59246508A JPS61125229A (ja) | 1984-11-21 | 1984-11-21 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61125229A true JPS61125229A (ja) | 1986-06-12 |
Family
ID=17149434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59246508A Pending JPS61125229A (ja) | 1984-11-21 | 1984-11-21 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61125229A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209816A (ja) * | 1988-02-17 | 1989-08-23 | Nec Corp | 周波数位相同期回路 |
| EP0442461A2 (en) * | 1990-02-13 | 1991-08-21 | Oki Electric Industry Co., Ltd. | Voltage-controlled oscillator circuit |
| FR2840470A1 (fr) * | 2002-05-28 | 2003-12-05 | Samsung Electronics Co Ltd | Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre |
-
1984
- 1984-11-21 JP JP59246508A patent/JPS61125229A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01209816A (ja) * | 1988-02-17 | 1989-08-23 | Nec Corp | 周波数位相同期回路 |
| EP0442461A2 (en) * | 1990-02-13 | 1991-08-21 | Oki Electric Industry Co., Ltd. | Voltage-controlled oscillator circuit |
| US5105169A (en) * | 1990-02-13 | 1992-04-14 | Oki Electric Industry Co., Ltd. | Current controlled oscillator including conversion of control voltage to regular and thresholded control currents |
| FR2840470A1 (fr) * | 2002-05-28 | 2003-12-05 | Samsung Electronics Co Ltd | Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre |
| NL1023026C2 (nl) * | 2002-05-28 | 2004-01-27 | Samsung Electronics Co Ltd | Fasevergrendelde-lusschakeling met breed vergrendelgebied en daarmee uitgeruste geïntegreerde halfgeleiderschakeling. |
| KR100510487B1 (ko) * | 2002-05-28 | 2005-08-26 | 삼성전자주식회사 | 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4094851B2 (ja) | Ｐｌｌ回路 | |
| ES8404588A1 (es) | Un bucle de circuito sincronizado en fase | |
| US6466096B1 (en) | Tunable oscillator with leakage compensation | |
| US4797637A (en) | PLL frequency synthesizer | |
| CA1198181A (en) | Phase synchronizing circuit | |
| US5170135A (en) | Phase and frequency-locked loop circuit having expanded pull-in range and reduced lock-in time | |
| EP0557867A2 (en) | Double phase locked loop circuit | |
| JPS61125229A (ja) | Ｐｌｌ回路 | |
| US4560950A (en) | Method and circuit for phase lock loop initialization | |
| US20070099581A1 (en) | Variable loop bandwidth phase locked loop | |
| KR0175381B1 (ko) | 위상 동기 루프 방식 에프엠 검파회로의 출력레벨 조정장치 | |
| US7911283B1 (en) | Low noise oscillator and method | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPS60134525A (ja) | 同期信号回路 | |
| JPH04284024A (ja) | 位相同期回路 | |
| JPH0287822A (ja) | 自動位相制御回路 | |
| JPH02111123A (ja) | 可変周波発振器の同期化回路 | |
| KR100247588B1 (ko) | 시정수조절회로 | |
| JP2600458B2 (ja) | 位相同期回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| JPH10303708A (ja) | 周波数逓倍回路 | |
| KR100306904B1 (ko) | 주파수합성기 | |
| JPH0537370A (ja) | 周波数シンセサイザ | |
| KR100195086B1 (ko) | 위상동기 루프 주파수 신서사이저 회로 | |
| JP5730666B2 (ja) | Ｐｌｌ回路 |