FR2840470A1 - Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre - Google Patents

Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre Download PDF

Info

Publication number
FR2840470A1
FR2840470A1 FR0304455A FR0304455A FR2840470A1 FR 2840470 A1 FR2840470 A1 FR 2840470A1 FR 0304455 A FR0304455 A FR 0304455A FR 0304455 A FR0304455 A FR 0304455A FR 2840470 A1 FR2840470 A1 FR 2840470A1
Authority
FR
France
Prior art keywords
voltage
output
switch
loop filter
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0304455A
Other languages
English (en)
Other versions
FR2840470B1 (fr
Inventor
Hyeok Chul Kwon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of FR2840470A1 publication Critical patent/FR2840470A1/fr
Application granted granted Critical
Publication of FR2840470B1 publication Critical patent/FR2840470B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

L'invention concerne un circuit à boucle à phase asservie (PLL) ayant une large plage de synchronisme et utilisé dans un dispositif semiconducteur à circuit intégré. La gigue générée dans le signal de sortie du circuit PLL (401) lorsqu'une tension de bruit Vbruit est appliquée à la tension de sortie du filtre de boucle (431), est diminuée du fait qu'une unité (451) de décalage de plage d'une unité d'oscillation commandée en tension (441) est destinée à diminuer la sensibilité du signal de sortie du circuit PLL à la tension de sortie du filtre de boucle en augmentant ou diminuant le courant interne de l'unité d'oscillation commandée en tension en réponse à la tension de sortie du filtre de boucle (431). La même application : dispositifs semiconducteurs à circuit intégré, etc.

Description

<Desc/Clms Page number 1>
La présente invention concerne un circuit à boucle à phase asservie (PLL), et plus particulièrement un circuit PLL ayant une large plage de synchronisme, et un dispositif semiconducteur à circuit intégré (IC) comportant un tel circuit.
Pour obtenir un circuit PLL ayant une large plage de synchronisme, une bande d'oscillation de fréquence d'un oscillateur commandé en tension (VCO) inclus dans un circuit PLL doit être élargie et la sensibilité du circuit PLL doit être augmentée dans une plage de tension continue de fonctionnement prévue, c'est-à-dire une plage entre une tension d'alimentation en énergie VDD et une tension de puissance VSS. Lorsque la sensibilité d'un circuit PLL augmente, le signal de sortie du circuit PLL devient sensible à une tension de bruit s'introduisant dans une tension de sortie d'un filtre de la boucle, en sorte que la gigue générée dans le signal de sortie du circuit PLL augmente. Une tension de bruit peut arriver en entrée depuis un circuit adjacent au filtre de boucle ou d'un dispositif semiconducteur adjacent au circuit PLL.
La figure 1 des dessins annexés décrits ci-après est un diagramme schématique illustrant un circuit PLL classique. En référence à la figure 1, un circuit PLL 101 comprend un détecteur 111 de phase/fréquence, une pompe 121 de charge, un filtre 131 de boucle, et une unité d'oscillation commandée en tension 141.
La sensibilité Fvco-sens d'un signal de sortie Fvco du circuit PLL 101 vis-à-vis d'une tension de sortie Vfiltre du filtre de boucle 131 est donnée par l'Equation 1.
FVCO~sens[Hz/V] = [(Vfiltre x Kvi) + Idc]x Kosc ... (1)
Ici, Kvi désigne un coefficient de transformation de courant Ivi pour une tension d'entrée d'un convertisseur de tension en courant (VI), qui est inclus dans l'unité d'oscillation commandée en tension 141 à l'exclusion d'un
<Desc/Clms Page number 2>
oscillateur. Kosc est un coefficient de corrélation de variation de fréquence de l'oscillateur pour un courant de sortie du convertisseur VI. De plus, on suppose que les dimensions des transistors inclus dans un miroir de courant de l'unité d'oscillation commandée en tension 141 sont les mêmes.
La figure 2 des dessins annexés décrits ci-après est un graphique illustrant la sensibilité d'un signal Fvco de sortie du circuit PLL 101. En référence à la figure 2, le signal de sortie Fvco du circuit PLL 101 varie linéairement avec une tension de sortie Vfiltre du filtre de boucle 131. Ici, la pente de la sensibilité 211 est très forte.
Etant donné que la pente de la sensibilité 211 du signal de sortie Fvco du circuit PLL 101 est forte, lorsqu'une tension de bruit Vbruit est appliquée à la tension de sortie Vfiltre du filtre de boucle 131, la gigue augmente dans le signal de sortie Fvco du circuit PLL 101.
En référence à la figure 3 des dessins annexés décrits ci-après, lorsqu'une tension de bruit Vbruit est introduite dans la tension de sortie Vfiltre du filtre de boucle 131, une gigue f1 générée dans le signal de sortie Fvco du circuit PLL 101 augmente proportionnellement à la tension de bruit Vbruit.
Comme décrit ci-dessus, bien qu'un circuit PLL classique 101 puisse atteindre une large plage de synchronisme du fait d'une sensibilité accrue 211 du circuit PLL 101, une gigue f1 générée dans un signal de sortie Fvco du circuit PLL 101 augmente lorsqu'une tension de bruit Vbruit est appliquée à une tension de sortie Vfiltre d'un filtre de boucle 131.
Pour résoudre les problèmes décrits ci-dessus, un objectif de l'invention est de procurer un circuit à boucle à phase asservie (PLL) ayant une large plage de synchronisme et diminuant la gigue dans un signal de sortie
<Desc/Clms Page number 3>
d'un filtre de boucle même lorsqu'une tension de bruit est induite dans le signal de sortie.
Un autre objectif de l'invention est de proposer un dispositif semiconducteur à circuit intégré (CI) comprenant un circuit PLL ayant une large plage de synchronisme et diminuant la gigue dans un signal de sortie d'un filtre de boucle même lorsqu'une tension de bruit est introduite dans la tension de sortie.
Pour atteindre l'objectif ci-dessus de l'invention, un circuit PLL selon l'invention ayant une large plage de synchronisme comporte un détecteur de phase/ fréquence destiné à détecter une différence de phase entre un signal extérieur d'entrée et un signal de sortie du circuit PLL, une pompe de charge destinée à augmenter ou diminuer un niveau de tension de sortie en réponse au signal de sortie du détecteur de phase/fréquence, un filtre de boucle destiné à éliminer une composante à haute fréquence du signal de sortie de la pompe de charge, une unité d'oscillation commandée en tension destinée à délivrer en sortie un signal ayant une fréquence prédéterminée en tant que signal de sortie du circuit PLL en réponse à la tension de sortie du filtre de boucle, et une unité de décalage de plage à oscillateur commandé en tension (VCO) destinée à diminuer la sensibilité du signal de sortie du circuit PLL à la tension de sortie du filtre de boucle en augmentant ou diminuant un courant interne de l'unité d'oscillation commandée en tension en réponse à la tension de sortie du filtre de boucle.
Il est préférable que le circuit PLL comprenne en outre un diviseur de fréquence destiné à diviser la fréquence du signal de sortie du circuit PLL par un nombre prédéterminé et à appliquer la fréquence divisée au détecteur de phase/fréquence.
Il est préférable que l'unité de décalage de plage du VCO comprenne un n#ud connecté à l'unité d'oscillation commandée en tension pour recevoir et
<Desc/Clms Page number 4>
délivrer en sortie un courant de sortie de l'unité de décalage de plage du VCO, une première source de courant connectée à une tension d'alimentation en énergie, un premier commutateur connecté entre la première source de courant et le n#ud, une seconde source de courant connectée à la tension de masse, un second commutateur connecté entre le n#ud et la seconde source de courant, une première unité de comparaison recevant la tension de sortie du filtre de boucle et une première tension de référence pour mettre en conduction le premier commutateur en délivrant en sortie un niveau de tension élevé lorsque la tension de sortie du filtre de boucle est inférieure à la première tension de référence, et mettre hors conduction le premier commutateur conformément à un état opposé, et ayant une caractéristique d'hystérésis ; et une seconde unité de comparaison recevant la tension de sortie du filtre de boucle et une seconde tension de référence pour mettre en conduction le second commutateur en délivrant en sortie un niveau de tension élevé lorsque la tension de sortie du filtre de boucle est supérieure à la seconde tension de référence, et mettre hors conduction le second commutateur conformément à un état opposé, et ayant une caractéristique d'hystérésis.
Ici, le premier niveau de tension de référence est inférieur au second niveau de tension de référence et les premier et second commutateurs sont mis hors conduction lorsque la tension de sortie du filtre de boucle est supérieure à la première tension de référence et inférieure à la seconde tension de référence.
Il est préférable qu'un courant de sortie de la première source de courant arrive dans l'unité d'oscillation commandée en tension lorsque le premier commutateur est en conduction et que le second commutateur est hors conduction, qu'un courant prédéterminé s'écoule de l'unité d'oscillation commandée en tension vers la seconde source de courant lorsque le premier commutateur est hors conduction et que le second commutateur est en conduction,
<Desc/Clms Page number 5>
et qu'aucun courant n'arrive dans l'unité d'oscillation commandée en tension ou n'en sorte lorsque les premier et second commutateurs sont hors conduction.
Il est préférable que la première unité de comparaison comprenne une première résistance connectée à la première tension de référence, un troisième commutateur connecté à la première résistance, une troisième source de courant connecté au troisième commutateur, et un premier comparateur ayant une borne d'entrée à inversion et une borne d'entrée sans inversion, dans laquelle la première résistance est connectée à la borne d'entrée sans inversion et la tension de sortie du filtre de boucle est appliquée à la borne d'entrée à inversion, pour mettre en conduction le troisième commutateur en délivrant en sortie un niveau de tension élevé en tant que tension de sortie de la première unité de comparaison lorsque la tension de sortie du filtre de boucle est inférieure à la tension appliquée à la borne d'entrée sans inversion afin de permettre au courant de sortie de la troisième source de courant de circuler à travers la première résistance, et pour mettre hors conduction le troisième commutateur en délivrant en sortie un niveau de tension bas en tant que tension de sortie de la première unité de comparaison lorsque la tension de sortie du filtre de boucle est supérieure à la tension appliquée à la borne d'entrée sans inversion, de façon à représenter une caractéristique d'hystérésis.
Il est préférable que la seconde unité de comparaison comprenne une seconde résistance connectée à la seconde tension de référence, un quatrième commutateur connecté à la seconde résistance, une quatrième source de courant connectée au quatrième commutateur, et un second comparateur ayant une borne d'entrée à inversion et une borne d'entrée sans inversion, dans laquelle la seconde résistance est connectée à la borne d'entrée à inversion et la tension de sortie du filtre de boucle est appliquée à la borne d'entrée sans inversion, pour mettre en conduction le
<Desc/Clms Page number 6>
quatrième commutateur en délivrant en sortie un niveau de tension haut en tant que tension de sortie de la seconde unité de comparaison lorsque la tension de sortie du filtre de boucle est supérieure à la tension appliquée à la borne d'entrée à inversion afin de permettre au courant circulant dans la deuxième résistance d'arriver dans la quatrième source de courant, et pour mettre hors conduction le quatrième commutateur en délivrant en sortie un niveau de tension bas en tant que tension de sortie de la seconde unité de comparaison lorsque la tension de sortie du filtre de boucle est inférieure à la tension appliquée à la borne d'entrée à inversion afin de représenter les caractéristiques d'hystérésis.
Il est préférable que l'unité d'oscillation commandée en tension comprenne une unité de conversion destinée à convertir la tension de sortie du filtre de boucle en un courant, une cinquième source de courant connectée à l'unité de conversion en parallèle pour délivrer en sortie un courant constant, un miroir de courant ayant une première borne de sortie connectée à l'unité de conversion, et un oscillateur destiné à délivrer en sortie un signal de sortie du circuit PLL en réponse à un courant de sortie d'une seconde borne de sortie du miroir de courant.
Conformément à un autre aspect de l'invention, un dispositif semiconducteur à CI comprenant un circuit PLL ayant une large plage de synchronisme comporte un premier plot pour la réception d'un signal extérieur, un détecteur de phase/fréquence pour la détection d'une différence de phase entre le signal appliqué en entrée par l' intermédiaire du premier plot et un signal de sortie du circuit PLL, une pompe de charge destinée à élever ou abaisser un niveau de tension de sortie en réponse à un signal de sortie du détecteur de phase/fréquence, un filtre de boucle destiné à éliminer une composante de haute fréquence de la tension de sortie de la pompe de charge,
<Desc/Clms Page number 7>
une unité d'oscillation commandée en tension destinée à délivrer en sortie un signal de sortie du circuit PLL en réponse à la tension de sortie du filtre de boucle, un second plot pour la transmission du signal de sortie de l'unité d'oscillation commandée en tension vers l'extérieur et une unité de décalage de plage VCO destinée à diminuer la sensibilité du signal de sortie du circuit PLL à la tension de sortie du filtre de boucle en augmentant ou diminuant un courant interne de l'unité d'oscillation commandée en tension en réponse à la tension de sortie du filtre de boucle.
Conformément à l'invention, la gigue générée dans un signal de sortie d'un circuit PLL diminue même lorsqu'une tension de bruit est appliquée à une tension de sortie d'un filtre de boucle.
L'invention sera décrite plus en détail en regard des dessins annexés à titre d'exemple non limitatif, et sur lesquels :
La figure 1 est un schéma fonctionnel simplifié illustrant un circuit à boucle à phase asservie (PLL) classique ;
La figure 2 est un graphique montrant la variation d'un signal de sortie d'un circuit PLL en fonction d'une variation d'une tension de sortie d'un filtre de boucle de la figure 1 ;
La figure 3 est un graphique illustrant la gigue générée dans un signal de sortie d'un circuit PLL lorsqu'une tension de bruit est appliquée dans une tension de sortie d'un filtre de boucle de la figure 1 ;
La figure 4 est un schéma fonctionnel simplifié illustrant un circuit PLL selon l'invention ;
La figure 5 est un schéma du circuit d'une unité d'oscillation commandée en tension et d'une unité de décalage de plage d'oscillateur commandée en tension (VCO) de la figure 4 ;
<Desc/Clms Page number 8>
La figure 6 est un schéma du circuit d'une première unité de comparaison de la figure 5 ;
La figure 7 est un graphique illustrant des caractéristiques d'une tension de sortie d'une première unité de comparaison de la figure 5 ;
La figure 8 est un schéma du circuit d'une seconde unité de comparaison de la figure 5 ;
La figure 9 est un graphique illustrant les caractéristiques d'une tension de sortie d'une seconde unité de comparaison de la figure 5 ;
La figure 10 est un graphique illustrant des variations d'un signal de sortie d'un circuit PLL en fonction d'une variation d'une tension de sortie d'un filtre de boucle de la figure 4 ;
La figure 11 est un graphique illustrant une gigue générée dans un signal de sortie d'un circuit PLL lorsqu'une tension de bruit est appliquée à une tension de sortie d'un filtre de boucle de la figure 4 ; La figure 12 est un schéma fonctionnel simplifié illustrant un dispositif semiconducteur à circuit intégré (CI) dans lequel un circuit PLL selon la présente invention est incorporé.
La figure 4 est un schéma fonctionnel simplifié illustrant un circuit à boucle à phase asservie (PLL) selon l'invention. En référence à la figure 4, un circuit PLL 401 comprend un détecteur de phase/fréquence 411, une pompe de charge 421, un filtre de boucle 431, une unité d'oscillation commandée en tension 441 et une unité 451 de décalage de plage de l'oscillateur commandé en tension (VCO).
Le détecteur de phase/fréquence 411 détecte une différence de phase entre un signal extérieur d'entrée Vpuls~in et un signal de sortie Fvco du circuit PLL 401 et délivre en sortie la différence de phase sous la forme d'une tension continue VI. Ici, une partie du signal de
<Desc/Clms Page number 9>
sortie Fvco du circuit PLL 401 est renvoyée au détecteur de phase/ fréquence 411.
La pompe de charge 421 augmente ou diminue une tension de sortie V2 en réponse à la tension continue V1 en sortie du détecteur de phase/fréquence 411. Par exemple, lorsqu'une différence de phase entre le signal extérieur d'entrée Vpuls~in et le signal de sortie Fvco du circuit PLL 301 est grande, la tension continue V1 provenant du détecteur 411 de phase/fréquence augmente, de façon que la pompe de charge 421 diminue la tension de sortie V2.
Lorsqu'une différence de phase entre le signal extérieur Vpuls~in et le signal de sortie Fvco du circuit PLL 401 est faible, la tension continue V1 provenant du détecteur 411 de phase/fréquence diminue afin que la pompe de charge 421 augmente la tension de sortie V2.
Le filtre de boucle 431 formé d'un filtre passebas élimine des composantes haute fréquence de la tension de sortie V2 de la pompe de charge 421 pour laisser passer les composantes basse fréquence, c'est-à-dire une tension continue.
L'unité d'oscillation commandée en tension 441 reçoit une tension de sortie Vfiltre du filtre de boucle 431 et délivre en sortie un signal Fvco ayant une fréquence prédéterminée en tant que signal de sortie du circuit PLL 401 suivant le niveau de la tension de sortie Vfiltre du filtre de boucle 431.
L'unité 451 de décalage de la plage VCO reçoit la tension de sortie Vfiltre du filtre de boucle 431 et transmet un courant de sortie Ictl à l'unité 441 d'oscillation commandée en tension. Lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est bas, l'unité 451 de décalage de plage VCO applique le courant de sortie Ictl à l'unité 441 d'oscillation commandée en tension afin de réduire un courant interne Ivco de l'unité 441 d'oscillation commandée en tension. Lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est
<Desc/Clms Page number 10>
haut, le courant de sortie Ictl circule de l'unité d'oscillation commandée en tension 441 à l'unité 451 de décalage de plage VCO afin d'augmenter le courant interne Ivco de l'unité d'oscillation commandée en tension 441. Par conséquent, la sensibilité du signal de sortie Fvco du circuit PLL 401 à la tension de sortie Vfiltre du filtre de boucle 431 est diminuée. Une gigue générée dans le signal de sortie Fvco du circuit PLL 401 est donc faible même lorsqu'une tension de bruit Vbruit est appliquée dans la tension de sortie Vfiltre du filtre de boucle 431.
Le circuit PLL 401 peut comprendre en outre un diviseur de fréquence (non représenté) destiné à diviser la fréquence du signal de sortie Fvco du circuit PLL 401 par un nombre prédéterminé N et à appliquer la fréquence divisée au détecteur de phase/fréquence 411.
La figure 5 est un schéma d'un circuit de l'unité d'oscillation commandée en tension 441 et de l'unité de décalage de plage VCO 451 de la figure 4.
En référence à la figure 5, l'unité 451 de décalage de plage VCO comprend un n#ud NI, des première et deuxième sources de courant IS1 et IS2, des premier et deuxième commutateurs 521 et 522 et des première et deuxième unités de comparaison 511 et 512.
Le n#ud NI comporte une connexion électrique avec l'unité 441 d'oscillation commandée en tension.
La première source de courant IS1 est connectée à une tension d'alimentation en énergie VDD et délivre en sortie un premier courant prédéterminé dans un état stabilisé.
Le premier commutateur 521 est connecté entre la première source de courant IS1 et le n#ud NI.
La deuxième source de courant IS2 est connectée à la tension de masse GND et délivre en sortie un second courant prédéterminé dans un régime permanent.
Le deuxième commutateur 522 est connecté entre la deuxième source de courant IS2 et le n#ud NI.
<Desc/Clms Page number 11>
La première unité de comparaison 511 reçoit la tension de sortie Vfiltre du filtre de boucle 431 et une première tension de référence VI. Lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est inférieure au niveau de la première tension de référence VI, la première unité de comparaison 511 délivre en sortie une tension haute, par exemple la tension d'alimentation en énergie VDD, pour mettre en conduction le premier commutateur 521. Par contre, lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est supérieur au niveau de la première tension de référence VI, la première unité de comparaison 511 délivre en sortie une tension basse, par exemple, la tension de masse GND, pour mettre hors conduction le premier commutateur 521. La première unité de comparaison 511 possède donc une caractéristique d'hystérésis basée sur une fluctuation de la tension de sortie Vfiltre du filtre de boucle 431 au-dessus ou au-dessous de la première tension de référence VI.
La deuxième unité de comparaison 512 reçoit la tension de sortie Vfiltre du filtre de boucle 431 et une seconde tension de référence Vh. Lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est supérieur au niveau de la seconde tension de référence Vh, la deuxième unité de comparaison 512 délivre en sortie une tension haute, par exemple, la tension d'alimentation en énergie VDD, pour mettre en conduction le deuxième commutateur 522. Par contre, lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est inférieur au niveau de la seconde tension de référence Vh, la deuxième unité de comparaison 512 délivre en sortie une tension basse, par exemple, la tension de masse GND, pour mettre hors conduction le deuxième commutateur 522. La deuxième unité de comparaison 512 possède donc une caractéristique d'hystérésis basée sur une fluctuation de la tension de sortie Vfiltre du filtre de boucle 431 audessus ou au-dessous de la seconde tension de référence Vh.
<Desc/Clms Page number 12>
Ici, le niveau de la première tension de référence VI est inférieur au niveau de la seconde tension de référence Vh.
Dans le cas où le premier commutateur 521 est mis en conduction et le second commutateur 522 est mis hors conduction, le courant de sortie Ictl de la première source de courant IS1 arrive dans l'unité d'oscillation commandée en tension 441, afin que le courant interne Ivco de l'unité d'oscillation commandée en tension 441 soit réduit. Par contre, lorsque le premier commutateur 521 est mis hors conduction et le deuxième commutateur 522 est mis en conduction, le courant de sortie Ictl s'écoule de l'unité d'oscillation commandée en tension 441 jusque dans la deuxième source de courant IS2 afin que le courant interne Ivco de l'unité d'oscillation commandée en tension 441 augmente.
Lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est supérieur à la première tension de référence VI et inférieur à la seconde tension de référence Vh, les première et seconde unités de comparaison 511 et 512 délivrent en sortie des tensions basses afin que les premier et deuxième commutateurs 521 et 522 soient hors conduction. Par conséquent, l'unité 451 de décalage de plage VCO est électriquement ouverte vers l'unité 441 d'oscillation commandée en tension afin que le courant de sortie Ictl ne circule pas de l'unité 451 de décalage de plage VCO vers l'unité 441 d'oscillation commandée en tension ni de l'unité 441 d'oscillation commandée en tension vers l'unité 451 de décalage de plage VCO.
Les opérations effectuées par l'unité 451 de décalage de plage VCO en fonction du niveau de la tension de sortie Vfiltre du filtre de boucle 431 sont énumérées dans le tableau ci-dessous.
<Desc/Clms Page number 13>
Figure img00130001
<tb>
<tb>
[TABLEAU]
<tb> Premier <SEP> Deuxième <SEP> Courant <SEP> de
<tb> commutateur <SEP> 521 <SEP> commutateur <SEP> 522 <SEP> sortie
<tb> Première <SEP> section <SEP> En <SEP> Hors <SEP> Augmentation
<tb> (Vfiltre <SEP> < <SEP> VI)
<tb> Deuxième <SEP> section <SEP> Hors <SEP> Hors <SEP> Maintien
<tb> (VI <SEP> < <SEP> Vfiltre <SEP> < <SEP> Vh)
<tb> Troisième <SEP> section <SEP> hors <SEP> en <SEP> diminution
<tb> (Vh <SEP> < <SEP> Vfiltre)
<tb>
La sensibilité du circuit PLL 401 est réduite par l'unité 451 de décalage de plage VCO. Par conséquent, l'amplitude de la gigue générée dans le signal de sortie Fvco du circuit PLL 401 est faible même lorsqu'une tension de bruit Vbruit est appliquée à la tension de sortie Vfiltre du filtre de boucle 431.
En référence à la figure 5, l'unité 441 d'oscillation commandée en tension comprend une unité de conversion 531, une cinquième source de courant IS5, un miroir de courant 541 et un oscillateur 551.
L'unité de conversion 531 convertit la tension de sortie Vfiltre du filtre de boucle 43 en un courant Ivi.
Ici, l'unité de conversion 531 comprend un amplificateur opérationnel 533, un transistor NPN MN1 et une résistance 535. Lorsque la tension de sortie Vfiltre du filtre de boucle 431 est appliquée en entrée à l'amplificateur opérationnel 533, le transistor NPN MN1 est mis en conduction afin que le courant Ivi circule depuis le miroir de courant 541 à travers la résistance 535.
La cinquième source de courant IS5 est connectée en parallèle à l'unité de conversion 531. Lorsque la tension de sortie Vfiltre du filtre de boucle 431 est appliquée en entrée à l'unité de conversion 531, un courant en régime permanent Idc circule à travers la cinquième source de courant IS5.
<Desc/Clms Page number 14>
Des première et seconde bornes de sortie du miroir de courant 541 sont connectées respectivement à l'unité de conversion 531 et à l'oscillateur 551. Le miroir de courant 541 comprend des transistors PNP MPI et MP2 ; cependant, le miroir de courant 541 peut comprendre les transistors NPN lorsque cela est nécessaire. Lorsque la tension de sortie Vfiltre du filtre de boucle 431 est appliquée en entrée à l'unité de conversion 531, les transistors PNP MP1 et MP2 sont mis en conduction de façon que le miroir de courant 541 délivre en sortie le courant de sortie Ivco à travers la seconde borne. L'oscillateur 531 délivre en sortie un signal de fréquence prédéterminé Fvco, par exemple, un signal de haute fréquence, en tant que signal de sortie du circuit PLL 401 en réponse au courant de sortie Ivco du miroir de courant 541.
Le circuit PLL 401 présente une large plage de synchronisme due à l'unité 441 d'oscillation commandée en tension.
La figure 6 est un schéma de circuit illustrant la première unité de comparaison 511 de la figure 5. En référence à la figure 6, la première unité de comparaison 511 comprend une première résistance 651, un troisième commutateur 631, une troisième source de courant IS3, un premier comparateur 611 et un tampon 621.
La première résistance 651 est connectée à la première tension de référence VI, le troisième commutateur 631 est connecté à la première résistance 651, la troisième source de courant IS3 est connectée au troisième commutateur 631, et le tampon 621 applique une tension de sortie au premier comparateur 611.
La première résistance 651 est connectée à une borne d'entrée sans inversion + du premier comparateur 611 tandis que la tension de sortie Vfiltre du filtre de boucle 431 est appliquée à la première borne d'entrée à inversion - du premier comparateur 611. Lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est
<Desc/Clms Page number 15>
inférieur au niveau de tension appliqué à la borne d'entrée sans inversion + du premier comparateur 611, le premier comparateur 611 délivre une tension de sortie Vol de niveau haut, par exemple, la tension d'alimentation en énergie VDD, afin de mettre en conduction le troisième commutateur 631. Par conséquent, le courant de sortie de la troisième source de courant IS3 afflue dans la première résistance 651 en passant par le troisième commutateur 631. Par conséquent, la première tension de référence VI et la tension abaissée dans la première résistance 651 sont additionnées et appliquées à la borne d'entrée sans inversion + du premier comparateur 611. Lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est supérieur au niveau de tension appliquée à la borne d'entrée sans inversion + du premier comparateur 611, le premier comparateur 611 délivre en sortie une tension de sortie Vol de niveau bas, par exemple la tension de masse du GND, afin de mettre hors conduction le troisième commutateur 631. Par conséquent, seule la première tension de référence VI est appliquée à la borne d'entrée sans inversion + du premier comparateur 611.
La figure 7 est un graphique illustrant les caractéristiques de la tension de sortie Vol de la première unité de comparaison 511. En référence à la figure 7, lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 monte, la tension de sortie Vol de la première unité de comparaison 511 passe d'un niveau haut à un niveau bas à une première tension prédéterminée Va. Par contre, lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 baisse, la tension de sortie Vol de la première unité 511 de comparaison passe d'un niveau bas à un niveau haut à la première tension de référence VI. La tension de sortie Vol de la première unité de comparaison 511 possède donc une caractéristique d'hystérésis. Ici, une section 711 d'hystérésis est déterminée par la tension appliquée à la première résistance 651 de la figure 6.
<Desc/Clms Page number 16>
La figure 8 est un schéma de circuit illustrant la seconde unité de comparaison 512 de la figure 5. En référence à la figure 8, la seconde unité de comparaison 512 comprend une seconde résistance 851, un quatrième commutateur 831, une quatrième source de courant IS4, un tampon 821 et un second comparateur 811.
La seconde résistance 851 est connectée à la seconde tension de référence Vh, le quatrième commutateur 831 est connecté à la seconde résistance 851, la quatrième source de courant IS4 est connectée au quatrième commutateur 831 et le tampon 821 applique une fonction de tampon à la sortie du second comparateur 811.
La seconde résistance 851 est connectée à la borne d'entrée à inversion - du second comparateur 811 et la tension de sortie Vfiltre du filtre de boucle 431 est appliquée à la borne d'entrée sans inversion + du second comparateur 811. Lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est supérieur au niveau de tension appliqué à la borne d'entrée à inversion - du second comparateur 811, le second comparateur 811 délivre en sortie une tension de sortie Vo2 de niveau haut, par exemple, la tension d'alimentation en énergie VDD, afin de mettre en conduction le quatrième commutateur 831. Par conséquent, la seconde tension de référence Vh est appliquée à la seconde résistance 851 et le courant circulant à travers la seconde résistance 851 afflue dans la quatrième source de courant IS4 en passant par le quatrième commutateur 831. La seconde tension de référence Vh et la tension abaissée par la seconde résistance 851 sont donc additionnées et appliquées à la borne d'entrée à inversion - du second comparateur 811. Lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 est inférieur au niveau de la tension appliquée à la borne d'entrée à inversion - du second comparateur 811, le second comparateur 811 délivre en sortie une tension de sortie Vo2 de niveau bas, par exemple, la tension de masse GND, afin
<Desc/Clms Page number 17>
de mettre hors conduction le quatrième commutateur 831. Par conséquent, seule la seconde tension de référence Vh est appliquée à la borne d'entrée à inversion - du second comparateur 811.
La figure 9 est un graphique illustrant la caractéristique de la tension de sortie Vo2 de la seconde unité de comparaison 512. En référence à la figure 9, lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 décroît, la tension de sortie Vo2 de la seconde unité de comparaison 512 passe d'un niveau bas à un niveau haut à la seconde tension de référence Vh. Par contre, lorsque le niveau de la tension de sortie Vfiltre du filtre de boucle 431 baisse, la tension de sortie Vo2 passe d'un niveau haut à un niveau bas à une seconde tension prédéterminée Vb. La tension de sortie Vo2 de la seconde unité de comparaison 512 possède donc une caractéristique d'hystérésis. Ici, une section d'hystérésis 911 est déterminée par la tension appliquée à la seconde résistance 851 de la figure 8.
La figure 10 est un graphique illustrant une courbe caractéristique de la sensibilité du signal de sortie Fvco du circuit PLL 401 en fonction d'une variation du niveau de la tension de sortie Vfiltre du filtre de boucle 431 de la figure 4. La sensibilité 1011 du signal de sortie Fvco du circuit PLL 401 montré sur la figure 10 sera maintenant décrite en référence aux figures 4 à 8. Ici, la sensibilité 1011 du signal de sortie Fvco est divisée en des première, deuxième et troisième sections Ll à L3.
La sensibilité 1011 du signal de sortie Fvco peut être divisée en un cas dans lequel le niveau de la tension de sortie Vfiltre du filtre de boucle 431 s'élève depuis une tension minimale Vfiltre~min jusqu'à une tension maximale Vfiltre~max, et un cas dans lequel le niveau de la tension de sortie Vfiltre baisse de la tension maximale Vfiltre~max à la tension minimale Vfiltre~min. Ici, étant donné que le second cas est l'opposé du premier, seul le
<Desc/Clms Page number 18>
premier sera décrit ci-dessous afin d'éviter toute redondance.
Dans une première section Ll, la tension de sortie Vfiltre du filtre de boucle 431 commence à s'élever à partir du niveau de la tension minimale Vfiltre min et baisse jusqu'au niveau de la première tension de référence VI en atteignant le niveau de la première tension prédéterminée Va.
Dans une deuxième section L2, la tension de sortie Vfiltre du filtre de boucle 431 commence à monter à partir du niveau de la première tension de référence VI et baisse jusqu'au niveau de la seconde tension prédéterminée Vb lorsqu'il atteint la seconde tension prédéterminée de référence Vh.
Dans une troisième section L3, la tension de sortie Vfiltre du filtre de boucle 431 commence à s'élever à partir du niveau de la seconde tension prédéterminée Vb et s'abaisse au niveau de la tension maximale Vfiltre max.
La raison pour laquelle le niveau de la tension de sortie Vfiltre du filtre de boucle 431 baisse dans les première et deuxième sections Ll et L2 est due aux caractéristiques d'hystérésis des première et seconde unités de comparaison 511 et 512 de la figure 5.
Comme décrit ci-dessus, la pente de la sensibilité 1011 du signal de sortie Fvco du circuit PLL 401 n'est égale qu'à un tiers de la pente de la sensibilité 211 (en référence à la figure 2) du signal de sortie Fvco d'un circuit PLL 101 classique (voir figure 1).
La figure 11 est un graphique illustrant une gigue générée par le signal de sortie Fvco du circuit PLL 401 lorsqu'une tension de bruit Vbruit est appliquée à la tension de sortie Vfiltre du filtre de boucle 431 de la figure 4. Comme montré sur la figure 11, étant donné que la pente de la sensibilité 1011 du signal de sortie Fvco du circuit PLL 401 est faible, une gigue f2 générée dans le signal de sortie Fvco du circuit PLL 401 est très faible
<Desc/Clms Page number 19>
même lorsque la tension de bruit Vbruit est induite dans la tension de sortie Vfiltre du filtre de boucle 431. En d'autres termes, la gigue f2 générée dans le signal de sortie Fvco du circuit PLL 401 selon l'invention est égale à un tiers d'une gigue fl (voir figure 3) générée dans le signal de sortie Fvco d'un circuit PLL classique 101 (voir figure 1). La sensibilité Fvco~sens du signal de sortie Fvco du circuit PLL 401 à la tension de sortie Vfiltre du filtre de boucle 431 est donnée par l'Equation 2 :
FVCO~sens [Hz/V] = [(1/3 x Vfiltre x Kvi) + Idc Ictl]x Kosc ... (2)
Ici, Kvi désigne un coefficient de transformation Ivi pour une tension d'entrée d'une unité de conversion 531 (voir figure 5). Kosc désigne un coefficient de corrélation de variation de fréquence de l'oscillateur 551 (voir figure 5) pour le courant de sortie Ivco du miroir de courant 541 (voir figure 5). De plus, on suppose que les tailles des transistors MP1 et MP2 incluses dans le miroir de courant 541 de la figure 5 sont identiques.
La figure 12 est un schéma fonctionnel simplifié illustrant un dispositif semiconducteur à circuit intégré (CI) dans lequel un circuit PLL selon l'invention est incorporé. En référence à la figure 12, un dispositif semiconducteur à circuit intégré 1201 comprend des premier et second plots 1261 et 1271, un détecteur de phase/fréquence 1211, une pompe de charge 1221, un filtre de boucle 1231, une unité 1241 d'oscillation commandée en tension et une unité 1251 de décalage de plage VCO.
Le premier plot 1261 reçoit un signal extérieur Vpuls~in et le transmet au détecteur de phase/fréquence 1211.
La ligne de second plot 1271 reçoit un signal de sortie Fvco de l'unité 1241 d'oscillation commandée en tension et le transmet vers l'extérieur du dispositif semiconducteur 1201 à circuit intégré.
<Desc/Clms Page number 20>
Les détecteurs 1211 et 411 de phase/fréquence, les pompes de charge 1221 et 421, les filtres de boucle 1231 et 431, les unités d'oscillation commandées en tension 1241 et 441 et les unités 1251 et 451 de décalage de phase VCO des figures 12 et 4, respectivement, sont les mêmes et les descriptions de ces composants ne seront donc pas répétées.
Les effets du circuit PLL 401 de la figure 4 sont les mêmes que ceux du circuit PLL constitué des références numériques 1211,1221, 1231,1241 et 1251 incluses dans le dispositif semiconducteur 1201 à circuit intégré.
Les sections de sensibilité Ll à L3 montrées sur la figure 10 augmentent avec l'augmentation du nombre d'unités de comparaison 511 et 512, de commutateurs 521 et 522 et de sources de courant IS1 et IS2 de la figure 5. Par conséquent, la pente de la sensibilité 1011 devient plus douce afin qu'une gigue f2 générée dans un signal de sortie Fvco du circuit PLL 401 devienne plus faible même lorsqu'une tension de bruit Vbruit est induite dans une tension de sortie Vfiltre du filtre de boucle 431.
Conformément à l'invention, étant donné que la sensibilité d'un signal de sortie Fvco du circuit PLL 401 montré sur les figures 4 et 12 est faible, une gige f2 de faible amplitude est générée par le signal de sortie Fvco du circuit PLL 401 même lorsqu'une tension de bruit Vbruit est introduite dans une tension de sortie Vfiltre d'un filtre de boucle 431. Le circuit PLL 401 n'est donc pas notablement affecté par la tension de bruit Vbruit induite dans la tension de sortie Vfiltre du filtre de boucle 431, en sorte que le circuit PLL fonctionne de façon stable.
Il va de soi que de nombreuses modifications peuvent être apportées au circuit et au dispositif ci-dessus représentés sans sortir du cadre de l'invention.

Claims (14)

REVENDICATIONS
1. Circuit à boucle à phase asservie (PLL) ayant une large plage de synchronisme, le circuit PLL étant caractérisé en ce qu'il comporte : un détecteur de phase/fréquence (411) destiné à détecter une différence de phase entre un signal extérieur d'entrée et un signal de sortie du circuit PLL ; une pompe de charge (421) destinée à élever ou abaisser le niveau d'une tension de sortie en réponse au signal de sortie du détecteur de phase/fréquence ; un filtre de boucle (431) destiné à éliminer une composante à haute fréquence de la tension de sortie de la pompe de charge ; une unité d'oscillation commandée en tension (441) destinée à délivrer en sortie un signal ayant une fréquence prédéterminée en tant que signal de sortie du circuit PLL en réponse à la tension de sortie Vfiltre du filtre de boucle ; et une unité (451) de décalage de la plage de l'oscillateur commandée en tension (VCO) destinée à diminuer la sensibilité du signal de sortie du circuit PLL à la tension de sortie du filtre de boucle en augmentant ou diminuant un courant interne de l'unité d'oscillation commandée en tension en réponse à la tension de sortie du filtre de boucle.
2. Circuit PLL selon la revendication 1, caractérisé en ce qu'il comporte en outre un diviseur de fréquence destiné à diviser la fréquence du signal de sortie du circuit PLL par un nombre prédéterminé (N) et à appliquer la fréquence divisée au détecteur de phase/fréquence.
3. Circuit PLL selon la revendication 1, caractérisé en ce que l'unité de décalage de plage VCO comprend : un n#ud (NI) connecté à l'unité d'oscillation commandée en tension pour recevoir et délivrer en sortie un courant de sortie de l'unité de décalage de plage VCO ;
<Desc/Clms Page number 22>
une première source de courant (IS1) connectée à une tension d'alimentation en énergie (VDD) ; un premier commutateur (521) connecté entre la première source de courant et le n#ud ; une deuxième source de courant (IS2) connectée à la tension de masse (GND) ; un deuxième commutateur (522) connecté entre le n#ud et la seconde source de courant ; une première unité de comparaison (511) recevant la tension de sortie du filtre de boucle et une première tension de référence (VI) pour mettre en conduction le premier commutateur en délivrant en sortie un niveau de tension haut lorsque la tension de sortie du filtre de boucle est inférieure à la première tension de référence, et pour mettre hors conduction le premier commutateur conformément à un état opposé, et ayant une caractéristique d'hystérésis ; et une seconde unité de comparaison (512) recevant la tension de sortie du filtre de boucle et une seconde tension de référence (Vh) pour mettre en conduction le deuxième commutateur en délivrant en sortie un niveau de tension haut lorsque la tension de sortie du filtre de boucle est supérieure à la seconde tension de référence, et pour mettre hors conduction le deuxième commutateur conformément à un état opposé, et ayant une caractéristique d'hystérésis, le niveau de la première tension de référence étant inférieur au niveau de la seconde tension de référence et les premier et deuxième commutateurs étant mis hors conduction lorsque la tension de sortie du filtre de boucle est supérieure à la première tension de référence et inférieure à la seconde tension de référence.
4. Circuit PLL selon la revendication 3, caractérisé en ce qu'un courant de sortie de la première source de courant arrive dans l'unité d'oscillation commandée en tension lorsque le premier commutateur est mis en
<Desc/Clms Page number 23>
conduction et que le deuxième commutateur est mis hors conduction, un courant prédéterminé circule en sortie de l'unité d'oscillation commandée en tension vers la deuxième source de courant lorsque le premier commutateur est mis hors conduction et que le deuxième commutateur est mis en conduction, et aucun courant n'arrive dans l'unité d'oscillation commandée en tension ou n'en sort lorsque les premier et deuxième commutateurs sont mis hors conduction.
5. Circuit PLL selon la revendication 3, caractérisé en ce que la première unité de comparaison comporte : une première résistance (651) connectée à la première tension de référence ; un troisième commutateur (631) connecté à la première résistance ; une troisième source de courant (IS3) connectée au troisième commutateur ; et un premier comparateur (611) ayant une borne d'entrée à inversion et une borne d'entrée sans inversion, la première résistance étant connectée à la borne d'entrée sans inversion et la tension de sortie du filtre de boucle étant appliquée à la borne d'entrée à inversion, pour mettre en conduction le troisième commutateur en délivrant en sortie un niveau de tension haut en tant que tension de sortie de la première unité de comparaison lorsque la tension de sortie du filtre de boucle est inférieure à la tension appliquée à la borne d'entrée sans inversion afin de permettre au courant de sortie de la troisième source de courant de circuler à travers la première résistance, et pour mettre hors conduction le troisième commutateur en délivrant en sortie un niveau de tension bas en tant que tension de sortie de la première unité de comparaison lorsque la tension de sortie du filtre de boucle est supérieure à la tension appliquée en entrée à la borne
<Desc/Clms Page number 24>
d'entrée sans inversion afin de représenter une caractéristique d'hystérésis.
6. Circuit PLL selon la revendication 5, caractérisé en ce que la seconde unité de comparaison comporte : une seconde résistance (851) connectée à la seconde tension de référence ; un quatrième commutateur (831) connecté à la seconde résistance ; une quatrième source de courant (IS4) connectée au quatrième commutateur ; et un second comparateur (811) ayant une borne d'entrée à inversion et une borne de sortie sans inversion, la seconde résistance étant connectée à la borne d'entrée à inversion et la tension de sortie du filtre de boucle étant appliquée à la borne d'entrée sans inversion, pour mettre en conduction le quatrième commutateur en délivrant en sortie un niveau de tension haut en tant que tension de sortie de la seconde unité de comparaison lorsque la tension de sortie du filtre de boucle est supérieure à la tension appliquée à la borne d'entrée à inversion afin de permettre au courant circulant à travers la seconde résistance d'arriver dans la quatrième source de courant, et pour mettre hors conduction le quatrième commutateur en délivrant en sortie un niveau de tension bas en tant que tension de sortie de la seconde unité de comparaison lorsque la tension de sortie du filtre de boucle est inférieure à la tension appliquée à la borne d'entrée à inversion afin de représenter une caractéristique d'hystérésis.
7. Circuit PLL selon la revendication 1, caractérisé en ce que l'unité d'oscillation commandée en tension comporte : une unité de conversion (531) destinée à convertir en un courant la tension de sortie du filtre de boucle ;
<Desc/Clms Page number 25>
une cinquième source de courant (IS5) connectée en parallèle à l'unité de conversion pour délivrer en sortie un courant constant ; un miroir de courant (541) ayant une première borne de sortie connectée à l'unité de conversion ; et un oscillateur (551) destiné à délivrer en sortie un signal de sortie du circuit PLL en réponse à un courant de sortie d'une seconde borne de sortie du miroir de courant.
8. Dispositif semiconducteur à circuit intégré comprenant un circuit à boucle à phase asservie (PLL) ayant une large plage de synchronisme, le dispositif étant caractérisé en ce qu'il comporte : un premier plot (1261) destiné à recevoir un signal extérieur ; un détecteur de phase/fréquence (1211) destiné à détecter une différence de phase entre le signal appliqué en entrée par l'intermédiaire du premier plot et un signal de sortie du circuit PLL ; une pompe de charge (1221) destinée à élever ou abaisser le niveau d'une tension de sortie en réponse au signal de sortie du détecteur de phase/fréquence ; un filtre de boucle (1231) destiné à éliminer une composante à haute fréquence de la tension de sortie de la pompe de charge ; une unité (1241) d'oscillation commandée en tension destinée à délivrer en sortie un signal de sortie du circuit PLL en réponse à la tension de sortie du filtre de boucle ; un second plot (1271) destiné à transmettre à l'extérieur le signal de sortie de l'unité d'oscillation commandée en tension ; et une unité (1251) de décalage de plage VCO destinée à diminuer la sensibilité du signal de sortie du circuit PLL à la tension de sortie du filtre de boucle en augmentant ou diminuant un courant interne de l'unité d'oscillation
<Desc/Clms Page number 26>
commandée en tension en réponse à la tension de sortie du filtre de boucle.
9. Dispositif semiconducteur selon la revendication 8, caractérisé en ce qu'il comporte en outre un diviseur de fréquence destiné à diviser par un nombre prédéterminé (N) la fréquence du signal de sortie du circuit PLL et à appliquer la fréquence divisée au détecteur de phase/fréquence.
10. Dispositif semiconducteur selon la revendication 8, caractérisé en ce que l'unité de décalage de plage VCO comporte : un n#ud (N1) connecté à l'unité d'oscillation commandée en tension pour recevoir et délivrer en sortie un courant de sortie de l'unité de décalage de plage VCO ; une première source de courant (IS1) connectée à une tension d'alimentation en énergie (VDD) ; un premier commutateur (521) connecté entre la première source de courant et le n#ud ; une deuxième source de courant (IS2) connectée à la tension de masse (GND) ; un deuxième commutateur (522) connecté entre le n#ud et la deuxième source de courant ; une première unité de comparaison (511) recevant la tension de sortie du filtre de boucle et une première tension de référence (VI) pour mettre en conduction le premier commutateur en délivrant en sortie un niveau de tension haut lorsque la tension de sortie du filtre de boucle est inférieure à la première tension de référence, et mettre hors conduction le premier commutateur conformément à un état opposé, et ayant une caractéristique d'hystérésis ; et une seconde unité de comparaison (512) recevant la tension de sortie du filtre de boucle et une seconde tension de référence (Vh) pour mettre en conduction le deuxième commutateur en délivrant en sortie un niveau de tension haut lorsque la tension de sortie du filtre de
<Desc/Clms Page number 27>
boucle est supérieure à la seconde tension de référence, et mettre hors conduction le deuxième commutateur conformément à un état opposé, et ayant une caractéristique d'hystérésis ; dans lequel le niveau de la première tension de référence est inférieur au niveau de la seconde tension de référence et les premier et deuxième commutateurs sont mis hors conduction lorsque la tension de sortie du filtre de boucle est supérieure à la première tension de référence et inférieure à la seconde tension de référence.
11. Dispositif semiconducteur selon la revendication 10, caractérisé en ce que le courant de sortie de la première source de courant arrive dans l'unité d'oscillation commandée en tension lorsque le premier commutateur est mis en conduction et que le deuxième commutateur est mis hors conduction, et un courant prédéterminé circule en sortie de l'unité d'oscillation commandée en tension vers la deuxième source de courant lorsque le premier commutateur est mis hors conduction et que le deuxième commutateur est mis en conduction, et aucun courant n'arrive dans l'unité d'oscillation commandée en tension ou n'en sort lorsque les premier et deuxième commutateurs sont mis hors conduction.
12. Dispositif semiconducteur selon la revendication 10, caractérisé en ce que la première unité de comparaison comporte : une première résistance (651) connectée à la première tension de référence ; un troisième commutateur (631) connecté à la première résistance ; une troisième source de courant (IS3) connectée au troisième commutateur ; et un premier comparateur (611) ayant une borne d'entrée à inversion et une borne d'entrée sans inversion, la première résistance étant connectée à la borne d'entrée
<Desc/Clms Page number 28>
sans inversion et la tension de sortie du filtre de boucle étant appliquée à la borne d'entrée à inversion, pour mettre en conduction le troisième commutateur en délivrant en sortie un niveau de tension haut en tant que tension de sortie de la première unité de comparaison lorsque la tension de sortie du filtre de boucle est inférieure à la tension appliquée à la borne d'entrée sans inversion afin de permettre au courant de sortie de la troisième source de courant de circuler à travers la première résistance, et pour mettre hors conduction le troisième commutateur en délivrant en sortie un niveau de tension bas en tant que tension de sortie de la première unité de comparaison lorsque la tension de sortie du filtre de boucle est supérieure à la tension appliquée à la borne d'entrée sans inversion afin de représenter une caractéristique d'hystérésis.
13. Dispositif semiconducteur selon la revendication 12, caractérisé en ce que la seconde unité de comparaison comporte : une seconde résistance (851) connectée à la seconde tension de référence ; un quatrième commutateur (831) connecté à la seconde résistance ; une quatrième source de courant (IS4) connectée au quatrième commutateur ; et un second comparateur (811) ayant une borne d'entrée à inversion et une borne d'entrée sans inversion, la seconde résistance étant connectée à la borne d'entrée à inversion et la tension de sortie du filtre de boucle étant appliquée à la borne d'entrée sans inversion, pour mettre en conduction le quatrième commutateur en délivrant en sortie un niveau de tension haut en tant que tension de sortie de la seconde unité de comparaison lorsque la tension de sortie du filtre de boucle est supérieure à la tension appliquée à la borne d'entrée à inversion afin de permettre au courant circulant à travers la seconde résistance
<Desc/Clms Page number 29>
d'arriver dans la 'quatrième source de courant, et pour mettre hors conduction le quatrième commutateur en délivrant en sortie un niveau de tension bas en tant que tension de sortie de la seconde unité de comparaison lorsque la tension de sortie du filtre de boucle est inférieure à la tension appliquée à la borne d'entrée à inversion afin de représenter une caractéristique d'hystérésis.
14. Dispositif semiconducteur selon la revendication 8, caractérisé en ce que l'unité d'oscillation commandée en tension comporte : une unité de conversion (531) destinée à convertir en un courant la tension de sortie du filtre de boucle ; une cinquième source de courant (IS5) connectée en parallèle à l'unité de conversion pour délivrer en sortie un courant constant ; un miroir de courant (541) ayant une première borne de sortie connectée à l'unité de conversion ; et un oscillateur (551) destiné à délivrer en sortie un signal de sortie du circuit PLL en réponse à un courant de sortie d'une seconde borne de sortie du miroir de courant.
FR0304455A 2002-05-28 2003-04-10 Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre Expired - Lifetime FR2840470B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0029605A KR100510487B1 (ko) 2002-05-28 2002-05-28 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치

Publications (2)

Publication Number Publication Date
FR2840470A1 true FR2840470A1 (fr) 2003-12-05
FR2840470B1 FR2840470B1 (fr) 2006-08-18

Family

ID=29578155

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0304455A Expired - Lifetime FR2840470B1 (fr) 2002-05-28 2003-04-10 Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre

Country Status (5)

Country Link
US (1) US6856204B2 (fr)
JP (1) JP4167531B2 (fr)
KR (1) KR100510487B1 (fr)
FR (1) FR2840470B1 (fr)
NL (1) NL1023026C2 (fr)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053657B1 (en) 2003-06-26 2006-05-30 Cypress Semiconductor Corporation Dynamically biased wide swing level shifting circuit for high speed voltage protection input/outputs
US7388440B1 (en) * 2003-12-05 2008-06-17 Cypress Semiconductor Corp. Circuit and method to speed up PLL lock-time and prohibit frequency runaway
JP4070725B2 (ja) * 2004-01-21 2008-04-02 ファナック株式会社 ノイズ検出機能を備える電子機器
US7068094B1 (en) 2004-03-16 2006-06-27 Marvell International Ltd. Charge-pump current source
US7616071B2 (en) * 2005-06-14 2009-11-10 Nec Electronics Corporation PLL circuit and semiconductor device provided with PLL circuit
JP4469894B2 (ja) * 2006-03-23 2010-06-02 パナソニック株式会社 電圧制御発振回路
KR100829792B1 (ko) * 2006-04-04 2008-05-16 삼성전자주식회사 위상동기루프 회로를 구비한 난수 발생회로 및 난수발생방법
TW200805029A (en) * 2006-07-12 2008-01-16 Beyond Innovation Tech Co Ltd Voltage control current source and frequency scanner using the same
KR100803360B1 (ko) 2006-09-14 2008-02-14 주식회사 하이닉스반도체 Ｐｌｌ 회로 및 그 제어 방법
KR100910460B1 (ko) * 2007-07-03 2009-08-04 삼성전기주식회사 주파수 가변 오실레이터
US20090045848A1 (en) * 2007-08-15 2009-02-19 National Semiconductor Corporation Phase-frequency detector with high jitter tolerance
US7940129B1 (en) * 2008-05-21 2011-05-10 Marvell International Ltd. Low KVCO phase-locked loop with large frequency drift handling capability
US8054137B2 (en) 2009-06-09 2011-11-08 Panasonic Corporation Method and apparatus for integrating a FLL loop filter in polar transmitters
US8421542B2 (en) 2010-05-28 2013-04-16 Marvell World Trade Ltd. Method and apparatus for drift compensation in PLL
US8638173B2 (en) 2011-11-15 2014-01-28 Qualcomm Incorporated System and method of calibrating a phase-locked loop while maintaining lock
WO2013149636A1 (fr) * 2012-04-02 2013-10-10 Huawei Technologies Co., Ltd. Dispositif de compensation de la dérive thermique d'un vco et procédé correspondant
JP2014143481A (ja) 2013-01-22 2014-08-07 Toshiba Corp バイアス電流回路および半導体集積回路
US9065459B1 (en) * 2013-03-14 2015-06-23 Integrated Device Technology, Inc. Clock generation circuits using jitter attenuation control circuits with dynamic range shifting
TW201503601A (zh) * 2013-07-10 2015-01-16 Jmicron Technology Corp 能校正自身頻率的晶片上振盪方法以及能校正自身頻率的晶片上振盪裝置
US9413366B2 (en) 2013-12-19 2016-08-09 Analog Devices Global Apparatus and methods for phase-locked loops with temperature compensated calibration voltage
US9484935B2 (en) * 2013-12-19 2016-11-01 Analog Devices Global Apparatus and methods for frequency lock enhancement of phase-locked loops
US9374099B2 (en) * 2014-03-25 2016-06-21 Mediatek Inc. Oscillating signal generator, phase-lock loop circuit using the oscillating signal generator and control method of the oscillating signal generator
CN113129977B (zh) * 2019-12-30 2023-12-15 群联电子股份有限公司 信号接收电路、存储器存储装置及信号接收方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125229A (ja) * 1984-11-21 1986-06-12 Toshiba Corp Ｐｌｌ回路
EP0442461A2 (fr) * 1990-02-13 1991-08-21 Oki Electric Industry Co., Ltd. Oscillateur commandé en tension
EP1033815A2 (fr) * 1999-03-01 2000-09-06 Kabushiki Kaisha Toshiba Circuit PLL
US6329883B1 (en) * 2000-11-01 2001-12-11 Cirrus Logic, Inc. Method and system for controlling a tuning voltage of a phase-locked loop circuit to an optimal value

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
JPH08148998A (ja) 1994-11-18 1996-06-07 Fujitsu General Ltd Ｐｌｌ回路
JPH1098378A (ja) 1996-09-20 1998-04-14 Advantest Corp Ｐｌｌ回路
JP3196825B2 (ja) 1997-07-30 2001-08-06 日本電信電話株式会社 位相同期ループ回路
JPH1188156A (ja) 1997-09-10 1999-03-30 Victor Co Of Japan Ltd クロック生成用ｐｌｌ回路
JP2000049604A (ja) 1998-07-31 2000-02-18 Sony Corp 位相同期ループ装置
KR100272170B1 (ko) * 1998-08-17 2000-11-15 윤종용 동작영역이 넓은 전압제어발진기 및 이를 사용하는 위상고정루프
JP2000124802A (ja) 1998-10-20 2000-04-28 Mitsubishi Electric Corp Ｐｌｌ回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125229A (ja) * 1984-11-21 1986-06-12 Toshiba Corp Ｐｌｌ回路
EP0442461A2 (fr) * 1990-02-13 1991-08-21 Oki Electric Industry Co., Ltd. Oscillateur commandé en tension
EP1033815A2 (fr) * 1999-03-01 2000-09-06 Kabushiki Kaisha Toshiba Circuit PLL
US6329883B1 (en) * 2000-11-01 2001-12-11 Cirrus Logic, Inc. Method and system for controlling a tuning voltage of a phase-locked loop circuit to an optimal value

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 010, no. 313 (E - 448) 24 October 1986 (1986-10-24) *

Also Published As

Publication number Publication date
FR2840470B1 (fr) 2006-08-18
JP4167531B2 (ja) 2008-10-15
JP2004007588A (ja) 2004-01-08
KR100510487B1 (ko) 2005-08-26
NL1023026A1 (nl) 2003-12-01
KR20030091524A (ko) 2003-12-03
NL1023026C2 (nl) 2004-01-27
US20030222722A1 (en) 2003-12-04
US6856204B2 (en) 2005-02-15

Similar Documents

Publication Publication Date Title
FR2840470A1 (fr) Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre
EP1424776B1 (fr) Circuit oscillateur commandé en tension pour un dispositif électronique basse puissance
FR2819064A1 (fr) Regulateur de tension a stabilite amelioree
EP1916762B1 (fr) Oscillateur à quartz asservi en amplitude avec domaine étendu de tension et de température
CH633670B5 (fr) Circuit oscillateur a onde rectangulaire pour la mesure du temps.
FR2472312A1 (fr) Recepteur a superreaction
FR2799849A1 (fr) Regulateur lineaire a faible chute de tension serie
FR2862448A1 (fr) Generateur de rampe de tension avec un asservissement de pente
FR2546686A1 (fr) Circuit oscillant a frequence variable se presentant sous forme d&#39;un circuit integre
FR2473234A1 (fr) Circuit a impedance electriquement variable et a compensation par reaction
FR2554989A1 (fr) Regulateur de tension serie
FR2614431A1 (fr) Circuit de traitement d&#39;un signal pseudo-oscillatoire, notamment pour detecteur de proximite inductif
EP4038476B1 (fr) Dispositif de generation d&#39;une tension d&#39;alimentation / polarisation et d&#39;un signal d&#39;horloge pour un circuit numerique synchrone
FR2468252A1 (fr) Oscillateur
FR2762107A1 (fr) Generateur de tension de haute precision
FR2460576A1 (fr) Circuit d&#39;alimentation a trois bornes pour appareil telephonique
FR2815198A1 (fr) Circuit a verrouillage de phase
FR2526183A1 (fr) Circuit regulateur
EP0060164A1 (fr) Amplificateur linéaire à faible consommation et à large bande, fonctionnant en classe A glissante, et circuit comportant au moins un tel amplificateur
EP0981203B1 (fr) Source de courant contrôlée à commutation accélérée
FR2490895A1 (fr) Circuit d&#39;entretien pour oscillateur a faible consommation de courant
FR2577083A1 (fr) Amplificateur operationnel
EP0762259B1 (fr) Circuit de polarisation destiné à fixer le niveau moyen d&#39;une tension alternative
FR2813439A1 (fr) Circuit integre muni d&#39;une protection contre les decharges electrostatiques
EP1006661B1 (fr) Générateur de signal à haute fréquence à partir d&#39;une base de temps horlogère

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 14

PLFP Fee payment

Year of fee payment: 15

PLFP Fee payment

Year of fee payment: 16

PLFP Fee payment

Year of fee payment: 18

PLFP Fee payment

Year of fee payment: 19

PLFP Fee payment

Year of fee payment: 20