KR100510487B1 - 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치 - Google Patents

넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치 Download PDF

Info

Publication number
KR100510487B1
KR100510487B1 KR10-2002-0029605A KR20020029605A KR100510487B1 KR 100510487 B1 KR100510487 B1 KR 100510487B1 KR 20020029605 A KR20020029605 A KR 20020029605A KR 100510487 B1 KR100510487 B1 KR 100510487B1
Authority
KR
South Korea
Prior art keywords
voltage
output
loop filter
switch
controlled oscillator
Prior art date
Application number
KR10-2002-0029605A
Other languages
English (en)
Other versions
KR20030091524A (ko
Inventor
권혁철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0029605A priority Critical patent/KR100510487B1/ko
Priority to US10/371,455 priority patent/US6856204B2/en
Priority to NL1023026A priority patent/NL1023026C2/nl
Priority to FR0304455A priority patent/FR2840470B1/fr
Priority to JP2003110883A priority patent/JP4167531B2/ja
Publication of KR20030091524A publication Critical patent/KR20030091524A/ko
Application granted granted Critical
Publication of KR100510487B1 publication Critical patent/KR100510487B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
    • H03L7/102—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop the additional signal being directly applied to the controlled loop oscillator

Abstract

본 발명은 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한 반도체 집적회로 장치에 관한 것으로서, 넓은 동기 범위를 갖는 위상동기루프 회로에 있어서, 외부 입력 신호와 상기 위상동기루프 회로의 출력신호의 위상차를 검출하는 위상주파수 검출부; 상기 위상주파수 검출부의 출력신호에 응답하여 출력되는 전압을 업 또는 다운시키는 차지 펌프; 상기 차지 펌프의 출력전압에 포함된 고주파 성분을 제거하는 루프 필터; 상기 루프 필터의 출력전압에 응답하여 소정 주파수를 갖는 신호를 상기 위상동기루프 회로의 출력신호로써 출력하는 전압 제어 발진부; 및 히스테리시스 특성을 갖는 제1 및 제2 비교부들을 구비하며, 상기 루프 필터와 상기 전압 제어 발진부에 연결되고, 상기 루프 필터의 출력전압이 낮을 때는 상기 제1 비교부가 활성화되어 상기 전압 제어 발진부에 전류를 공급하여 상기 전압 제어 발진부의 출력신호의 주파수를 높여주고, 상기 루프 필터의 출력전압이 높을 때는 상기 제2 비교부가 활성화되어 상기 전압 제어 발진부로부터 전류를 싱크시켜서 상기 전압 제어 발진부의 출력신호의 주파수를 낮추는 VCO 레인지 시프트부를 구비함으로써 루프 필터의 출력전압에 노이즈 전압이 유입되더라도 위상동기루프 회로의 출력신호에 발생하는 지터는 작아진다.

Description

넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한 반도체 집적회로 장치{Phase locked loop circuit having wide locked range and semiconductor integrated circuit device with the phase locked loop}
본 발명은 위상동기루프에 관한 것으로서, 특히 넓은 동기 범위를 갖는 위상동기루프 및 이를 구비한 반도체 집적회로 장치에 관한 것이다.
넓은 동기 범위를 갖는 위상동기루프 회로를 구현하기 위해서는 위상동기루프 회로에 구비되는 전압 제어 발진기(Voltage Controlled Oscillator)의 주파수 발진 대역을 넓혀야 하며, 규정된 DC(Direct Current) 동작 전압 즉, VDD와 VSS의 범위 안에서 위상동기루프 회로의 민감도(sensitivity)를 높여야 한다. 그런데, 상기 민감도가 높아질 경우, 위상동기루프 회로의 출력신호는 루프 필터의 출력전압으로 유입되는 노이즈 전압에 민감하게 되고, 그로 인하여 위상동기루프 회로의 출력신호에 발생하는 지터(jitter)가 커지는 문제점이 있다. 상기 노이즈 전압은 루프 필터에 인접한 회로나 위상동기루프 회로에 인접한 반도체 장치로부터 유입될 수가 있다.
도 1은 종래의 위상동기루프 회로의 블록도이다. 도 1을 참조하면, 위상동기루프 회로(101)는 위상주파수 검출부(111), 차지 펌프(Charge Pump)(121), 루프 필터(Loop Filter)(131) 및 전압 제어 발진부(141)를 구비한다.
루프 필터(131)의 출력전압(Vfilter)에 대한 위상동기루프 회로(101)의 출력신호(Fvco)의 민감도(sensitivity)(Fvco_sens)는 아래 수학식 1로 표현된다.
Fvco_sens[Hz/V] = [(Vfilter×Kvi)+Idc]×Kosc
여기서, Kvi는 전압 제어 발진부(141)에 구비되는 VI(Voltage to Current) 변환기(발진기는 제외)의 입력전압에 대한 전류(Ivi) 변환 계수이고, Kosc는 상기 VI 변환기의 출력 전류에 대한 상기 발진기의 주파수 변화 상관 계수이다. 그리고, 전압 제어 발진부(141)에 구비되는 전류 미러에 구비되는 트랜지스터들의 사이즈가 상호 동일하다고 가정한다.
위상동기루프 회로(101)의 출력신호(Fvco)의 민감도를 그래프로 표시하면 도 2와 같다. 도 2에 도시된 바와 같이, 위상동기루프 회로(101)의 출력신호(Fvco)는 루프필터의 출력전압(Vfilter)의 변화에 따라 직선적으로 변화하며, 그 민감도(211)의 기울기는 매우 크다.
이와 같이, 위상동기루프 회로(101)의 출력신호(Fvco)의 민감도(211)의 기울기가 크기 때문에 루프 필터(131)의 출력전압(Vfilter)에 노이즈 전압이 유입될 경우, 위상동기루프 회로(101)의 출력신호(Fvco)에 나타나는 지터(jitter)도 매우 커지게 된다.
도 3을 참조하면, 루프필터(131)의 출력전압(Vfilter)에 노이즈 전압(Vnoise)이 유입될 때, 위상동기루프 회로(101)의 출력신호(Fvco)에 발생하는 지터(f1)는 노이즈 전압(Vnoise)에 비례하여 커지는 것을 알 수 있다.
상술한 바와 같이, 종래의 위상동기루프 회로(101)에 의하면, 위상동기루프 회로(101)의 민감도(211)가 커서 넓은 동기 범위를 가질 수는 있지만, 그 대신 루프 필터(131)의 출력전압(Vfilter)으로 노이즈 전압(Vnoise)이 유입될 경우에는 위상동기루프 회로(101)의 출력신호(Fvco)에 지터(f1)가 크게 발생하는 문제점이 있다.
본 발명이 이루고자하는 기술적 과제는 넓은 동기 범위를 가지며, 루프 필터의 출력전압에 노이즈 전압이 유입되더라도 출력신호에 발생하는 지터를 감소시키는 위상동기루프 회로를 제공하는데 있다.
본 발명이 이루고자하는 다른 기술적 과제는 넓은 동기 범위를 가지며, 루프 필터의 출력전압에 노이즈 전압이 유입되더라도 출력신호에 발생하는 지터를 감소시키는 위상동기루프 회로를 구비하는 반도체 집적회로 장치를 제공하는데 있다.
상기 기술적 과제를 이루기 위하여 본 발명은,
넓은 동기 범위를 갖는 위상동기루프 회로에 있어서, 외부 입력 신호와 상기 위상동기루프 회로의 출력신호의 위상차를 검출하는 위상주파수 검출부; 상기 위상주파수 검출부의 출력신호에 응답하여 출력되는 전압을 업 또는 다운시키는 차지 펌프; 상기 차지 펌프의 출력전압에 포함된 고주파 성분을 제거하는 루프 필터; 상기 루프 필터의 출력전압에 응답하여 소정 주파수를 갖는 신호를 상기 위상동기루프 회로의 출력신호로써 출력하는 전압 제어 발진부; 및 히스테리시스 특성을 갖는 제1 및 제2 비교부들을 구비하며, 상기 루프 필터와 상기 전압 제어 발진부에 연결되고, 상기 루프 필터의 출력전압이 낮을 때는 상기 제1 비교부가 활성화되어 상기 전압 제어 발진부에 전류를 공급하여 상기 전압 제어 발진부의 출력신호의 주파수를 높여주고, 상기 루프 필터의 출력전압이 높을 때는 상기 제2 비교부가 활성화되어 상기 전압 제어 발진부로부터 전류를 싱크시켜서 상기 전압 제어 발진부의 출력신호의 주파수를 낮추는 VCO 레인지 시프트부를 구비하는 위상동기루프 회로를 제공한다.
바람직하기는, 상기 위상동기루프 회로의 출력신호의 주파수를 소정 배수로 분할하여 상기 위상주파수 검출부에 인가하는 주파수 분할부를 더 구비한다.
바람직하기는 또한, 상기 VCO 레인지 시프트부는 상기 전압 제어 발진부에 연결되며 상기 VCO 레인지 시프트부의 출력전류가 유출입되는 노드; 전원전압에 연결된 제1 전류원; 상기 제1 전류원과 상기 노드 사이에 연결된 제1 스위치; 접지전압에 연결된 제2 전류원; 상기 노드와 상기 제2 전류원 사이에 연결된 제2 스위치; 상기 루프 필터의 출력전압과 제1 기준전압을 입력하고 상기 루프 필터의 출력전압이 상기 제1 기준전압보다 낮을 경우에 하이 전압을 출력하여 상기 제1 스위치를 온시키고, 그 반대일 경우에는 상기 제1 스위치를 오프시키는 상기 제1 비교부; 및 상기 루프 필터의 출력전압과 제2 기준전압을 입력하고 상기 루프 필터의 전압이 상기 제2 기준전압보다 높을 경우에 하이 전압을 출력하여 상기 제2 스위치를 온시키고, 그 반대일 경우에는 상기 제2 스위치를 오프시키는 상기 제2 비교부를 구비하고, 상기 제1 기준전압은 제2 기준전압보다 낮으며, 상기 루프 필터의 출력전압이 상기 제1 기준전압보다 높고 상기 제2 기준전압보다 낮을 경우에는 상기 제1 및 제2 스위치들은 오프된다.
바람직하기는 또한, 상기 제1 스위치가 온되고 상기 제2 스위치가 오프되면 상기 제1 전류원으로부터 출력되는 전류가 상기 전압 제어 발진부로 유입되고, 상기 제1 스위치가 오프되고 상기 제2 스위치가 온되면 상기 전압 제어 발진부로부터 상기 제2 전류원으로 소정 전류가 유출되며, 상기 제1 및 제2 스위치들이 모두 오프되면 상기 전압 제어 발진부로 유입되거나 상기 전압 제어 발진부로부터 유출되는 전류가 없다.
바람직하기는 또한, 상기 제1 비교부는 상기 제1 기준전압에 연결된 제1 저항; 상기 제1 저항에 연결된 제3 스위치; 상기 제3 스위치에 연결된 제3 전류원; 및 상기 제1 저항이 비반전입력단에 연결되고 상기 루프 필터의 출력전압을 반전입력단으로 입력하며, 상기 루프 필터의 출력전압이 상기 비반전입력단에 입력되는 전압보다 낮으면 상기 제1 비교부의 출력전압으로써 하이 전압을 출력하여 상기 제3 스위치를 온시킴으로써 상기 제3 전류원으로부터 출력되는 전류가 상기 제1 저항을 통해 흐르게 하고, 상기 루프 필터의 출력전압이 상기 비반전입력단에 입력되는 전압보다 높으면 상기 제1 비교부의 출력전압으로써 로우 전압을 출력하여 상기 제3 스위치를 오프시킴으로써 상기 히스테리시스 특성을 나타내는 제1 비교기를 구비한다.
바람직하기는 또한, 상기 제2 비교부는 상기 제2 기준전압에 연결된 제2 저항; 상기 제2 저항에 연결된 제4 스위치; 상기 제4 스위치에 연결된 제4 전류원; 및 상기 제2 저항이 반전 입력단에 연결되고 상기 루프 필터의 출력전압을 비반전입력단으로 입력하며, 상기 루프 필터의 출력전압이 상기 반전입력단에 입력되는 전압보다 높으면 상기 제2 비교부의 출력전압으로써 하이 전압을 출력하여 상기 제4 스위치를 온시킴으로써 상기 제2 기준전압에 의해 상기 제2 저항을 통해서 흐르는 전류가 상기 제4 전류원으로 흘러가게 하고, 상기 루프 필터의 출력전압이 상기 반전입력단에 입력되는 전압보다 낮으면 상기 제2 비교부의 출력전압으로써 로우 전압을 출력하여 상기 제4 스위치를 오프시킴으로써 상기 히스테리시스 특성을 나타내는 제2 비교기를 구비한다.
바람직하기는 또한, 상기 전압 제어 발진부는 상기 루프 필터의 출력전압을 전류로 변환하는 변환부; 상기 변환부에 병렬로 연결되어 일정한 전류를 출력하는 제5 전류원; 상기 변환부에 제1 출력단이 연결된 전류 미러; 및 상기 전류 미러의 제2 출력단으로부터 출력되는 전류에 응답하여 상기 위상동기루프의 출력신호를 출력하는 발진기를 구비한다.
상기 다른 기술적 과제를 이루기 위하여 본 발명은,
넓은 동기 범위를 갖는 위상동기루프 회로를 구비하는 반도체 집적회로 장치에 있어서, 외부 신호가 입력되는 제1 패드; 상기 제1 패드를 통해 입력되는 신호와 상기 위상동기루프 회로의 출력신호의 위상차를 검출하는 위상주파수 검출부; 상기 위상주파수 검출부의 출력신호에 응답하여 출력되는 전압을 업 또는 다운시키는 차지 펌프; 상기 차지 펌프의 출력전압에 포함된 고주파 성분을 제거하는 루프 필터; 상기 루프 필터의 출력전압에 응답하여 상기 위상동기루프 회로의 출력신호를 출력하는 전압 제어 발진부; 상기 전압 제어 발진부의 출력신호를 외부로 전송하기 위한 제2 패드; 및 히스테리시스 특성을 갖는 제1 및 제2 비교부들을 구비하며, 상기 루프 필터와 상기 전압 제어 발진부에 연결되고, 상기 루프 필터의 출력전압이 낮을 때는 상기 제1 비교부가 활성화되어 상기 전압 제어 발진부에 전류를 공급하여 상기 전압 제어 발진부의 출력신호의 주파수를 높여주고, 상기 루프 필터의 출력전압이 높을 때는 상기 제2 비교부가 활성화되어 상기 전압 제어 발진부로부터 전류를 싱크시켜서 상기 전압 제어 발진부의 출력신호의 주파수를 낮추는 VCO 레인지 시프트부를 구비하는 반도체 집적회로 장치를 제공한다.
상기 본 발명에 의하여, 루프 필터의 출력전압에 노이즈 전압이 유입되더라도 위상동기루프 회로의 출력신호에 발생하는 지터는 작아진다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 4는 본 발명에 따른 위상동기루프 회로의 블록도이다. 도 4를 참조하면, 위상동기루프 회로(401)는 위상주파수 검출부(411), 차지 펌프(Charge Pump)(421), 루프 필터(Loop Filter)(431), 전압 제어 발진부(441) 및 VCO 레인지 시프트(range shift)부(451)를 구비한다.
위상주파수 검출부(411)는 외부 입력 신호(Vpulse_in)와 위상동기루프 회로(401)의 출력신호(Fvco)의 위상차를 검출하여 직류 전압(V1)으로써 출력한다. 위상동기루프 회로(401)에서 출력되는 신호(Fvco)는 그 일부가 궤환되어 위상주파수 검출부(411)로 입력된다.
차지 펌프(421)는 위상주파수 검출부(411)의 출력신호(V1)에 응답하여 출력되는 전압(V2)을 업(up) 또는 다운(down)시킨다. 예컨대, 외부 입력 신호(Vpulse_in)와 위상동기루프 회로(401)의 출력신호(Fvco)의 위상차가 클 경우 위상주파수 검출부(411)로부터 출력되는 전압(V1)은 커지게 되며, 이에 따라 차지 펌프(421)는 출력전압(V2)을 다운시킨다. 외부 입력 신호(Vpulse_in)와 위상동기루프 회로(401)의 출력신호(Fvco)의 위상차가 작을 경우 위상주파수 검출부(411)의 출력전압(V1)은 작아지게 되며, 이에 따라 차지 펌프(421)는 출력전압(V2)을 업시킨다.
루프 필터(431)는 로우 패스 필터(Low Pass Filter)로 구성되며, 차지 펌프(421)의 출력전압(V2)에 포함된 고주파 성분을 제거하고 저주파 성분 즉, 직류 전압만 통과시킨다.
전압 제어 발진부(441)는 루프 필터(431)의 출력전압(Vfilter)을 입력하며, 출력전압(Vfilter)의 크기에 따라 소정 주파수를 갖는 신호(Fvco)를 위상동기루프 회로(401)의 출력신호로써 출력한다.
VCO 레인지 시프트부(451)는 루프 필터(431)의 출력전압(Vfilter)을 입력하고 출력전류(Ictl)를 전압 제어 발진부(441)로 전달한다. VCO 레인지 시프트부(451)는 루프 필터(431)의 출력전압(Vfilter)이 낮은 경우에는 출력전류(Ictl)를 전압 제어 발진부(441)로 공급하여서 전압 제어 발진부(441)의 내부 전류(Ivco)가 감소되게 하고, 루프 필터(431)의 출력전압(Vfilter)이 높은 경우에는 출력전류(Ictl)가 도리어 전압 제어 발진부(441)로부터 VCO 레인지 시프트부(451)로 흐르게 하여서 전압 제어 발진부(441)의 내부 전류(Ivco)가 증가되게 한다. 따라서, 루프 필터(431)의 출력전압(Vfilter)에 대한 위상동기루프 회로(401)의 출력신호(Fvco)의 민감도가 감소되며, 이로 인하여 루프 필터(431)의 출력전압(Vfilter)에 노이즈 전압(Vnoise)이 유입되더라도 위상동기루프 회로(401)의 출력신호(Fvco)에는 지터가 크게 발생하지 않는다.
위상동기루프 회로(401)는 위상동기루프 회로(401)의 출력신호(Fvco)의 주파수를 소정 배수 즉, (1/N)로 분할하여 위상주파수 검출부(411)에 인가하는 주파수 분할부(미도시)를 더 구비할 수 있다.
도 5는 도 4에 도시된 전압 제어 발진부(441)와 VCO 레인지 시프트(Range Shift)부(451)의 회로도이다.
도 5를 참조하면, VCO 레인지 시프트부(451)는 노드(N1), 제1 및 제2 전류원들(IS1,IS2), 제1 및 제2 스위치들(521,522), 및 제1 및 제2 비교부들(511,512)을 구비한다.
노드(N1)는 전압 제어 발진부(441)에 전기적으로 연결된다.
제1 전류원(IS1)은 전원전압(VDD)에 연결되며 제1 소정의 전류를 일정하게 출력한다.
제1 스위치(511)는 제1 전류원(IS1)과 노드(N1) 사이에 연결된다.
제2 전류원(IS2)은 접지전압(GND)에 연결되며, 제2 소정의 전류를 일정하게 출력한다.
제2 스위치(522)는 노드(N1)와 제2 전류원(IS2) 사이에 연결된다.
제1 비교부(511)는 루프 필터(431)의 출력전압(Vfilter)과 제1 기준전압(Vl)을 입력한다. 제1 비교부(511)는 루프 필터(431)의 출력전압(Vfilter)이 제1 기준전압(Vl)보다 낮을 경우에는 하이(high) 전압, 예컨대 전원전압(VDD)을 출력하여 제1 스위치(521)를 온(on)시키고, 반대로 루프 필터(431)의 출력전압(Vfilter)이 제1 기준전압(Vl)보다 높을 경우에는 로우 전압(low), 예컨대 접지전압(GND)을 출력하여 제1 스위치(521)를 오프(off)시킨다. 제1 비교부(511)는 루프 필터(431)의 출력전압(Vfilter)이 제1 기준전압(Vl)보다 낮아지거나 높아지는 것에 따라 히스테리시스 특성을 갖는다.
제2 비교부(512)는 루프 필터(431)의 출력전압(Vfilter)과 제2 기준전압(Vh)을 입력한다. 제2 비교부는 루프 필터(431)의 전압이 제2 기준전압(Vh)보다 높을 경우에는 하이 전압, 예컨대 전원전압(VDD)을 출력하여 제2 스위치(522)를 온시키고, 반대로 루프 필터(431)의 전압이 제2 기준전압(Vh)보다 낮을 경우에는 로우 전압, 예컨대 접지전압(GND)을 출력하여 제2 스위치(522)를 오프시킨다. 제2 비교부(512)는 루프 필터(431)의 출력전압(Vfilter)이 제2 기준전압(Vh)보다 낮아지거나 높아지는 것에 따라 히스테리시스 특성을 갖는다.
제1 기준전압(Vl)은 제2 기준전압(Vh)보다 낮게 설정된다.
제1 스위치(521)가 온되고 제2 스위치(522)가 오프되면 제1 전류원(IS1)으로부터 출력되는 전류(Ictl)가 전압 제어 발진부(441)로 유입되므로 전압 제어 발진부(441)의 내부 전류(Ivco)는 감소된다. 반대로 제1 스위치(521)가 오프되고 제2 스위치(522)가 온되면 전압 제어 발진부(441)로부터 제2 전류원으로 출력전류(Ictl)가 흐르게 되므로 전압 제어 발진부(441)의 내부 전류(Ivco)는 증가된다.
루프 필터(431)의 출력전압(Vfilter)이 제1 기준전압(Vl)보다 높고 제2 기준전압(Vh)보다 낮을 경우에는 제1 및 제2 비교부들(511,512)은 모두 로우 전압을 출력하므로 제1 및 제2 스위치들(521,522)은 모두 오프된다. 따라서, VCO 레인지 시프트부(451)는 전압 제어 발진부(441)와 전기적으로 단락된 상태이므로 VCO 레인지 시프트부(451)로부터 전압 제어 발진부(441)로 출력전류(Ictl)가 유입되거나 전압 제어 발진부(441)로부터 VCO 레인지 시프트부(451)로 출력전류(Ictl)가 유출되지 않게 된다.
루프 필터(431)의 출력전압(Vfilter)에 따른 VCO 레인지 시프트부(451)의 동작 상태를 요약하면 다음 표 1과 같다.
VCO 레인지 시프트부(451)에 의해 위상동기루프 회로(401)의 민감도가 감소되며, 그에 따라 루프 필터(431)의 출력전압(Vfilter)에 노이즈 전압이 유입되더라도 위상동기루프 회로(401)의 출력신호에 발생하는 지터는 작아진다.
도 5를 참조하면, 전압 제어 발진부(441)는 변환부(531), 제5 전류원(IS5), 전류 미러(541) 및 발진기(551)를 구비한다.
변환부(531)는 루프 필터(431)의 출력전압(Vfilter)을 전류(Ivi)로 변환한다. 변환부(531)는 연산증폭기(533), NPN 트랜지스터(MN1) 및 저항(535)을 구비한다. 루프 필터(431)의 출력전압(Vfilter)이 연산증폭기(533)로 입력되면 NPN 트랜지스터(MN1)가 온(on)되어 전류 미러(541)로부터 저항(535)을 통해서 전류(Ivi)가 흐른다.
제5 전류원(IS5)은 변환부(531)에 병렬로 연결된다. 루프 필터(431)의 출력전압(Vfilter)이 변환부(531)로 입력되면 제5 전류원(IS5)에는 일정한 전류(Idc)가 흐른다.
전류 미러(541)의 제1 출력단은 변환부(531)에 연결되고, 전류 미러(541)의 제2 출력단은 발진기(551)에 연결된다. 전류 미러(541)는 PNP 트랜지스터들(MP1,MP2)을 구비하는데, 경우에 따라서는 NPN 트랜지스터들로 구성되기도 한다. 루프 필터(431)의 출력전압(Vfilter)가 변환부(531)에 입력되면 PNP 트랜지스터들(MP1,MP2)이 온되며, 그에 따라 전류 미러(541)의 출력전류(Ivco)가 제2 출력단을 통해서 출력된다.
발진기(551)는 전류 미러(541)의 출력전류(Ivco)에 응답하여 소정 주파수, 예컨대 고주파의 신호(Fvco)를 위상동기루프(401)의 출력신호로써 출력한다.
전압 제어 발진부(441)에 의해 위상동기루프 회로(401)는 넓은 동기 범위를 갖는다.
도 6은 도 4에 도시된 제1 비교부(511)의 회로도이다. 도 6을 참조하면, 제1 비교부(511)는 제1 저항(651), 제3 스위치(631), 제3 전류원(IS3), 제1 비교기(611) 및 버퍼(621)를 구비한다.
제1 저항(651)은 제1 기준전압(Vl)에 연결된다.
제3 스위치(631)는 제1 저항(651)에 연결된다.
제3 전류원(IS3)은 제3 스위치(631)에 연결된다.
버퍼(621)는 제1 비교기(611)의 출력을 버퍼링(buffering)한다.
제1 저항(651)은 제1 비교기(611)의 비반전입력단(+)에 연결되고, 루프 필터(431)의 출력전압(Vfilter)은 제1 비교기(611)의 반전입력단(-)으로 입력된다. 루프 필터(431)의 출력전압(Vfilter)이 제1 비교기(611)의 비반전입력단(+)에 입력되는 전압보다 낮으면 제1 비교기(611)는 출력전압(Vo1)으로써 하이 전압, 예컨대 전원전압(VDD)을 출력하여 제3 스위치(631)를 온시킨다. 그러면, 제3 전류원(IS3)으로부터 출력되는 전류가 제3 스위치(631)를 통해서 제1 저항(651)으로 흐르게 되며, 그에 따라 제1 비교기(611)의 비반전입력단(+)에는 제1 기준전압(Vl)과 제1 저항(651)에 강하된 전압이 합해져서 인가된다. 루프 필터(431)의 출력전압(Vfilter)이 제1 비교기(611)의 비반전입력단(+)에 입력되는 전압보다 높으면 제1 비교기(611)는 출력전압(Vo1)으로써 로우 전압, 예컨대 접지전압(GND)을 출력하여 제3 스위치(631)를 오프시킨다. 그러면, 제1 비교기(611)의 비반전입력단(+)에는 제1 기준전압(Vl)만 인가된다.
도 7에 제1 비교부(511)의 출력전압(Vo1)의 특성이 도시되어 있다. 도 7을 참조하면, 제1 비교부의 출력전압(Vo1)은 루프 필터(431)의 출력전압(Vfilter)이 증가할 때는 제1 소정 전압(Va)에 도달할 때 하이 상태에서 로우 상태로 천이되지만, 반대로 루프 필터(431)의 출력전압(Vfilter)이 감소할 때는 제1 기준전압(Vl)보다 낮아질 때 로우 상태에서 하이 상태로 천이된다. 따라서, 제1 비교부(511)의 출력전압은 히스테리시스 특성을 갖는다. 히스테리시스 구간(711)은 제1 저항(도 6의 651)에 인가되는 전압에 의해 결정된다.
도 8은 도 4에 도시된 제2 비교부(512)의 회로도이다. 도 8을 참조하면, 제2 비교부(512)는 제2 저항(851), 제4 스위치(831), 제4 전류원(IS4), 버퍼(821) 및 제2 비교기(811)를 구비한다.
제2 저항(851)은 제2 기준전압(Vh)에 연결된다.
제4 스위치(831)는 제2 저항(851)에 연결된다.
제4 전류(IS4)원은 제4 스위치(831)에 연결된다.
버퍼(821)는 제2 비교기(811)의 출력을 버퍼링한다.
제2 저항(851)은 제2 비교기(811)의 반전입력단(-)에 연결되고, 루프 필터(431)의 출력전압(Vfilter)은 제2 비교기(811)의 비반전입력단(+)으로 입력된다. 루프 필터(431)의 출력전압(Vfilter)이 제2 비교기(811)의 반전입력단(-)에 입력되는 전압보다 높으면 제2 비교기(811)는 출력전압(Vo2)으로써 하이 전압, 예컨대 전원전압(VDD)을 출력하여 제4 스위치(831)를 온시킨다. 그러면, 제2 기준전압(Vh)이 제2 저항(851)에 인가되며, 이 때 제2 저항(851)을 통해서 흐르는 전류는 제4 스위치(831)를 통해서 제4 전류원(IS4)으로 흐른다. 그에 따라 제2 비교기(811)의 반전입력단(-)에는 제2 기준전압(Vh)과 제2 저항(851)에 강하된 전압이 합해져서 인가된다. 루프 필터(431)의 출력전압(Vfilter)이 제2 비교기(811)의 반전입력단(-)에 입력되는 전압보다 낮으면 제2 비교기(811)는 출력전압(Vo2)으로써 로우 전압, 예컨대 접지전압(GND)을 출력하여 제4 스위치(831)를 오프시킨다. 그러면, 제2 비교기(811)의 반전입력단(-)에는 제2 기준전압(Vh)만 인가된다.
도 9에 제2 비교부(512)의 출력전압(Vo2)의 특성이 도시되어 있다. 도 9를 참조하면, 제2 비교부(512)의 출력전압(Vo2)은 루프 필터(431)의 출력전압(Vfilter)이 증가할 때는 제2 기준전압(Vh)에 도달할 때 로우 상태에서 하이 상태로 천이되지만, 반대로 루프 필터(431)의 출력전압(Vfilter)이 감소할 때는 제2 소정 전압(Vb)보다 낮아질 때 하이 상태에서 로우 상태로 천이된다. 따라서, 제2 비교부(512)의 출력전압(Vo2)은 히스테리시스 특성을 갖는다. 히스테리시스 구간(911)은 제2 저항(도 8의 851)에 인가되는 전압에 의해 결정된다.
도 10은 도 4에 도시된 루프필터(431)의 출력전압(Vfilter)의 변화에 따른 위상동기루프 회로(401)의 출력신호(Fvco)의 민감도의 특성곡선을 보여주는 도면이다. 도 4 내지 도 8을 참조하여 도 10에 도시된 위상동기루프 회로(401)의 출력신호(Fvco)의 민감도(1011)에 대해 설명하기로 한다. 출력신호(Fvco)의 민감도(1011)는 제1 내지 제3 구간들(L1∼L3)로 구분된다.
출력신호(Fvco)의 민감도(1011)는 루프 필터(431)의 출력전압(Vfilter)이 최저전압(Vfilter_min)에서 최고전압(Vfilter_max)으로 증가하는 경우와, 최고전압(Vfilter_max)에서 최저전압(Vfilter_min)으로 감소하는 경우로 구분할 수 있는데, 후자는 전자의 경우와 반대이므로 중복설명을 피하기 위해 전자에 대해서만 설명하기로 한다.
제1 구간(L1)에서는 루프 필터(431)의 출력전압(Vfilter)은 최저전압(Vfilter_min)에서 증가하다가 제2 소정전압(Va)에 도달하면 제1 기준전압(Vl)으로 낮아진다.
제2 구간에서는 루프 필터(L2)의 출력전압(Vfilter)은 제1 기준전압(Vl)에서 증가하다가 제2 기준전압(Vh)에 도달하면 제2 소정전압(Vb)으로 낮아진다.
제3 구간에서는 루프 필터(L3)의 출력전압(Vfilter)은 제2 소정전압(Vb)에서부터 증가하여 최고전압(Vfilter_max)에 도달한다.
제1 및 제2 구간들(L1,L2)에서 루프 필터(431)의 출력전압(Vfilter)이 소정 레벨 낮아지는 이유는 각각 도 5에 도시된 제1 및 제2 비교부들(511,512)의 히스테리시스 특성 때문이다.
이와 같이, 위상동기루프 회로(401)의 출력신호(Fvco)의 민감도(1011)는 종래의 위상동기루프 회로(도 1의 101)의 민감도(도 2의 211)에 비해 그 기울기가 (1/3)에 불과하다.
도 11은 도 4에 도시된 루프 필터(431)의 출력전압(Vfilter)에 노이즈 전압(Vnoise)이 입력될 경우의 위상동기루프 회로(401)의 출력신호(Fvco)에 발생하는 지터를 보여주는 도면이다. 도 11에 도시된 바와 같이, 위상동기루프 회로(401)의 출력신호(Fvco)의 민감도(1011)의 기울기가 완만하기 때문에 루프 필터(431)의 출력전압(Vfilter)에 노이즈 전압(Vnoise)이 유입되더라도 위상동기루프 회로(401)의 출력신호(Fvco)에 발생하는 지터(f2)는 매우 작아진다. 즉, 본 발명에 따른 위상동기루프 회로(401)의 출력신호(Fvco)에 나타나는 지터(f2)의 크기는 도 1에 도시된 위상동기루프 회로(101)의 출력신호에 나타나는 지터(f1)에 비해 그 크기가 (1/3)에 지나지 않는다. 이것을 수학식으로 표현하면 다음 수학식 2와 같다.
×Vfilter×Kvi)+Idc ±Ictl]×Kosc
여기서, Kvi는 변환부(도 5의 531)의 입력전압에 대한 전류(Ivi) 변환 계수이고, Kosc는 전류 미러(도 5의 541)의 출력 전류(Ivco)에 대한 발진기(도 5의 551)의 주파수 변화 상관 계수이다. 그리고, 전류 미러(도 5의 541)에 구비되는 트랜지스터들(MP1,MP2)의 사이즈가 상호 동일하다고 가정한다.
도 12는 본 발명에 따른 위상동기루프 회로가 구현된 반도체 집적회로 장치의 블록도이다. 도 12를 참조하면, 반도체 집적회로 장치(1201)는 제1 및 제2 패드들(1261,1271), 위상주파수 검출부(1211), 차지 펌프(1221), 루프 필터(1231), 전압 제어 발진부(1241) 및 VCO 레인지 시프트부(1251)를 구비한다.
제1 패드(1261)는 외부 신호(Vpulse_in)를 받아서 위상주파수 검출부(1211)로 전달한다.
제2 패드(1271)는 전압 제어 발진부(1241)의 출력신호(Fvco)를 받아서 반도체 집적회로 장치(1201)의 외부로 전송한다.
위상주파수 검출부(1211), 차지 펌프(1221), 루프 필터(1231), 전압 제어 발진부(1241) 및 VCO 레인지 시프트부(1251)는 도 4에 도시된 위상주파수 검출부(411), 차지 펌프(421), 루프 필터(431), 전압 제어 발진부(441) 및 VCO 레인지 시프트부(451)와 각각 동일하므로 중복설명은 생략한다.
도 4에 도시된 위상동기루프 회로(401)이 효과는 반도체 집적회로 장치(1201)에 구비되는 위상동기루프 회로(1211,1221,1231,1241,1251)에도 동일하게 적용된다.
도 5에 도시된 비교부들(511,512)과 스위치들(521,522)과 전류원들(IS1,IS2)의 수가 증가되면 그에 따라 도 10에 도시된 민감도의 구간들(L1∼L3)도 동일한 비율로 증가하게 된다. 그러면, 민감도(431)의 기울기는 더욱 완만하게 되며, 그에 따라 루프 필터(431)의 출력전압(Vfilter)에 노이즈 전압(Vnoise)이 입력될 경우 위상동기루프 회로(401)의 출력신호(Fvco)에 발생하는 지터(f2)는 더욱더 작아진다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 사용된 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이 본 발명에 따르면, 도 4 및 도 12에 도시된 위상동기루프 회로(401)의 출력신호(Fvco)의 민감도가 작아서, 루프 필터(431)의 출력전압(Vfilter)에 노이즈 전압이 유입되더라도 위상동기루프 회로(401)의 출력신호(Fvco)에 발생하는 지터(f2)는 매우 작다. 따라서, 위상동기루프 회로(401)는 루프 필터(431)의 출력전압(Vfilter)에 유입되는 노이즈 전압(Vnoise)에 큰 영향을 받지 않고 안정적으로 동작한다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 위상동기루프 회로의 블록도이다.
도 2는 도 1에 도시된 루프필터의 출력전압의 변화에 따른 위상동기루프 회로의 출력신호의 변화를 보여주는 도면이다.
도 3은 도 1에 도시된 루프 필터의 출력전압에 노이즈가 입력될 경우의 위상동기루프 회로의 출력신호에 발생하는 지터를 보여주는 도면이다.
도 4는 본 발명에 따른 위상동기루프 회로의 블록도이다.
도 5는 도 4에 도시된 전압 제어 발진부와 VCO(Voltage Controlled Oscillator) 레인지 시프트부의 회로도이다.
도 6은 도 4에 도시된 제1 비교부의 회로도이다.
도 7은 도 4에 도시된 제1 비교부의 출력전압의 특성을 보여준다.
도 8은 도 4에 도시된 제2 비교부의 회로도이다.
도 9는 도 4에 도시된 제2 비교부의 출력전압의 특성을 보여준다.
도 10은 도 4에 도시된 루프 필터의 출력전압의 변화에 따른 위상동기루프 회로의 출력신호의 변화를 보여주는 도면이다.
도 11은 도 4에 도시된 루프 필터의 출력전압에 노이즈가 입력될 경우의 위상동기루프 회로의 출력신호에 발생하는 지터를 보여주는 도면이다.
도 12는 본 발명에 따른 위상동기루프 회로가 구현된 반도체 집적회로 장치의 블록도이다.

Claims (14)

  1. 넓은 동기 범위를 갖는 위상동기루프 회로에 있어서,
    외부 입력 신호와 상기 위상동기루프 회로의 출력신호의 위상차를 검출하는 위상주파수 검출부;
    상기 위상주파수 검출부의 출력신호에 응답하여 출력되는 전압을 업 또는 다운시키는 차지 펌프;
    상기 차지 펌프의 출력전압에 포함된 고주파 성분을 제거하는 루프 필터;
    상기 루프 필터의 출력전압에 응답하여 소정 주파수를 갖는 신호를 상기 위상동기루프 회로의 출력신호로써 출력하는 전압 제어 발진부; 및
    히스테리시스 특성을 갖는 제1 및 제2 비교부들을 구비하며, 상기 루프 필터와 상기 전압 제어 발진부에 연결되고, 상기 루프 필터의 출력전압이 낮을 때는 상기 제1 비교부가 활성화되어 상기 전압 제어 발진부에 전류를 공급하여 상기 전압 제어 발진부의 출력신호의 주파수를 높여주고, 상기 루프 필터의 출력전압이 높을 때는 상기 제2 비교부가 활성화되어 상기 전압 제어 발진부로부터 전류를 싱크시켜서 상기 전압 제어 발진부의 출력신호의 주파수를 낮추는 VCO 레인지 시프트부를 구비하는 것을 특징으로 하는 위상동기루프 회로.
  2. 제1 항에 있어서, 상기 위상동기루프 회로의 출력신호의 주파수를 소정 배수로 분할하여 상기 위상주파수 검출부에 인가하는 주파수 분할부를 더 구비하는 것을 특징으로 하는 위상동기루프 회로.
  3. 제1 항에 있어서, 상기 VCO 레인지 시프트부는
    상기 전압 제어 발진부에 연결되며 상기 VCO 레인지 시프트부의 출력전류가 유출입되는 노드;
    전원전압에 연결된 제1 전류원;
    상기 제1 전류원과 상기 노드 사이에 연결된 제1 스위치;
    접지전압에 연결된 제2 전류원;
    상기 노드와 상기 제2 전류원 사이에 연결된 제2 스위치;
    상기 루프 필터의 출력전압과 제1 기준전압을 입력하고 상기 루프 필터의 출력전압이 상기 제1 기준전압보다 낮을 경우에 하이 전압을 출력하여 상기 제1 스위치를 온시키고, 그 반대일 경우에는 상기 제1 스위치를 오프시키는 상기 제1 비교부; 및
    상기 루프 필터의 출력전압과 제2 기준전압을 입력하고 상기 루프 필터의 전압이 상기 제2 기준전압보다 높을 경우에 하이 전압을 출력하여 상기 제2 스위치를 온시키고, 그 반대일 경우에는 상기 제2 스위치를 오프시키는 상기 제2 비교부를 구비하고,
    상기 제1 기준전압은 제2 기준전압보다 낮으며, 상기 루프 필터의 출력전압이 상기 제1 기준전압보다 높고 상기 제2 기준전압보다 낮을 경우에는 상기 제1 및 제2 스위치들은 오프되는 것을 특징으로 하는 위상동기루프 회로.
  4. 제3 항에 있어서, 상기 제1 스위치가 온되고 상기 제2 스위치가 오프되면 상기 제1 전류원으로부터 출력되는 전류가 상기 전압 제어 발진부로 유입되고, 상기 제1 스위치가 오프되고 상기 제2 스위치가 온되면 상기 전압 제어 발진부로부터 상기 제2 전류원으로 소정 전류가 유출되며, 상기 제1 및 제2 스위치들이 모두 오프되면 상기 전압 제어 발진부로 유입되거나 상기 전압 제어 발진부로부터 유출되는 전류가 없는 것을 특징으로 하는 위상동기루프 회로.
  5. 제3 항에 있어서, 상기 제1 비교부는
    상기 제1 기준전압에 연결된 제1 저항;
    상기 제1 저항에 연결된 제3 스위치;
    상기 제3 스위치에 연결된 제3 전류원; 및
    상기 제1 저항이 비반전입력단에 연결되고 상기 루프 필터의 출력전압을 반전입력단으로 입력하며, 상기 루프 필터의 출력전압이 상기 비반전입력단에 입력되는 전압보다 낮으면 상기 제1 비교부의 출력전압으로써 하이 전압을 출력하여 상기 제3 스위치를 온시킴으로써 상기 제3 전류원으로부터 출력되는 전류가 상기 제1 저항을 통해 흐르게 하고, 상기 루프 필터의 출력전압이 상기 비반전입력단에 입력되는 전압보다 높으면 상기 제1 비교부의 출력전압으로써 로우 전압을 출력하여 상기 제3 스위치를 오프시킴으로써 상기 히스테리시스 특성을 나타내는 제1 비교기를 구비하는 것을 특징으로 하는 위상동기루프 회로.
  6. 제3 항에 있어서, 상기 제2 비교부는
    상기 제2 기준전압에 연결된 제2 저항;
    상기 제2 저항에 연결된 제4 스위치;
    상기 제4 스위치에 연결된 제4 전류원; 및
    상기 제2 저항이 반전 입력단에 연결되고 상기 루프 필터의 출력전압을 비반전입력단으로 입력하며, 상기 루프 필터의 출력전압이 상기 반전입력단에 입력되는 전압보다 높으면 상기 제2 비교부의 출력전압으로써 하이 전압을 출력하여 상기 제4 스위치를 온시킴으로써 상기 제2 기준전압에 의해 상기 제2 저항을 통해서 흐르는 전류가 상기 제4 전류원으로 흘러가게 하고, 상기 루프 필터의 출력전압이 상기 반전입력단에 입력되는 전압보다 낮으면 상기 제2 비교부의 출력전압으로써 로우 전압을 출력하여 상기 제4 스위치를 오프시킴으로써 상기 히스테리시스 특성을 나타내는 제2 비교기를 구비하는 것을 특징으로 하는 위상동기루프 회로.
  7. 제1 항에 있어서, 상기 전압 제어 발진부는
    상기 루프 필터의 출력전압을 전류로 변환하는 변환부;
    상기 변환부에 병렬로 연결되어 일정한 전류를 출력하는 제5 전류원;
    상기 변환부에 제1 출력단이 연결된 전류 미러; 및
    상기 전류 미러의 제2 출력단으로부터 출력되는 전류에 응답하여 상기 위상동기루프의 출력신호를 출력하는 발진기를 구비하는 것을 특징으로 하는 위상동기루프 회로.
  8. 넓은 동기 범위를 갖는 위상동기루프 회로를 구비하는 반도체 집적회로 장치에 있어서,
    외부 신호가 입력되는 제1 패드;
    상기 제1 패드를 통해 입력되는 신호와 상기 위상동기루프 회로의 출력신호의 위상차를 검출하는 위상주파수 검출부;
    상기 위상주파수 검출부의 출력신호에 응답하여 출력되는 전압을 업 또는 다운시키는 차지 펌프;
    상기 차지 펌프의 출력전압에 포함된 고주파 성분을 제거하는 루프 필터;
    상기 루프 필터의 출력전압에 응답하여 상기 위상동기루프 회로의 출력신호를 출력하는 전압 제어 발진부;
    상기 전압 제어 발진부의 출력신호를 외부로 전송하기 위한 제2 패드; 및
    히스테리시스 특성을 갖는 제1 및 제2 비교부들을 구비하며, 상기 루프 필터와 상기 전압 제어 발진부에 연결되고, 상기 루프 필터의 출력전압이 낮을 때는 상기 제1 비교부가 활성화되어 상기 전압 제어 발진부에 전류를 공급하여 상기 전압 제어 발진부의 출력신호의 주파수를 높여주고, 상기 루프 필터의 출력전압이 높을 때는 상기 제2 비교부가 활성화되어 상기 전압 제어 발진부로부터 전류를 싱크시켜서 상기 전압 제어 발진부의 출력신호의 주파수를 낮추는 VCO 레인지 시프트부를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  9. 제8 항에 있어서, 상기 위상동기루프 회로의 출력신호의 주파수를 소정 배수로 분할하여 상기 위상주파수 검출부에 인가하는 주파수 분할부를 더 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  10. 제8 항에 있어서, 상기 VCO 레인지 시프트부는
    상기 전압 제어 발진부에 연결되며 상기 VCO 레인지 시프트부의 출력전류가 유출입되는 노드;
    전원전압에 연결된 제1 전류원;
    상기 제1 전류원과 상기 노드 사이에 연결된 제1 스위치;
    접지전압에 연결된 제2 전류원;
    상기 노드와 상기 제2 전류원 사이에 연결된 제2 스위치;
    상기 루프 필터의 출력전압과 제1 기준전압을 입력하고 상기 루프 필터의 출력전압이 상기 제1 기준전압보다 낮을 경우에 하이 전압을 출력하여 상기 제1 스위치를 온시키고, 그 반대일 경우에는 상기 제1 스위치를 오프시키는 상기 제1 비교부; 및
    상기 루프 필터의 출력전압과 제2 기준전압을 입력하고 상기 루프 필터의 전압이 상기 제2 기준전압보다 높을 경우에 하이 전압을 출력하여 상기 제2 스위치를 온시키고, 그 반대일 경우에는 상기 제2 스위치를 오프시키는 상기 제2 비교부를 구비하고,
    상기 제1 기준전압은 제2 기준전압보다 낮으며, 상기 루프 필터의 출력전압이 상기 제1 기준전압보다 높고 상기 제2 기준전압보다 낮을 경우에는 상기 제1 및 제2 스위치들은 오프되는 것을 특징으로 하는 반도체 집적회로 장치.
  11. 제10 항에 있어서, 상기 제1 스위치가 온되고 상기 제2 스위치가 오프되면 상기 제1 전류원으로부터 출력되는 전류가 상기 전압 제어 발진부로 유입되고, 상기 제1 스위치가 오프되고 상기 제2 스위치가 온되면 상기 전압 제어 발진부로부터 상기 제2 전류원으로 소정 전류가 유출되며, 상기 제1 및 제2 스위치들이 모두 오프되면 상기 전압 제어 발진부로 유입되거나 상기 전압 제어 발진부로부터 유출되는 전류가 없는 것을 특징으로 하는 반도체 집적회로 장치.
  12. 제10 항에 있어서, 상기 제1 비교부는
    상기 제1 기준전압에 연결된 제1 저항;
    상기 제1 저항에 연결된 제3 스위치;
    상기 제3 스위치에 연결된 제3 전류원; 및
    상기 제1 저항이 비반전입력단에 연결되고 상기 루프 필터의 출력전압을 반전입력단으로 입력하며, 상기 루프 필터의 출력전압이 상기 비반전입력단에 입력되는 전압보다 낮으면 상기 제1 비교부의 출력전압으로써 하이 전압을 출력하여 상기 제3 스위치를 온시킴으로써 상기 제3 전류원으로부터 출력되는 전류가 상기 제1 저항을 통해 흐르게 하고, 상기 루프 필터의 출력전압이 상기 비반전입력단에 입력되는 전압보다 높으면 상기 제1 비교부의 출력전압으로써 로우 전압을 출력하여 상기 제3 스위치를 오프시킴으로써 상기 히스테리시스 특성을 나타내는 제1 비교기를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  13. 제10 항에 있어서, 상기 제2 비교부는
    상기 제2 기준전압에 연결된 제2 저항;
    상기 제2 저항에 연결된 제4 스위치;
    상기 제4 스위치에 연결된 제4 전류원; 및
    상기 제2 저항이 반전 입력단에 연결되고 상기 루프 필터의 출력전압을 비반전입력단으로 입력하며, 상기 루프 필터의 출력전압이 상기 반전입력단에 입력되는 전압보다 높으면 상기 제2 비교부의 출력전압으로써 하이 전압을 출력하여 상기 제4 스위치를 온시킴으로써 상기 제2 기준전압에 의해 상기 제2 저항을 통해서 흐르는 전류가 상기 제4 전류원으로 흘러가게 하고, 상기 루프 필터의 출력전압이 상기 반전입력단에 입력되는 전압보다 낮으면 상기 제2 비교부의 출력전압으로써 로우 전압을 출력하여 상기 제4 스위치를 오프시킴으로써 상기 히스테리시스 특성을 나타내는 제2 비교기를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  14. 제8 항에 있어서, 상기 전압 제어 발진부는
    상기 루프 필터의 출력전압을 전류로 변환하는 변환부;
    상기 변환부에 병렬로 연결되어 일정한 전류를 출력하는 제5 전류원;
    상기 변환부에 제1 출력단이 연결된 전류 미러; 및
    상기 전류 미러의 제2 출력단으로부터 출력되는 전류에 응답하여 상기 위상동기루프의 출력신호를 출력하는 발진기를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
KR10-2002-0029605A 2002-05-28 2002-05-28 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치 KR100510487B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2002-0029605A KR100510487B1 (ko) 2002-05-28 2002-05-28 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치
US10/371,455 US6856204B2 (en) 2002-05-28 2003-02-21 Phase locked loop circuit having wide locked range and semiconductor integrated circuit device having the same
NL1023026A NL1023026C2 (nl) 2002-05-28 2003-03-27 Fasevergrendelde-lusschakeling met breed vergrendelgebied en daarmee uitgeruste geïntegreerde halfgeleiderschakeling.
FR0304455A FR2840470B1 (fr) 2002-05-28 2003-04-10 Circuit a boucle a phase asservie et dispositif semiconducteur a circuit integre
JP2003110883A JP4167531B2 (ja) 2002-05-28 2003-04-15 位相同期ループ回路および半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0029605A KR100510487B1 (ko) 2002-05-28 2002-05-28 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치

Publications (2)

Publication Number Publication Date
KR20030091524A KR20030091524A (ko) 2003-12-03
KR100510487B1 true KR100510487B1 (ko) 2005-08-26

Family

ID=29578155

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0029605A KR100510487B1 (ko) 2002-05-28 2002-05-28 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치

Country Status (5)

Country Link
US (1) US6856204B2 (ko)
JP (1) JP4167531B2 (ko)
KR (1) KR100510487B1 (ko)
FR (1) FR2840470B1 (ko)
NL (1) NL1023026C2 (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053657B1 (en) 2003-06-26 2006-05-30 Cypress Semiconductor Corporation Dynamically biased wide swing level shifting circuit for high speed voltage protection input/outputs
US7388440B1 (en) * 2003-12-05 2008-06-17 Cypress Semiconductor Corp. Circuit and method to speed up PLL lock-time and prohibit frequency runaway
JP4070725B2 (ja) * 2004-01-21 2008-04-02 ファナック株式会社 ノイズ検出機能を備える電子機器
US7068094B1 (en) 2004-03-16 2006-06-27 Marvell International Ltd. Charge-pump current source
US7616071B2 (en) * 2005-06-14 2009-11-10 Nec Electronics Corporation PLL circuit and semiconductor device provided with PLL circuit
EP1998449A1 (en) * 2006-03-23 2008-12-03 Panasonic Corporation Voltage controlled oscillator circuit
KR100829792B1 (ko) * 2006-04-04 2008-05-16 삼성전자주식회사 위상동기루프 회로를 구비한 난수 발생회로 및 난수발생방법
TW200805029A (en) * 2006-07-12 2008-01-16 Beyond Innovation Tech Co Ltd Voltage control current source and frequency scanner using the same
KR100803360B1 (ko) 2006-09-14 2008-02-14 주식회사 하이닉스반도체 Ｐｌｌ 회로 및 그 제어 방법
KR100910460B1 (ko) * 2007-07-03 2009-08-04 삼성전기주식회사 주파수 가변 오실레이터
US20090045848A1 (en) * 2007-08-15 2009-02-19 National Semiconductor Corporation Phase-frequency detector with high jitter tolerance
US7940129B1 (en) * 2008-05-21 2011-05-10 Marvell International Ltd. Low KVCO phase-locked loop with large frequency drift handling capability
US8054137B2 (en) 2009-06-09 2011-11-08 Panasonic Corporation Method and apparatus for integrating a FLL loop filter in polar transmitters
WO2011149657A1 (en) 2010-05-28 2011-12-01 Marvell World Trade Ltd. Method and apparatus for drift compensation in pll
US8638173B2 (en) 2011-11-15 2014-01-28 Qualcomm Incorporated System and method of calibrating a phase-locked loop while maintaining lock
WO2013149636A1 (en) * 2012-04-02 2013-10-10 Huawei Technologies Co., Ltd. Device for compensating temperature drift of a vco, and to a method thereof
JP2014143481A (ja) 2013-01-22 2014-08-07 Toshiba Corp バイアス電流回路および半導体集積回路
US9065459B1 (en) * 2013-03-14 2015-06-23 Integrated Device Technology, Inc. Clock generation circuits using jitter attenuation control circuits with dynamic range shifting
TW201503601A (zh) * 2013-07-10 2015-01-16 Jmicron Technology Corp 能校正自身頻率的晶片上振盪方法以及能校正自身頻率的晶片上振盪裝置
US9484935B2 (en) * 2013-12-19 2016-11-01 Analog Devices Global Apparatus and methods for frequency lock enhancement of phase-locked loops
US9413366B2 (en) 2013-12-19 2016-08-09 Analog Devices Global Apparatus and methods for phase-locked loops with temperature compensated calibration voltage
US9374099B2 (en) * 2014-03-25 2016-06-21 Mediatek Inc. Oscillating signal generator, phase-lock loop circuit using the oscillating signal generator and control method of the oscillating signal generator
CN113129977B (zh) * 2019-12-30 2023-12-15 群联电子股份有限公司 信号接收电路、存储器存储装置及信号接收方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125229A (ja) * 1984-11-21 1986-06-12 Toshiba Corp Ｐｌｌ回路
EP0442461A2 (en) * 1990-02-13 1991-08-21 Oki Electric Industry Co., Ltd. Voltage-controlled oscillator circuit
EP1033815A2 (en) * 1999-03-01 2000-09-06 Kabushiki Kaisha Toshiba PLL circuit

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382922A (en) * 1993-12-23 1995-01-17 International Business Machines Corporation Calibration systems and methods for setting PLL gain characteristics and center frequency
JPH08148998A (ja) 1994-11-18 1996-06-07 Fujitsu General Ltd Ｐｌｌ回路
JPH1098378A (ja) 1996-09-20 1998-04-14 Advantest Corp Ｐｌｌ回路
JP3196825B2 (ja) 1997-07-30 2001-08-06 日本電信電話株式会社 位相同期ループ回路
JPH1188156A (ja) 1997-09-10 1999-03-30 Victor Co Of Japan Ltd クロック生成用ｐｌｌ回路
JP2000049604A (ja) 1998-07-31 2000-02-18 Sony Corp 位相同期ループ装置
KR100272170B1 (ko) * 1998-08-17 2000-11-15 윤종용 동작영역이 넓은 전압제어발진기 및 이를 사용하는 위상고정루프
JP2000124802A (ja) 1998-10-20 2000-04-28 Mitsubishi Electric Corp Ｐｌｌ回路
US6329883B1 (en) * 2000-11-01 2001-12-11 Cirrus Logic, Inc. Method and system for controlling a tuning voltage of a phase-locked loop circuit to an optimal value

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61125229A (ja) * 1984-11-21 1986-06-12 Toshiba Corp Ｐｌｌ回路
EP0442461A2 (en) * 1990-02-13 1991-08-21 Oki Electric Industry Co., Ltd. Voltage-controlled oscillator circuit
EP1033815A2 (en) * 1999-03-01 2000-09-06 Kabushiki Kaisha Toshiba PLL circuit

Also Published As

Publication number Publication date
US6856204B2 (en) 2005-02-15
JP2004007588A (ja) 2004-01-08
JP4167531B2 (ja) 2008-10-15
NL1023026C2 (nl) 2004-01-27
US20030222722A1 (en) 2003-12-04
FR2840470B1 (fr) 2006-08-18
FR2840470A1 (fr) 2003-12-05
NL1023026A1 (nl) 2003-12-01
KR20030091524A (ko) 2003-12-03

Similar Documents

Publication Publication Date Title
KR100510487B1 (ko) 넓은 동기 범위를 갖는 위상동기루프 회로 및 이를 구비한반도체 집적회로 장치
US6411142B1 (en) Common bias and differential structure based DLL with fast lockup circuit and current range calibration for process variation
KR101026654B1 (ko) 전압-제어형 발진기 회로 및 이를 이용한 위상 로크 루프회로
US6586976B2 (en) Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same
US6462623B1 (en) Method and apparatus for PLL with improved jitter performance
US8098057B2 (en) Constant voltage circuit including supply unit having plural current sources
JPH09312552A (ja) 発振回路及びそれを利用したｐｌｌ回路
US7449928B2 (en) Semiconductor device
US20070170987A1 (en) Differential-to-single-ended converter and phase-locked loop circuit having the same
US6646512B2 (en) Self-bias and differential structure based PLL with fast lockup circuit and current range calibration for process variation
US7199653B2 (en) Semiconductor device with operation mode set by external resistor
JP2010245879A (ja) 位相同期回路
US20080100352A1 (en) Phase locked loop without a charge pump and integrated circuit having the same
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
US6407596B1 (en) Apparatus and method for a clock period subdivider
KR100510504B1 (ko) 차동 전하펌프 및 이를 구비하는 위상 동기 루프
US7446597B2 (en) Voltage-controlled current source and frequency scanner using the same
JP2003229764A (ja) 半導体集積回路
US6734742B2 (en) Voltage controlled oscillator capable of linear operation at very low frequencies
KR100505698B1 (ko) 주파수 변화와 ｐｖｔ 변화에 둔감한 위상 믹서 및 이의제어방법
JP2008304255A (ja) 半導体装置
US20230361777A1 (en) Oscillation device and pll circuit
US11056999B2 (en) Oscillator and operation method thereof
KR960005612B1 (ko) 이.씨.엘(ecl) 게이트를 이용한 전압 제어 발진기
JP2004260092A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 15