JPH1098378A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH1098378A JPH1098378A JP8271579A JP27157996A JPH1098378A JP H1098378 A JPH1098378 A JP H1098378A JP 8271579 A JP8271579 A JP 8271579A JP 27157996 A JP27157996 A JP 27157996A JP H1098378 A JPH1098378 A JP H1098378A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- vco
- feedback loop
- pass filter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 本発明は、ＰＬＬ回路において、広帯域なプ
ルインレンジおよびロックインレンジおよび高速応答
と、良好なＳＮ比を得ることの可能なＰＬＬ回路を提供
する。 【解決手段】 第１の位相比較器と、第１の低域通過フ
ィルタと、ＶＣＯとを有して、基準信号に対して、周波
数同期および位相同期した信号を出力するＰＬＬ回路に
おいて、前記第１の位相比較器の出力から和の周波数成
分を取り出すフィルタ手段と、前記ＶＣＯの出力周波数
を２てい倍する周波数てい倍器と、該周波数てい倍器の
出力を増幅する増幅器と、該増幅器の出力信号と、前記
和の周波数成分を取り出すフィルタ手段の出力周波数と
を位相比較する第２の位相比較器と、該第２の位相比較
器の出力の差の周波数を取り出す第２の低域通過フィル
タとを設け、該第２の低域通過フィルタと、前記第１の
低域通過フィルタとの出力で前記ＶＣＯを制御する解決
手段。
ルインレンジおよびロックインレンジおよび高速応答
と、良好なＳＮ比を得ることの可能なＰＬＬ回路を提供
する。 【解決手段】 第１の位相比較器と、第１の低域通過フ
ィルタと、ＶＣＯとを有して、基準信号に対して、周波
数同期および位相同期した信号を出力するＰＬＬ回路に
おいて、前記第１の位相比較器の出力から和の周波数成
分を取り出すフィルタ手段と、前記ＶＣＯの出力周波数
を２てい倍する周波数てい倍器と、該周波数てい倍器の
出力を増幅する増幅器と、該増幅器の出力信号と、前記
和の周波数成分を取り出すフィルタ手段の出力周波数と
を位相比較する第２の位相比較器と、該第２の位相比較
器の出力の差の周波数を取り出す第２の低域通過フィル
タとを設け、該第２の低域通過フィルタと、前記第１の
低域通過フィルタとの出力で前記ＶＣＯを制御する解決
手段。
Description
【０００１】
【発明の属する技術分野】本発明は、位相比較器として
乗算器を使用するアナログ形のＰＬＬ回路に関する。
乗算器を使用するアナログ形のＰＬＬ回路に関する。
【０００２】
【従来の技術】従来技術の例について、図２を参照して
説明する。図２に示すように、従来のＰＬＬ回路の構成
は、位相比較器１０と、低域通過フィルタ２０と、ＶＣ
Ｏ３０とで構成している。
説明する。図２に示すように、従来のＰＬＬ回路の構成
は、位相比較器１０と、低域通過フィルタ２０と、ＶＣ
Ｏ３０とで構成している。
【０００３】従来のＰＬＬ回路の動作は、基準となる基
準信号と、電圧制御発振器のＶＣＯ３０の発振周波数と
を位相比較器１０で位相比較し、ループの動特性を決め
る低域通過フィルタ２０で位相誤差信号を誤差電圧に変
換し、この誤差電圧によって電圧制御発振器のＶＣＯ３
０の発振周波数をフィードバック制御することにより、
基準信号との位相つまり周波数とが一致した出力信号を
得ている。
準信号と、電圧制御発振器のＶＣＯ３０の発振周波数と
を位相比較器１０で位相比較し、ループの動特性を決め
る低域通過フィルタ２０で位相誤差信号を誤差電圧に変
換し、この誤差電圧によって電圧制御発振器のＶＣＯ３
０の発振周波数をフィードバック制御することにより、
基準信号との位相つまり周波数とが一致した出力信号を
得ている。
【０００４】ＰＬＬ回路が使用される応用例としては、
ＶＣＯと位相比較器との間に分周回路を追加した周波数
シンセサイザや、周波数変調器などがある。
ＶＣＯと位相比較器との間に分周回路を追加した周波数
シンセサイザや、周波数変調器などがある。
【０００５】従来、アナログ形のＰＬＬ回路は、位相比
較器１０としては乗算器を使用している。例えば、乗算
器としてはダブルバランスドミキサ等を使用している。
較器１０としては乗算器を使用している。例えば、乗算
器としてはダブルバランスドミキサ等を使用している。
【０００６】この場合、基準信号Ｖ1 を下記式（１）と
して、電圧制御発振器のＶＣＯ３０の出力信号Ｖ2 を下
記式（２）とすると、位相比較器１０から乗算出力され
る信号Ｖ3 は下記式（３）となる。 Ｖ1 ＝２1/2 sin θ(t) ・・・・（１） Ｖ2 ＝２1/2 cos θ'(t) ・・・・（２） Ｖ3 ＝Ａsin(θ(t) −θ'(t)) ＋Ａcos ((θ(t) ＋θ'(t)) ・・・・（３）
して、電圧制御発振器のＶＣＯ３０の出力信号Ｖ2 を下
記式（２）とすると、位相比較器１０から乗算出力され
る信号Ｖ3 は下記式（３）となる。 Ｖ1 ＝２1/2 sin θ(t) ・・・・（１） Ｖ2 ＝２1/2 cos θ'(t) ・・・・（２） Ｖ3 ＝Ａsin(θ(t) −θ'(t)) ＋Ａcos ((θ(t) ＋θ'(t)) ・・・・（３）
【０００７】従って、位相比較器１０から乗算出力され
る信号Ｖ3 は、上記（３）式の左辺で示すように、１項
で示す差の成分と、２項で示す和の成分として出力され
る。そして、位相比較器１０の出力に低域通過フィルタ
２０を通過させることによって、２項の和の成分を除去
し、１項の周波数の差の成分を取り出して、位相誤差信
号に比例した平均直流電圧を得ている。
る信号Ｖ3 は、上記（３）式の左辺で示すように、１項
で示す差の成分と、２項で示す和の成分として出力され
る。そして、位相比較器１０の出力に低域通過フィルタ
２０を通過させることによって、２項の和の成分を除去
し、１項の周波数の差の成分を取り出して、位相誤差信
号に比例した平均直流電圧を得ている。
【０００８】また、１項の誤差信号に比例した平均直流
電圧成分を電圧制御発振器のＶＣＯ３０の制御電圧とし
て印加する。次に、ＶＣＯ３０の出力信号が位相比較器
１０にフィードバックされて制御電圧により位相差が少
なくなるように変化して、ロック状態になると基準信号
の位相と一致して、すなわち基準信号とＶＣＯ３０の発
振周波数が一致する。
電圧成分を電圧制御発振器のＶＣＯ３０の制御電圧とし
て印加する。次に、ＶＣＯ３０の出力信号が位相比較器
１０にフィードバックされて制御電圧により位相差が少
なくなるように変化して、ロック状態になると基準信号
の位相と一致して、すなわち基準信号とＶＣＯ３０の発
振周波数が一致する。
【０００９】一般に、ＰＬＬ回路は、周波数引込み（プ
ルイン）過程で基準信号と出力信号との周波数が近接
し、位相同期（ロックイン）過程でそれらが同期すると
いう２段階がある。
ルイン）過程で基準信号と出力信号との周波数が近接
し、位相同期（ロックイン）過程でそれらが同期すると
いう２段階がある。
【００１０】一方、ＰＬＬ回路のロックレンジは、ＰＬ
Ｌがどれだけの周波数差まで同期を保持できるかを示
す。また、プルインレンジは、フェイズロックループが
フェイズロックする周波数範囲をいい、キャプチャレン
ジともいう。そして、ロックインレンジは、ループがフ
ェーズロックする際に基準周波数がＶＣＯ３０の自走周
波数にどれだけ近づかなければならないかを示すもので
ある。それぞれの間には、一般に下記の式（４）の関係
がある。 ロックレンジ＞プルインレンジ＞ロックインレンジ ・・・・（４）
Ｌがどれだけの周波数差まで同期を保持できるかを示
す。また、プルインレンジは、フェイズロックループが
フェイズロックする周波数範囲をいい、キャプチャレン
ジともいう。そして、ロックインレンジは、ループがフ
ェーズロックする際に基準周波数がＶＣＯ３０の自走周
波数にどれだけ近づかなければならないかを示すもので
ある。それぞれの間には、一般に下記の式（４）の関係
がある。 ロックレンジ＞プルインレンジ＞ロックインレンジ ・・・・（４）
【００１１】ところで、ＰＬＬ回路のダイナミック（動
的）特性は、低域通過フィルタ２０の過度応答特性によ
って制御される。もし、基準信号とＶＣＯ３０との周波
数差が相当大きいと、その差信号は周波数が高すぎて低
域通過フィルタ２０を通過できない場合もある。この結
果として、この差信号はループのプルインレンジを越え
ていることになる。
的）特性は、低域通過フィルタ２０の過度応答特性によ
って制御される。もし、基準信号とＶＣＯ３０との周波
数差が相当大きいと、その差信号は周波数が高すぎて低
域通過フィルタ２０を通過できない場合もある。この結
果として、この差信号はループのプルインレンジを越え
ていることになる。
【００１２】一方、ループが一度ロックイン状態に入れ
ば、基準信号の周波数の変化に追随するループの応答速
度は低域通過フィルタ２０によってのみ制限される。そ
して、システムが瞬間的な雑音によってロック状態がは
ずれても、低域通過フィルタが一種の短時間記憶能力を
持っているので元の基準信号を再び捕獲できる。
ば、基準信号の周波数の変化に追随するループの応答速
度は低域通過フィルタ２０によってのみ制限される。そ
して、システムが瞬間的な雑音によってロック状態がは
ずれても、低域通過フィルタが一種の短時間記憶能力を
持っているので元の基準信号を再び捕獲できる。
【００１３】一般に、ＰＬＬ回路の主特性であるＳＮ比
と、プルインレンジおよびロックインレンジと、応答速
度とは、フィードバックループのループゲインに大きく
依存している。即ち、ループゲインが増加すると、プル
インレンジとロックインレンジは広がり、同期するまで
にかかる時間も短縮されるが、ＳＮ比は悪化する。逆
に、ループゲインが減少すると、プルインレンジとロッ
クインレンジは狭まり、高速な同期ができなくなるが、
ＳＮ比は向上する。
と、プルインレンジおよびロックインレンジと、応答速
度とは、フィードバックループのループゲインに大きく
依存している。即ち、ループゲインが増加すると、プル
インレンジとロックインレンジは広がり、同期するまで
にかかる時間も短縮されるが、ＳＮ比は悪化する。逆
に、ループゲインが減少すると、プルインレンジとロッ
クインレンジは狭まり、高速な同期ができなくなるが、
ＳＮ比は向上する。
【００１４】
【発明が解決しようとする課題】上述したように、従来
の低域通過フィルタを用いて、基準信号とＶＣＯの出力
信号との周波数の差の成分だけを取り出して、ＶＣＯの
発振周波数を制御するＰＬＬ回路では、そのフィードバ
ックループのループゲインの性質から、広帯域なプルイ
ンレンジおよびロックインレンジと、高速応答および良
好なＳＮ比を同時に得ることは非常に困難であった。
の低域通過フィルタを用いて、基準信号とＶＣＯの出力
信号との周波数の差の成分だけを取り出して、ＶＣＯの
発振周波数を制御するＰＬＬ回路では、そのフィードバ
ックループのループゲインの性質から、広帯域なプルイ
ンレンジおよびロックインレンジと、高速応答および良
好なＳＮ比を同時に得ることは非常に困難であった。
【００１５】そこで、本発明は、こうした問題に鑑みな
されたもので、その目的は、広帯域なプルインレンジお
よびロックインレンジと、高速応答および良好なＳＮ比
を得ることの可能なＰＬＬ回路を提供することにある。
されたもので、その目的は、広帯域なプルインレンジお
よびロックインレンジと、高速応答および良好なＳＮ比
を得ることの可能なＰＬＬ回路を提供することにある。
【００１６】
【課題を解決するための手段】即ち、上記目的を達成す
るためになされた請求項１に記載の発明は、ＰＬＬ回路
において、差の周波数成分によるフィードバックループ
と、和の周波数成分によるフィードバックループループ
とのループゲイン差を設けてＶＣＯを制御することを特
徴としたＰＬＬ回路を要旨としている。
るためになされた請求項１に記載の発明は、ＰＬＬ回路
において、差の周波数成分によるフィードバックループ
と、和の周波数成分によるフィードバックループループ
とのループゲイン差を設けてＶＣＯを制御することを特
徴としたＰＬＬ回路を要旨としている。
【００１７】また、上記目的を達成するためになされた
請求項２に記載の発明は、第１の位相比較器と、第１の
低域通過フィルタと、ＶＣＯとを有して、第１のフィー
ドバックループを形成するＰＬＬ回路において、前記第
１の位相比較器の出力から和の周波数成分を取り出すフ
ィルタ手段と、前記ＶＣＯの出力周波数を２てい倍する
周波数てい倍器と、該周波数てい倍器の出力を増幅する
増幅器と、該増幅器の出力信号と、前記和の周波数成分
を取り出すフィルタ手段の出力信号とを位相比較する第
２の位相比較器と、該第２の位相比較器の出力の誤差信
号を取り出す第２の低域通過フィルタと、該第２の低域
通過フィルタの出力で前記ＶＣＯを制御する第２のフィ
ードバックループを有し、第２のフィードバックループ
のループゲインを第１のフィードバックループよりも大
きくしたことを特徴としたＰＬＬ回路を要旨としてい
る。
請求項２に記載の発明は、第１の位相比較器と、第１の
低域通過フィルタと、ＶＣＯとを有して、第１のフィー
ドバックループを形成するＰＬＬ回路において、前記第
１の位相比較器の出力から和の周波数成分を取り出すフ
ィルタ手段と、前記ＶＣＯの出力周波数を２てい倍する
周波数てい倍器と、該周波数てい倍器の出力を増幅する
増幅器と、該増幅器の出力信号と、前記和の周波数成分
を取り出すフィルタ手段の出力信号とを位相比較する第
２の位相比較器と、該第２の位相比較器の出力の誤差信
号を取り出す第２の低域通過フィルタと、該第２の低域
通過フィルタの出力で前記ＶＣＯを制御する第２のフィ
ードバックループを有し、第２のフィードバックループ
のループゲインを第１のフィードバックループよりも大
きくしたことを特徴としたＰＬＬ回路を要旨としてい
る。
【発明の実施の形態】次に本発明の実施の形態について
説明する。本発明のＰＬＬ回路は、２つのフィードバッ
クループによって構成している。
説明する。本発明のＰＬＬ回路は、２つのフィードバッ
クループによって構成している。
【００１８】第１のフィードバックループは、基準信号
と電圧制御発振器のＶＣＯの出力信号とが入力される第
１の位相比較器と、応答特性を決める第１の低域通過フ
ィルタとで構成され、基準信号と同一の周波数で同期が
得られる。
と電圧制御発振器のＶＣＯの出力信号とが入力される第
１の位相比較器と、応答特性を決める第１の低域通過フ
ィルタとで構成され、基準信号と同一の周波数で同期が
得られる。
【００１９】第２のフィードバックループは、前記第１
の位相比較器の乗算出力を高域通過フィルタから取り出
した基準信号のほぼ倍の周波数成分と、前記ＶＣＯの出
力信号を周波数てい倍器で２倍の周波数にてい倍し、か
つ、増幅器で増幅された出力とが入力される第２の位相
比較器と、応答特性を決める第２の低域通過フィルタと
で構成され、基準信号の２倍の周波数で同期が得られ
る。
の位相比較器の乗算出力を高域通過フィルタから取り出
した基準信号のほぼ倍の周波数成分と、前記ＶＣＯの出
力信号を周波数てい倍器で２倍の周波数にてい倍し、か
つ、増幅器で増幅された出力とが入力される第２の位相
比較器と、応答特性を決める第２の低域通過フィルタと
で構成され、基準信号の２倍の周波数で同期が得られ
る。
【００２０】そして、基準信号のほぼ２倍の周波数で同
期を得る第２のフィードバックループにおいては、広帯
域なプルインレンジおよびロックインレンジを確保でき
るように、増幅器を用いることによって充分大きなルー
プゲインを設定する。
期を得る第２のフィードバックループにおいては、広帯
域なプルインレンジおよびロックインレンジを確保でき
るように、増幅器を用いることによって充分大きなルー
プゲインを設定する。
【００２１】また、基準信号と同一の周波数で同期を得
る第１のフィードバックループにおいては、良好なＳＮ
比が確保できるような小さいループゲインを設定する。
る第１のフィードバックループにおいては、良好なＳＮ
比が確保できるような小さいループゲインを設定する。
【００２２】従って、広帯域なプルインレンジを有す
る、第２のフィードバックループにおいて、電圧制御発
振器のＶＣＯの出力信号と、基準信号の２倍の周波数成
分との間で最初に同期作用が働く。
る、第２のフィードバックループにおいて、電圧制御発
振器のＶＣＯの出力信号と、基準信号の２倍の周波数成
分との間で最初に同期作用が働く。
【００２３】次に、第２のフィードバックループにおけ
る周波数同期過程において、第１の位相比較器の出力の
周波数差が、第１のフィードバックループのプルインレ
ンジ以下になると、この第１のフィードバックループに
おいて再同期し、完全に同期したとき、この第１のフィ
ードバックループの小さいゲインループ特性により、良
好なＳＮ比が得られる。
る周波数同期過程において、第１の位相比較器の出力の
周波数差が、第１のフィードバックループのプルインレ
ンジ以下になると、この第１のフィードバックループに
おいて再同期し、完全に同期したとき、この第１のフィ
ードバックループの小さいゲインループ特性により、良
好なＳＮ比が得られる。
【００２４】このようにして、従来のものと比較して広
帯域なプルインレンジとロックインレンジおよび高速な
同期特性を有し、かつ、良好なＳＮ比を得ることのでき
るＰＬＬ回路を実現できる。
帯域なプルインレンジとロックインレンジおよび高速な
同期特性を有し、かつ、良好なＳＮ比を得ることのでき
るＰＬＬ回路を実現できる。
【００２５】
【実施例】次に、本発明の実施例について、図１を参照
して説明する。図１に示すように、本発明のアナログ形
のＰＬＬ回路の構成は、位相比較器１０、１１と、低域
通過フィルタ２０、２１と、高域通過フィルタ２２と、
ＶＣＯ３０と、増幅器５０と、周波数てい倍器６０とで
構成して、フィードバックループ１、２を形成してい
る。次に、このＰＬＬ回路の動作を説明する。
して説明する。図１に示すように、本発明のアナログ形
のＰＬＬ回路の構成は、位相比較器１０、１１と、低域
通過フィルタ２０、２１と、高域通過フィルタ２２と、
ＶＣＯ３０と、増幅器５０と、周波数てい倍器６０とで
構成して、フィードバックループ１、２を形成してい
る。次に、このＰＬＬ回路の動作を説明する。
【００２６】フィードバックループ１は、基準信号と電
圧制御発振器のＶＣＯ３０の出力信号とが入力される位
相比較器１０と、応答特性を決める低域通過フィルタ２
０とで構成され、基準信号と同一の周波数で同期が得ら
れる。
圧制御発振器のＶＣＯ３０の出力信号とが入力される位
相比較器１０と、応答特性を決める低域通過フィルタ２
０とで構成され、基準信号と同一の周波数で同期が得ら
れる。
【００２７】フィードバックループ２は、前記位相比較
器１０の乗算出力を高域通過フィルタ２２から取り出し
た基準信号のほぼ倍の周波数成分と、前記ＶＣＯ３０の
出力信号を周波数てい倍器６０で２倍の周波数にてい倍
し、かつ、増幅器５０で増幅された出力とが入力される
位相比較器１１と、応答特性を決める低域通過フィルタ
２１とで構成され、基準信号の２倍の周波数で同期が得
られる。
器１０の乗算出力を高域通過フィルタ２２から取り出し
た基準信号のほぼ倍の周波数成分と、前記ＶＣＯ３０の
出力信号を周波数てい倍器６０で２倍の周波数にてい倍
し、かつ、増幅器５０で増幅された出力とが入力される
位相比較器１１と、応答特性を決める低域通過フィルタ
２１とで構成され、基準信号の２倍の周波数で同期が得
られる。
【００２８】フィードバックループ１はフィードバック
ループ２よりもループゲインを小さく設定し、フィード
バックループ２はフィードバックループ１よりもループ
ゲインを大きく設定する。
ループ２よりもループゲインを小さく設定し、フィード
バックループ２はフィードバックループ１よりもループ
ゲインを大きく設定する。
【００２９】アナログ形のＰＬＬ回路は、位相比較器１
０としては乗算器を使用する。例えば、乗算器としては
ダブルバランスドミキサ等が使用できる。
０としては乗算器を使用する。例えば、乗算器としては
ダブルバランスドミキサ等が使用できる。
【００３０】位相比較器１０に入力された基準信号は、
位相比較器１０によって、ＶＣＯ３０の出力信号と乗算
され、基準信号とＶＣＯ３０の出力周波数との和と差の
成分が、位相比較器１０から出力される。
位相比較器１０によって、ＶＣＯ３０の出力信号と乗算
され、基準信号とＶＣＯ３０の出力周波数との和と差の
成分が、位相比較器１０から出力される。
【００３１】そして、基準となる基準信号Ｖ1 を下記式
（１）、電圧制御発振器のＶＣＯ３０の出力信号Ｖ2 を
下記式（２）として、位相比較器１０の乗算器により乗
算した電圧Ｖ3 は下記式（３）となる。 Ｖ1 ＝２1/2 sin θ(t) ・・・・（１） Ｖ2 ＝２1/2 cos θ'(t) ・・・・（２） Ｖ3 ＝Ａsin(θ(t) −θ'(t)) ＋Ａcos ((θ(t) ＋θ'(t)) ・・・・（３）
（１）、電圧制御発振器のＶＣＯ３０の出力信号Ｖ2 を
下記式（２）として、位相比較器１０の乗算器により乗
算した電圧Ｖ3 は下記式（３）となる。 Ｖ1 ＝２1/2 sin θ(t) ・・・・（１） Ｖ2 ＝２1/2 cos θ'(t) ・・・・（２） Ｖ3 ＝Ａsin(θ(t) −θ'(t)) ＋Ａcos ((θ(t) ＋θ'(t)) ・・・・（３）
【００３２】従って、位相比較器１０から乗算出力され
た信号Ｖ3 は、上記（３）式の左辺に示すように、１項
に示す差の成分と、２項に示す基準信号の約２倍の周波
数である和の成分として出力される。次に、高域通過フ
ィルタ２２を用いることによって、２項の周波数の和の
成分を取り出して位相比較器１１に出力している。
た信号Ｖ3 は、上記（３）式の左辺に示すように、１項
に示す差の成分と、２項に示す基準信号の約２倍の周波
数である和の成分として出力される。次に、高域通過フ
ィルタ２２を用いることによって、２項の周波数の和の
成分を取り出して位相比較器１１に出力している。
【００３３】そして、位相比較器１１において、周波数
の和の成分と、周波数てい倍器６０により２てい倍し、
かつ、増幅器５０によって増幅されたＶＣＯ３０の出力
信号とが乗算され、低域通過フィルタ２１を介して誤差
成分だけを取出し、ＶＣＯ３０の発振周波数を制御する
ことによりループゲインの十分大きなフィードバックル
ープ２を形成している。
の和の成分と、周波数てい倍器６０により２てい倍し、
かつ、増幅器５０によって増幅されたＶＣＯ３０の出力
信号とが乗算され、低域通過フィルタ２１を介して誤差
成分だけを取出し、ＶＣＯ３０の発振周波数を制御する
ことによりループゲインの十分大きなフィードバックル
ープ２を形成している。
【００３４】こうして、広帯域なプルインレンジとロッ
クインレンジを有するフィードバックループ２におい
て、高速に周波数同期を開始し、周波数差が、位相比較
器１０、周波数分別器４０、およびＶＣＯ３０で構成さ
れたフィードバックループ２の有するプルインレンジ以
下になると、フィードバックループ１においての同期が
可能となる。
クインレンジを有するフィードバックループ２におい
て、高速に周波数同期を開始し、周波数差が、位相比較
器１０、周波数分別器４０、およびＶＣＯ３０で構成さ
れたフィードバックループ２の有するプルインレンジ以
下になると、フィードバックループ１においての同期が
可能となる。
【００３５】次に、フィードバックループ１において、
低域通過フィルタ２０を用いることによって、式（３）
の２項の和の成分を除去し、誤差信号に比例した平均直
流電圧を得ている。 そして、誤差信号に比例した平均
直流電圧を電圧制御発振器のＶＣＯ３０の制御電圧とし
て印加する。ＶＣＯ３０の発振周波数が位相比較器１０
にフィードバックされて制御電圧により位相が変化して
ロック状態になると基準信号の位相と一致して、すなわ
ち基準信号と発振周波数とが一致する。
低域通過フィルタ２０を用いることによって、式（３）
の２項の和の成分を除去し、誤差信号に比例した平均直
流電圧を得ている。 そして、誤差信号に比例した平均
直流電圧を電圧制御発振器のＶＣＯ３０の制御電圧とし
て印加する。ＶＣＯ３０の発振周波数が位相比較器１０
にフィードバックされて制御電圧により位相が変化して
ロック状態になると基準信号の位相と一致して、すなわ
ち基準信号と発振周波数とが一致する。
【００３６】従って、フィードバックループ１におい
て、ＶＣＯ３０が完全に同期した状態になると、フィー
ドバックループ１の小さいループゲインの特性から、良
好なＳＮ比を有するＶＣＯ３０の出力を得ることが出来
る様になる。
て、ＶＣＯ３０が完全に同期した状態になると、フィー
ドバックループ１の小さいループゲインの特性から、良
好なＳＮ比を有するＶＣＯ３０の出力を得ることが出来
る様になる。
【００３７】ところで、本発明の実施例において、和の
周波数成分を取り出すフィルタ手段としては高域通過フ
ィルタで説明したが、バンドパスフィルタ等で構成して
も同様に実現できる。
周波数成分を取り出すフィルタ手段としては高域通過フ
ィルタで説明したが、バンドパスフィルタ等で構成して
も同様に実現できる。
【００３８】
【発明の効果】以上説明したように本発明は、低域通過
フィルタと高域通過フィルタとによって、位相比較器か
ら出力される誤差成分と高周波成分とを別々に取出し、
それぞれの成分を利用して２つのフィードバックループ
を構成して、フィードバックループのループゲインに差
をつけている。そして、ループゲインの大きなフィード
バックループにより、広帯域なプルインレンジとロック
インレンジ、および高速な同期機能を有し、かつ、ルー
プゲインの小さいフィードバックループにより、良好な
ＳＮ比を得ることのできる効果がある。
フィルタと高域通過フィルタとによって、位相比較器か
ら出力される誤差成分と高周波成分とを別々に取出し、
それぞれの成分を利用して２つのフィードバックループ
を構成して、フィードバックループのループゲインに差
をつけている。そして、ループゲインの大きなフィード
バックループにより、広帯域なプルインレンジとロック
インレンジ、および高速な同期機能を有し、かつ、ルー
プゲインの小さいフィードバックループにより、良好な
ＳＮ比を得ることのできる効果がある。
【００３９】さらに、このＰＬＬ回路を使用することに
より、例えば、広帯域で、高速な復調機能をもった受信
機が実現できる。したがって、通信および計測器分野で
高速な信号処理が可能になる効果がある。
より、例えば、広帯域で、高速な復調機能をもった受信
機が実現できる。したがって、通信および計測器分野で
高速な信号処理が可能になる効果がある。
【図１】本発明のＰＬＬ回路のブロック図である。
【図２】従来のＰＬＬ回路のブロック図である。
１０、１１ 位相比較器 ２０ 低域通過フィルタ ３０ ＶＣＯ ４０ 周波数分別器 ５０ 増幅器 ６０ 周波数てい倍器
Claims (2)
- 【請求項１】ＰＬＬ回路において、 差の周波数成分によるフィードバックループと、和の周
波数成分によるフィードバックループループとのループ
ゲイン差を設けてＶＣＯを制御することを特徴としたＰ
ＬＬ回路。 - 【請求項２】第１の位相比較器と、第１の低域通過フィ
ルタと、ＶＣＯとを有して、第１のフィードバックルー
プを形成するＰＬＬ回路において、 前記第１の位相比較器の出力から和の周波数成分を取り
出すフィルタ手段と、 前記ＶＣＯの出力周波数を２てい倍する周波数てい倍器
と、 該周波数てい倍器の出力を増幅する増幅器と、 該増幅器の出力信号と、前記和の周波数成分を取り出す
フィルタ手段の出力信号とを位相比較する第２の位相比
較器と、 該第２の位相比較器の出力の誤差信号を取り出す第２の
低域通過フィルタと、 該第２の低域通過フィルタの出力で前記ＶＣＯを制御す
る第２のフィードバックループを有し、 第２のフィードバックループのループゲインを第１のフ
ィードバックループよりも大きくしたことを特徴とした
ＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271579A JPH1098378A (ja) | 1996-09-20 | 1996-09-20 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8271579A JPH1098378A (ja) | 1996-09-20 | 1996-09-20 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1098378A true JPH1098378A (ja) | 1998-04-14 |
Family
ID=17502051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8271579A Withdrawn JPH1098378A (ja) | 1996-09-20 | 1996-09-20 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1098378A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6856204B2 (en) | 2002-05-28 | 2005-02-15 | Samsung Electronics Co., Ltd. | Phase locked loop circuit having wide locked range and semiconductor integrated circuit device having the same |
| WO2015167109A1 (ko) * | 2014-04-30 | 2015-11-05 | 부경대학교 산학협력단 | 복수의 부궤환 루프를 구비한 위상고정루프 장치 |
| WO2016027945A1 (ko) * | 2014-08-19 | 2016-02-25 | 부경대학교 산학협력단 | 복수의 부궤환 루프를 구비한 위상고정루프 장치 |
-
1996
- 1996-09-20 JP JP8271579A patent/JPH1098378A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6856204B2 (en) | 2002-05-28 | 2005-02-15 | Samsung Electronics Co., Ltd. | Phase locked loop circuit having wide locked range and semiconductor integrated circuit device having the same |
| WO2015167109A1 (ko) * | 2014-04-30 | 2015-11-05 | 부경대학교 산학협력단 | 복수의 부궤환 루프를 구비한 위상고정루프 장치 |
| WO2016027945A1 (ko) * | 2014-08-19 | 2016-02-25 | 부경대학교 산학협력단 | 복수의 부궤환 루프를 구비한 위상고정루프 장치 |
| KR20160022071A (ko) * | 2014-08-19 | 2016-02-29 | 부경대학교 산학협력단 | 복수의 부궤환 루프를 구비한 위상고정루프 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825252A (en) | Synthesized oscillation circuit | |
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| JPH10261957A (ja) | Ｐｌｌ回路 | |
| KR100208408B1 (ko) | 2중 루프 pll회로 | |
| JPH1098378A (ja) | Ｐｌｌ回路 | |
| JPH01300772A (ja) | 映像中間周波信号処理回路 | |
| JP2800047B2 (ja) | 低雑音発振回路 | |
| JP2003023353A (ja) | Ｐｌｌ回路 | |
| JPS5945273B2 (ja) | テレビジヨン受像機 | |
| JP3254009B2 (ja) | 位相固定ループを含む回路 | |
| JP3712141B2 (ja) | 位相同期ループ装置 | |
| JPH1155113A (ja) | 位相同期ループ回路 | |
| JP3196825B2 (ja) | 位相同期ループ回路 | |
| JPH09200046A (ja) | 位相差制御ｐｌｌ回路 | |
| JPH06291645A (ja) | 周波数シンセサイザ | |
| JPS609204A (ja) | テレビジヨン信号の検波回路 | |
| JPH0528829Y2 (ja) | ||
| JPS6253081B2 (ja) | ||
| JPH10126258A (ja) | Ｐｌｌ回路 | |
| JPH01208005A (ja) | 周波数変調回路 | |
| JPS6238665B2 (ja) | ||
| JP2002151964A (ja) | Ｆｍ復調器 | |
| JPS61128614A (ja) | Ａｍ検波器 | |
| JPH05227019A (ja) | Ｐｌｌ回路 | |
| JPS59117829A (ja) | 位相同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031202 |