KR20160022071A - 복수의 부궤환 루프를 구비한 위상고정루프 장치 - Google Patents

복수의 부궤환 루프를 구비한 위상고정루프 장치 Download PDF

Info

Publication number
KR20160022071A
KR20160022071A KR1020140107653A KR20140107653A KR20160022071A KR 20160022071 A KR20160022071 A KR 20160022071A KR 1020140107653 A KR1020140107653 A KR 1020140107653A KR 20140107653 A KR20140107653 A KR 20140107653A KR 20160022071 A KR20160022071 A KR 20160022071A
Authority
KR
South Korea
Prior art keywords
frequency
signal
voltage
output
controlled oscillator
Prior art date
Application number
KR1020140107653A
Other languages
English (en)
Other versions
KR101664796B1 (ko
Inventor
최영식
Original Assignee
부경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부경대학교 산학협력단 filed Critical 부경대학교 산학협력단
Priority to KR1020140107653A priority Critical patent/KR101664796B1/ko
Priority to PCT/KR2015/000003 priority patent/WO2016027945A1/ko
Publication of KR20160022071A publication Critical patent/KR20160022071A/ko
Application granted granted Critical
Publication of KR101664796B1 publication Critical patent/KR101664796B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 기준신호와 전압제어발진기에서 출력되는 출력신호의 분주신호를 비교하여 주파수차와 위상차에 상응하는 전압을 출력하여 기결정된 출력신호의 주파수와 위상을 고정시키는 제1 부궤환 루프와 제1 부궤환 루프와는 다른 부궤환 루프로 구성되어 제1 부궤환 루프의 외부 루프필터 출력 신호에 부궤환 역할을 하는 생성스위치와 생성커패시터로 구성된 제2 부궤환 루프를 포함하는 복수의 부궤환 루프를 구비한 위상고정루프 장치를 개시한다.

Description

복수의 부궤환 루프를 구비한 위상고정루프 장치{Phase locked loop apparatus having multiple negative feedback loops}
본 발명은 복수의 부궤환 루프를 구비한 위상고정루프 장치에 관한 것으로서, 보다 상세하게는 부궤환 루프를 2개 이상으로 구성하여 전압제어발진기에서 출력되는 출력신호의 주파수와 위상을 고정시키는 복수의 부궤환 루프를 구비한 위상고정루프 장치에 관한 것이다.
위상고정루프(PLL: Phase Locked Loop)는 기준신호와 출력신호의 위상을 지속적으로 비교하고, 그 결과에 기초하여 주파수를 보정함으로써 출력신호가 항상 일정한 주파수를 유지하도록 하는 회로이고, 위상주파수검출기(PFD: Phase Frequency Detector), 전하펌프(CP: Charge Pump), 루프필터(LP: Loop Filter), 전압제어발진기(VCO: Voltage Controlled Oscillator) 및 분주기(DIV: Divider)로 구성된다.
기존의 하나의 부궤환 루프를 가진 위상고정루프(PLL, Phase Locked Loop)는 도 15에 도시된 바와 같이 ①과 같은 잡음 감쇄 특성을 보이고 있다. 위상고정루프의 대역폭보다 낮은 주파수 영역에서는 잡음이 감쇄되지 않아 잡음 특성이 좋지 못하는 문제점이 있다.
선행기술문헌 1 : 대한민국공개특허 제10-2009-0047155호(출원인 : 삼성전자주식회사, 제어 전압의 진폭을 랜덤하게 결정하는 루프필터, 위상고정 루프 및 루프필터의 동작 방법) 선행기술문헌 2 : 대한민국등록특허 제10-1190313(출원인 : 부경대학교 산학협력단, 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기) 선행기술문헌 3 : 대한민국등록특허 제10-1252048(출원인 : 부경대학교 산학협력단, 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프)
따라서, 본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 창출된 것으로서, 대역폭내의 저주파수 영역을 포함한 사용 가능한 주파수 영역대에서 잡음 특성을 개선하거나, 잡음 특성을 유지하면서 작은 크기로 구현할 수 있는 발명을 제공하는데 그 목적이 있다.
그러나 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 본 발명의 목적은, 기준신호와 전압제어발진기에서 출력되는 출력신호의 분주신호를 비교하여 주파수차와 위상차에 상응하는 전압을 출력하여 기결정된 출력신호의 주파수와 위상을 고정시키는 제1 부궤환 루프와 제1 부궤환 루프와는 다른 부궤환 루프로 구성되어 제1 부궤환 루프의 외부 루프필터 출력 신호에 부궤환 역할을 하는 생성스위치와 생성커패시터로 구성된 제2 부궤환 루프를 포함하는 복수의 부궤환 루프를 구비한 위상고정루프 장치를 제공함으로써 달성될 수 있다.
또한, 제1 부궤환 루프와는 독립적인 부궤환 루프로 구성되어 출력신호의 주파수를 입력받아 주파수의 변화를 감지하며, 주파수의 변화에 상응하는 전압을 출력하는 제3 부궤환 루프를 포함하는 것을 특징으로 한다.
또한, 전압제어발진기의 제1,2 기울기 값의 기결정된 범위에 따라 제1 부궤환 루프는 주 부궤환 루프이고, 제3 부궤환 루프는 부궤환 루프인 것을 특징으로 한다.
또한, 제1 기울기 값이 제2 기울기 값보다 적어도 크거나 같은 것을 특징으로 한다.
또한, 제1 부궤환 루프는 기준신호와 출력신호의 분주신호의 주파수 차와 위상차를 비교하고, 비교결과에 따라 비교신호를 출력하는 위상-주파수 검출기, 비교신호에 상응하는 전하를 공급하는 전하펌프, 전하를 공급받아 이에 상응하는 출력전압을 생성하는 외부 루프필터, 외부 루프필터의 출력전압에 상응하는 출력신호의 주파수를 출력하는 전압제어발진기 및 전압제어발진기의 출력신호의 주파수를 기결정된 분주비에 따라 분주하여 위상-주파수 검출기로 제1 분주신호를 출력하는 제1 분주기를 포함하는 것을 특징으로 한다.
또한, 제2 부궤환 루프는 비교신호를 검출하고, 비교신호의 검출여부에 따라 스위칭신호를 제공하며, 검출여부에 따라 출력신호의 출력경로를 제어하는 부궤환 제어부와 비교신호가 공급되지 않으면 외부 루프필터에 전하를 충전 또는 방전하여 외부 루프필터의 출력에 부궤환 역할을 하는 부궤환 생성부를 포함하는 것을 특징으로 한다.
또한, 부궤환 생성부는 비교신호가 검출되지 않는 동안에는 출력신호의 출력경로를 형성하여 출력신호의 주파수에 동작하는 부궤환제어부에 의해 외부 루프필터의 출력전압을 점진적으로 하강 또는 상승시키는 생성스위치와 생성커패시터로 구성되는 것을 특징으로 한다.
또한, 부궤환제어부는 경로스위치, 트랜지스터와 게이트 중 적어도 어느 하나의 소자로 이루어지는 것을 특징으로 한다.
또한, 비교신호가 검출되면 트랜지스터는 턴 온되어 스위칭신호를 생성스위치에 공급하여 턴 오프시키고, 비교신호가 검출되지 않으면 턴 오프되어 스위칭신호를 공급하지 않아 생성스위치를 턴 온시키는 것을 특징으로 한다.
또한, 비교신호가 검출되면 경로스위치는 턴 오프되어 출력신호의 출력경로를 차단하고, 비교신호가 검출되지 않으면 턴 온되어 출력신호의 출력경로를 형성하는 것을 특징으로 한다.
또한, 외부 루프필터는, 수동 필터 또는 능동 필터로 구성되는 것을 특징으로 한다.
또한, 외부 루프필터는, 저항, 커패시터, 스위치, 및 OP-AMP 중 적어도 어느 하나의 소자로 이루어지는 것을 특징으로 한다.
또한, 제3 부궤환 루프는 주파수 변화를 감지하여 주파수 변화에 상응하는 전압을 생성하는 주파수-전압 변환기와 주파수-전압 변환기에서 생성된 전압에 포함된 잡음 또는 리플을 제거하고, 전압을 평활화하여 전압제어발진기로 출력하는 내부 루프필터를 포함하는 것을 특징으로 한다.
또한, 전압제어발진기의 출력신호의 주파수를 기결정된 분주비로 분주하여 제2 분주신호를 생성하는 제2 분주기를 더 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
또한, 주파수-전압 변환기는 제2 분주신호의 주파수와 제2 분주신호의 어느 한 상태에 상응하는 전압을 생성하거나 전압제어발진기의 주파수와 전압제어발진기의 주파수의 어느 한 상태에 상응하는 전압을 생성하는 것을 특징으로 한다.
또한, 제2 분주신호 또는 전압제어발진기의 주파수의 어느 한 상태는 하이(High) 또는 로우(Low) 상태 구간인 것을 특징으로 한다.
또한, 주파수-전압 변환기는 제2 분주신호 또는 전압제어발진기의 출력신호를 입력받아 스위칭되는 제1 스위칭부, 스위칭부의 스위칭에 따라 전압을 충전하는 충전부, 충전부에서 충전된 전하를 내부 루프필터로 전달하도록 제2 분주신호 또는 전압제어발진기의 출력신호에 의해 생성된 제1 제어신호에 따라 스위칭되는 제2 스위칭부 및 제2 분주신호 또는 전압제어발진기의 출력신호에 의해 생성된 제2 제어신호에 따라 충전부에서 충전된 전하를 방전하도록 스위칭되는 제3 스위칭부를 포함하는 것을 특징으로 한다.
또한, 제1 스위칭부 및 제2 스위칭부는 트랜지스터로 이루어지며, 충전부는 커패시터로 이루어지는 것을 특징으로 한다.
또한, 주파수-전압 변환기는 제2 분주신호의 주파수 또는 전압제어발진기의 출력신호의 주파수에 의해 생성된 제어신호의 주기에 따라 전압이 생성되는 것을 특징으로 한다.
또한, 주파수-전압 변환기는 전류원, 전류원에서 공급되는 전류에 따라 전압을 충전하는 충전부, 충전부에서 충전된 전하를 내부 루프필터로 전달하도록 제2 분주신호 또는 전압제어발진기의 출력신호에 의해 생성된 제1 제어신호에 따라 스위칭되는 제1 스위칭부 및 제2 분주신호 또는 전압제어발진기의 출력신호에 의해 생성된 제2 제어신호에 따라 충전부에서 충전된 전하를 방전하도록 스위칭되는 제2 스위칭부를 포함하는 것을 특징으로 한다.
또한, 전류원은 트랜지스터를 포함하여 이루어지며, 제1 스위칭부 및 제2 스위칭부는 트랜지스터로 이루어지며, 충전부는 커패시터로 이루어지는 것을 특징으로 한다.
또한, 전압제어발진기는 제1 부궤환 루프의 외부 루프필터 전압 값에 의해 제1 전류값이 변동되고, 제3 부궤환 루프의 내부 루프필터 전압 값에 의해 제2 전류값이 변동되며, 제1 전류값과 제2 전류값의 합에 상응하는 출력주파수가 출력되는 것을 특징으로 한다.
또한, 전압제어발진기의 출력주파수가 변동되는 경우 제1 전류값과 제2 전류값은 서로 다른 방향으로 전류값이 증가 또는 감소하는 것을 특징으로 한다.
또한, 내부 루프필터는 수동 필터 또는 능동 필터로 구성되는 것을 특징으로 한다.
또한, 내부 루프필터는 저항, 커패시터, 스위치, 및 OP-AMP 중 적어도 어느 하나의 소자로 이루어지는 것을 특징으로 한다.
또한, 제2 분주신호는 기준신호의 주파수와 전압제어발진기에서 출력되는 출력신호의 주파수를 포함한 사이 값을 가지는 것을 특징으로 한다.
전술한 바와 같은 본 발명에 의하면 대역폭보다 낮은 저주파수 영역을 포함하는 사용 가능한 주파수 영역에서 잡음 특성을 획기적으로 개선시킬 수 있는 효과가 있다.
또한, 본 발명에 의하면 잡음 특성을 유지하면서 작은 크기로 구현할 수 있는 효과가 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 일실시예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석 되어서는 아니 된다.
도 1은 본 발명의 일실시 예에 따른 2개 이상의 부궤환 루프를 가지는 PLL의 구성을 나타낸 구성도이고,
도 2는 본 발명의 일실시 예에 따른 제2 부궤환 루프의 회로도이고,
도 3은 본 발명의 일실시 예에 따른 제2 부궤환 루프의 동작도이고,
도 4는 본 발명의 주파수-전압 변환기의 일실시 예를 나타낸 구성도이고,
도 5는 본 발명의 제어신호의 클럭을 생성하는 일실시예를 나타낸 도면이고,
도 6은 본 발명의 주파수-전압 변환기의 다른 실시 예를 나타낸 구성도이고,
도 7은 본 발명의 제어신호의 클럭을 생성하는 다른 실시예를 나타낸 도면이고,
도 8의 (a) 내지 (e)는 본 발명의 일실시예에 따른 내부 또는 외부 루프필터의 구성을 나타낸 도면이고,
도 9의 (a) 및 (b)는 본 발명의 다른 실시예에 따른 내부 또는 외부 루프필터의 구성을 나타낸 도면이고,
도 10은 본 발명의 일실시예에 따른 주파수-전압 변환기와 내부 루프필터의 결합을 나타낸 도면이고,
도 11은 본 발명의 일실시예에 따른 제3 부궤환 루프의 동작도이고,
도 12은 본 발명의 일실시예에 따른 링 구조의 전압제어발진기를 나타낸 도면이고,
도 13 및 도 14는 본 발명의 일실시예에 따른 주 부궤환 루프와 부 부궤환 루프를 나타낸 도면이고,
도 15는 본 발명의 일실시예에 따른 PLL의 잡음 특성을 나타낸 도면이다.
이하, 도면을 참조하여 본 발명의 바람직한 일실시예에 대해서 설명한다. 또한, 이하에 설명하는 일실시예는 특허청구범위에 기재된 본 발명의 내용을 부당하게 한정하지 않으며, 본 실시 형태에서 설명되는 구성 전체가 본 발명의 해결 수단으로서 필수적이라고는 할 수 없다.
본 발명에 따른 복수의 부궤환 루프를 구비한 위상고정루프(PLL, Phase locked loop) 장치는 제1 부궤환 루프(100), 제2 부궤환 루프(200) 및 제3 부궤환 루프(300)로 구성되어 복수의 부궤환 루프로 이루어질 수 있어 제1 부궤환 루프(100)의 분주비(N)와는 무관(일반적으로 전통적인 PLL의 잡음은 20logN에 의해 영향을 받음)하게 모든 주파수 영역에서 획기적인 잡음 감쇄를 달성할 수 있을 뿐만 아니라 효율적으로 기준 주파수 스퍼를 억제할 수 있다. 이하에서는 첨부된 도면을 참조하여 본 발명에 따른 복수의 부궤환 루프를 구비한 위상고정루프(PLL, Phase locked loop) 장치에 대해 상세히 설명하기로 한다.
도 1에 도시된 바와 같이, 본 발명에 따른 복수의 부궤환 루프를 구비한 위상고정루프 장치는 위상-주파수 검출기(110), 전하펌프(120), 외부 루프필터(130), 전압제어발진기(140) 및 분주기(150)로 구성된 제1 부궤환 루프(100), 부궤환 제어부(210)와 부궤환 생성부(220)로 구성된 제2 부궤환 루프(200) 및 주파수-전압 변환기(310), 내부 루프필터(320), 및 제어신호 생성기(330)로 구성된 제3 부궤환 루프(300)로 구성된다.
제1 부궤환 루프(100)의 위상-주파수 검출기(110)는 기준신호(fin)와 전압제어발진기(140)의 출력신호(fo)를 분주한 분주신호(fN)를 입력받아 기준신호(fin)에 대해 상대적으로 변화된 주파수와 위상차를 검출한다. 위상-주파수 검출기(110)는 검출된 위상차 및 주파수 변화에 따른 업/다운 신호인 비교신호를 생성하여 전하펌프(120)에 공급한다.
전하펌프(120)는 위상-주파수 검출기(110)에서 출력된 비교신호에 따라 이에 상응하는 전하를 출력한다. 이러한 전하펌프(120)는 전류원을 포함할 수 있으며, 위상-주파수 검출기(110)에서 검출된 주파수 또는 위상차에 따른 비교신호에 비례하는 전하를 외부 루프필터(130)로 출력한다.
외부 루프필터(130)는 차지펌프(120)로부터 공급된 전하에 의해 이에 상응하는 전압을 충전하고, 노이즈를 제거하며 전압제어발진기(140)로 평활화된 출력전압을 출력한다. 이때, 외부 루프필터(130)는 1차, 2차 또는 그 이상 차수의 루프필터 구조를 가질 수 있으며, 일반적으로 저항 및 커패시터로 이루어진 수동필터(passive filter)이거나, 또는 저항과 커패시터 및 OP-AMP를 포함하는 능동필터(active filter)로 구성될 수 있다.
전압제어발진기(140)는 외부 루프필터(130)에서 출력된 출력전압에 상응하는 출력신호를 출력한다. 도 1에 도시된 바와 같이 위상고정루프(PLL)는 기준신호(fin)를 입력받아 기준신호보다 더 큰 주파수(fo)를 출력한다. 통상적으로 fin은 수~수십 MHz이고, fo은 수백 ~ 수천 MHz가 된다. 본 발명에서 전압제어발진기(140)는 복수의 부궤환 루프를 구성할 수 있기 때문에 일반적인 PLL의 전압제어발진기와 다르게 Kvco1과 Kvco2로 구성되며(일반적인 PLL의 전압제어발진기는 Kvco1만 존재함) 이하에서 도면과 함께 자세히 설명하기로 한다.
이러한 제1 부궤환 루프(100)에 포함된 각각의 구성은 당업자에게 자명한 구성에 대해서는 자세한 설명을 생략하며, 본 출원인이 출원한 출원번호 제10-2010-0087469호(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 제10-2010-0049871호(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에 도시된 내용을 참조할 수 있다.
전압제어발진기(140)에서 출력된 출력신호(fo)는 분주기(150)로 입력되어 비교신호(fN)가 생성된다. 생성된 비교신호(fN)는 다시 위상-주파수 검출기(110)로 입력되어 기준신호(fin)와 비교됨으로써 상대적인 위상차 또는 주파수차를 검출하게 된다.
또한, 분주기(150)는 후술할 제3 부궤환 루프(300)에서 필요한 일정 주파수(fM)를 생성한다. 이때 제3 부궤환 루프(300)에서 필요한 주파수의 범위는 fin≤fM≤fo 이다.
다만, 분주된 제3 부궤환 루프(300)의 주파수(fM) 값이 출력신호(fo)와 가까워질수록 좀 더 빠른 응답이 가능하므로 잡음 제거 성능이 더욱 좋아질 수 있다. 상술한 분주기(150)는 카운터 회로에 의해 2분주, 4분주, 8분주, 16분주 32분주, 64분주 등으로 분주될 수 있으며, 예시하지 않은 다양한 분주비로 구현될 수 있다.
또한, 전압제어발진기(140)에서 사용되기 위한 다양한 분주 주파수(fM)를 생성하기 위해 분주기(150)이외의 추가 분주기가 더 채택될 수 있다. 추가 분주기는 분주기(150)에서 신호를 받아 분주하거나 또는 전압제어발진기(140)에서 출력된 출력신호(fo)를 입력받아 분주할 수 있다.
제2 부궤환 루프(200)는 제1 부궤환 루프(100)와는 다른 부궤환 루프로 구성되어 비교신호의 검출여부에 따라 스위칭신호를 제공하며, 검출여부에 따라 출력신호의 출력경로를 제어하는 부궤환 제어부(210)와 비교신호가 공급되지 않으면 외부 루프필터(130)에 전하를 충전 또는 방전하여 외부 루프필터(130)의 출력에 부궤환 역할을 하는 부궤환 생성부(220)로 구성된다.
이러한 제2 부궤환 루프(200)는 비교신호가 공급되는 동안에 전하펌프(120)로부터 외부 루프필터(130)에 공급되는 전하에 상응하여 생성되는 외부 루프필터(130)의 출력전압(Vcon)을 비교신호가 공급되지 않은 동안에 부궤환 제어부(210)와 외부 루프필터(130)의 출력에 대하여 부궤환 역할을 하는 부궤환 생성부(220)로 외부 루프필터(130)에 전하를 충전 또는 방전하여 외부 루프필터(130)의 출력전압(Vcon)을 점진적으로 하강/상승시킨다.
여기서 비교신호는 업신호(up) 또는 다운신호(down)를 포함하고, 비교신호가 공급되는 동안은 업신호(up) 또는 다운신호(down)가 발생되는 기간이며, 비교신호가 공급되지 않는 동안은 업신호(up) 또는 다운신호(down)가 발생되지 않는 기간이다.
도 2에 도시된 바와 같이, 제2 부궤환 루프(200)는 부궤환제어부(210) 및 부궤환생성부(220)를 포함할 수 있다.
부궤환생성부(220)는 부궤환제어부(210)로부터 스위칭신호가 입력되어 생성스위치(SW1)가 스위칭됨으로써 출력전압을 생성한다.
이러한 부궤환생성부(220)는 비교신호가 공급되지 않으면 부궤환제어부(210)에서 공급되는 스위칭신호에 의해 외부 루프필터(130)에서 제공되는 전하에 상응하여 출력전압을 생성한다.
즉, 부궤환생성부(220)는 비교신호가 공급되지 않으면 외부 루프필터(130)에 전하를 충전 또는 방전하여 외부 루프필터의 출력에 부궤환 역할을 할 수 있다.
이러한 부궤환생성부(220)은 생성스위치(SW1)와 생성커패시터(C1)를 포함할 수 있다.
생성스위치(SW1)는 부궤환제어부(210)로부터 공급되는 스위칭신호 또는 후술할 경로스위치(SW2)가 단락되면서 형성되는 출력신호의 출력경로를 통하여 공급되는 출력신호(Fvco)에 상응하여 스위칭될 수 있다.
생성커패시터(C1)는 생성스위치(SW1)와 직렬로 연결되며, 외부 루프필터(130)의 커패시터(C2)는 생성스위치(SW1) 및 생성커패시터(C1)와 병렬로 연결된다.
다만 커패시터는 필요에 따라 도 8 및 도 9의 수동 및 능동소자와 대체될 수 있다. 이에 대한 자세한 설명은 후술하기로 한다.
부궤환생성부(220)은 생성스위치(SW1)의 스위칭 동작에 상응하여 출력전압(Vcon)에 부궤환 역할을 한다. 즉, 생성스위치(SW1)는 비교신호가 공급되는 동안에는 부궤환제어부(210)로부터 스위칭신호가 공급되어 개방된다. 이에 따라, 전하펌프(120)에서 출력되는 전하는 커패시터(C2)에 공급되어 충전된다.
따라서, 부궤환생성부(220)는 생성커패시터(C1)은 이전 값을 가지고 있어 출력전압(Vcon)에 대하여 부궤환 역할을 한다.
비교신호가 공급되지 않는 동안에는 경로스위치(SW2)는 턴 온되며 부궤환제어부(210)에서 생성된 제어신호와 출력경로를 통하여 공급되는 출력신호(Fvco)에 의해 생성스위치(SW1)는 턴 온/오프되어 커패시터(C2)에 충전된 전하가 생성커패시터(C1)로 이동될 수 있다. 즉, 커패시터(C2)가 생성커패시터(C1)보다 많은/작은 전하가 충전되어 있기 때문에 전하의 충전 값이 높은/낮은 커패시터(C2)에서 전하의 충전 값이 낮은/높은 생성커패시터(C1)로 충전된 전하가 이동될 수 있다.
부궤환제어부(210)는 위상주파수검출기(110)로부터 비교신호(up, down)를 공급받고, 전압제어발진기(140)로부터 출력신호(Fvco)를 공급받아 부궤환생성부(220)의 생성스위치(SW1)를 제어한다.
즉, 업다운 신호가 없을 때 경로스위치(SW2)가 턴 온되고 따라서 생성스위치(SW1)는 출력경로를 통해 공급되는 VCO의 출력주파수에 따라 스위칭된다.
이때 공급되는 VCO의 출력주파수는 VCO에서 출력되는 출력주파수가 그대로 입력되거나 분수된 분주 주파수가 입력될 수 있다.(fin≤fM≤fo)
다시 말해, 부궤환제어부(210)는 위상주파수검출기(110)부터 공급되는 비교신호(up, down)를 공급받아 비교신호의 검출여부를 확인한다. 검출결과에 따라 출력신호의 출력경로를 제어하여 전압제어발진기(140)로부터 공급되는 출력신호(Fvco)를 부궤환생성부(220)에 공급한다.
이러한 부궤환제어부(210)는 제1 게이트(G1), 트랜지스터(Tr), 제2 게이트(G2) 및 제2 스위치(SW2)를 포함한다.
제1 게이트(G1)는 비교신호(up, down)가 입력되면 제1 검출신호를 출력한다. 이에 따라, 트랜지스터(Tr)는 제1 게이트(G1)에서 출력되는 제1 검출신호를 공급받아 턴 온되어 스위칭신호를 부궤환생성부(220)의 생성스위치(SW1)에 공급하여 개방시킨다.
이와 반대로 제1 게이트(G1)는 비교신호(up, down)가 입력되지 않으면 제1 검출신호를 출력하지 않는다. 이에 따라, 트랜지스터(Tr)는 제1 게이트(G1)로부터 제1 검출신호가 공급되지 않아 턴 오프되고, 부궤환생성부(220)의 생성스위치(SW1)에도 스위칭신호가 공급되지 않는다. 따라서, 부궤환생성부(220)의 생성스위치(SW1)가 단락된다.
제2 게이트(G2)는 비교신호(up, down)가 입력되면 제2 검출신호를 경로스위치(SW2)에 공급한다. 경로스위치(SW2)는 제2 게이트(G2)로부터 제2 검출신호(F2)를 공급받아 개방되어 출력신호의 출력경로를 차단한다.
이와 반대로 제2 게이트(G2)는 비교신호(up, down)가 입력되지 않으면 제2 검출신호를 경로스위치(SW2)에 공급하지 않는다. 경로스위치(SW2)는 제2 게이트(G2)로부터 제2 검출신호(F2)가 공급되지 않으면 단락되어 출력신호의 출력경로를 형성한다.
즉, 비교신호 중 업신호 또는 다운신호가 공급되면 생성스위치(SW1)와 경로스위치(SW2)는 개방되어 출력신호의 출력경로를 차단하고, 비교신호 중 업신호 또는 다운신호가 공급되지 않으면 경로스위치(SW2)는 단락되고 생성스위치(SW1)는 출력신호(Fvco)의 주파수에 따라 개방 또는 단락한다.
지금까지 설명한 제2 부궤환 루프(200)의 동작은 다음과 같다.
도 2 및 도 3에 도시된 바와 같이, 제2 부궤환 루프(200)는 제1 게이트(G1), 제2 게이트(G2), 트랜지스터(Tr), 생성스위치(SW1), 경로스위치(SW2) 및 생성커패시터(C1)를 포함한다.
제1 게이트(G1)은 OR게이트일 수 있고, 제2 게이트(G2)는 NOR게이트일 수 있으며, 트랜지스터(Tr)는 NMOS트랜지스터일 수 있다. 또한, OR게이트와 NOR게이트는 위상주파수검출기(110)의 출력에 연결되어 비교신호인 업신호(up) 또는 다운신호(down)를 공급받는다.
위상주파수검출기(110)에서 업신호(up) 및 다운신호(down) 중에서 어느 하나의 신호가 공급되면, OR게이트는 하이신호(high)를 출력하고, 출력된 하이신호(high)는 NMOS트랜지스터의 게이트에 공급된다. NMOS트랜지스터는 OR게이트로부터 제공된 하이신호(high)에 의해 턴 온되어 생성스위치(SW1)를 개방시킨다.
또한, 위상주파수검출기(110)에서 업신호(up) 및 다운신호(down) 중에서 어느 하나의 신호가 공급되면, NOR게이트는 로우신호(low)를 출력하고, 출력된 로우신호(low)는 경로스위치(SW2)를 개방시킨다.
그리고 위상주파수검출기(110)에서 업신호(up) 및 다운신호(down)가 공급되지 않으면, OR게이트는 로우신호(low)를 출력하고, 출력된 로우신호(low)는 NMOS트랜지스터의 게이트에 공급된다. NMOS트랜지스터는 OR게이트로부터 제공된 로우신호(low)에 의해 턴 오프된다.
또한, 위상주파수검출기(110)에서 업신호(up) 및 다운신호(down)가 공급되지 않으면, NOR게이트는 하이신호(high)를 출력하고, 출력된 하이신호(high)는 경로스위치(SW2)를 단락시킨다.
즉, 도 3에 도시된 바와 같이 비교신호가 공급되면 생성스위치(SW1)와 경로스위치(SW2)는 개방되고, 비교신호가 공급되지 않으면 경로스위치(SW2)는 단락된다.
이와 같이, 생성스위치(SW1)가 개방되면, 제2 부궤환 루프(200)는 전하펌프(120)의 전하를 외부 루프필터인 커패시터(C2)에 충전하는 동시에 이에 상응하여 출력전압을 생성한다. 이때 경로스위치(SW2)도 개방되어 전압제어발진기(140)에서 출력되는 출력신호의 출력경로를 차단한다.
한편, 경로스위치(SW1)가 단락되고 생성스위치(SW1)가 출력주파수에 따라 스위칭되면 커패시터(C2)의 전하가 생성커패시터(C1)로 이동된다. 즉, 도 3에 도시된 바와 같이 업신호가 공급되면 생성커패시터(C1)는 커패시터(C2)에 충전된 전하를 공급받아 충전된다. 도 3의 Vf전압으로 충전되며, 출력전압(Vcon)은 Vf에 상응하여 전압이 도 3과 같이 서서히 감소한다.
즉, 도 3에 도시된 바와 같이, 비교신호(업신호)가 공급되지 않으면, 출력전압(Vcon)은 전압제어발진기(140)로부터 공급되는 출력신호(Fo)의 주파수에 따라 인해 생성스위치(SW1)가 개방 또는 단락이 반복되므로 점진적으로 하강하는 것이다.
지금까지 설명한 바와 같이, 전압제어발진기(140)로부터 제공되는 높은 출력신호의 주파수마다 전하가 공급되는 제2 부궤환 루프(200)를 구성함으로써 기준 주파수 스퍼(spur)를 효율적으로 억제할 수 있다.
게다가, 제2 부궤환 루프(200)가 구성됨으로써, 공정 변화, 전압 변화 및 온도 변화에 영향을 거의 받지 않음으로써, 위상고정루프가 더욱더 안정하게 동작할 수 있다.
제3 부궤환 루프(300)은 주파수-전압 변환기(310)과 내부 루프필터(320)로 구성될 수 있으며, 제3 부궤환 루프(300)에서 필요한 제어신호(Φ1,Φ2)를 생성하는 제어신호 생성기(330)이 추가적으로 구성될 수 있다.
제3 부궤환 루프(300)의 주파수-전압 변환기(320)은 전압제어발진기(140)의 출력신호의 변화를 감지하여 그 변화량을 전압으로 바꾸어 주는 것으로서, 도 4 및 도 6에 도시된 바와 같이 구현될 수 있다. 다만 도 4 및 도 6에 도시된 주파수-전압 변환기(320)의 구체적인 구현 예는 일실시 예에 불과하며 전압제어발진기(140)의 출력신호의 변화를 감지하여 그 변화량을 전압으로 바꾸어 전압제어발진기(140)에 출력할 수 있는 구조는 모두 채용가능하며 특히 PMOS 및 NMOS 등의 트랜지스터는 필요에 따라 자유롭게 그 타입을 바꿀 수도 있다.
도 4에 도시된 바와 같이, 주파수-전압 변환기(310)은 fM(또는 fo)이 "Low" 일 때 PMOS가 동작(스위칭)함으로써 커패시터(Cx)를 충전시켜주는 구조로서, 도 5에 도시된 바와 같이, 제어신호(Φ1)에 의해 Cx에 충전된 전하를 후술하는 내부 루프필터(320)로 전달하고 제어신호(Φ2)에 의해 Cx에 충전된 전하를 방전시킬 수 있다.
이러한 제어신호(Φ1,Φ2)를 생성하는 제어신호 생성기(330)은 분주기(150)로부터 분주된 주파수(fM, 또는 fo)와 delay inverter를 이용하여 도 5에 도시된 바와 같은 non-overlapped 제어신호를 생성할 수 있다. 도 4에 도시된 같이, 주파수-전압 변환기(310)은 분주기(150)에서 분주된 주파수(fM, 또는 fo)의 변화량을 감지(엄밀하게는 fo의 변화량을 감지)하여 이에 상응하는 전압을 생성하기 위해 분주기(150)에서 분주된 주파수(fM)의 주파수 값과 분주된 주파수(fM)의 "Low" 구간(duty ratio)에 영향을 받는다. 즉, 분주된 주파수(fM, 또는 fo)의 "Low" 구간에서 PMOS가 동작하여 커패시터(Cx)에 충전되므로 듀티비(duty ratio)가 정확하게 50%로 정밀하여야 한다. 만약 주파수가 동일하더라도 듀티비에 차이가 생겨 "Low" 구간의 길이가 달라지는 경우에는 정밀하게 동작할 수가 없다.
따라서, 주파수-전압 변환기(310)은 분주기를 사용하여 출력신호(fo)의 주파수가 정확히 듀티비를 50%로 맞추는 것이 바람직하다.
즉, 전압제어발진기(140)에서 출력되는 출력신호(fo)의 주파수가 증가하면 분주된 주파수(fM)의 "Low" 구간이 짧아진다. 이에 따라, 내부 루프필터(320)의 출력전압이 감소되어 전압제어발진기의 출력신호(fo)의 주파수가 감소된다.
또는 전압제어발진기(140)에서 출력되는 출력신호(fo)의 주파수가 감소되면 분주된 주파수(fM)의 "Low" 구간이 길어진다. 이에 따라, 내부 루프필터(320)의 출력전압이 증가되어 전압제어발진기의 출력신호(fo)의 주파수가 증가된다.
따라서, 주파수-전압 변환기(310)은 분주된 주파수(fM, 또는 fo)의 주파수 값과 "Low" 상태(PMOS인 경우)에 따라 커패시터(Cx)에 충전되는 전압을 달리할 수 있다. 이와 같이, 충전된 전압은 내부 루프필터(320)을 거쳐 노이즈(일예로 트랜지스터에 내재된 써말 노이즈) 및 리플 등의 잡음이 제거된 전압으로 출력되어 전압제어발진기(140)에 공급된다.
도 5에 도시된 제어신호(Φ1)에 의해 내부 루프필터(320)로 전하 또는 전류를 공급한 후 제어신호(Φ2)에 의해 커패시터(Cx)에 충전된 전하 또는 전류를 방전한다. 도 4에 도시된 바와 같이, 제어신호(Φ2)는 NMOS 트랜지스터의 게이트로 입력되어 NMOS 트랜지스터가 스위칭되도록 한다. 다만 NMOS 트랜지스터는 일실시 예에 불과하고 PMOS 트랜지스터를 포함하여 스위칭될 수 있는 각종 다른 트랜지스터를 채택할 수 있다.
도 4 및 도 5에 도시된 제어신호(Φ1,Φ2) 및 제어신호 생성기(330)은 본 출원인이 출원한 출원번호 제10-2010-0087469호(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 제10-2010-0049871호(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에 도시된 내용을 참조할 수 있다.
도 4에 도시된 바와 같이 PMOS 트랜지스터는 제1 스위칭부의 일실시 예이며, 커패시터(Cx)에 충전된 전압을 내부 루프필터(320)에 전달하도록 스위칭되는 제2 스위칭부는 본 출원인이 출원한 출원번호 제10-2010-0087469호(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 제10-2010-0049871호(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에 도시된 내용을 참조할 수 있으며, 제3 스위칭부는 NMOS 트랜지스터로 구현될 수 있다.
도 6에 도시된 주파수-전압 변환기(310)은 도 4에 도시된 주파수-전압 변환기(310)과 실질적으로 동일한 기능을 수행한다. 즉, 전압제어발진기(140)의 출력주파수(fo)의 변화를 감지하여 그 변화량을 전압으로 바꾸어 준다. 다만 이러한 기능을 수행하기 위한 구체적인 구현 예가 도 4에 도시된 주파수-전압 변환기(310)과 다르다.
도 6에 도시된 바와 같이, 주파수-전압 변환기(310)은 도 4에 도시된 fo의 "Low" 신호와는 상관없이 항상 커패시터(Cx)에 전하가 충전되며, 도 7에 도시된 바와 같이, 제어신호(Φ1)에 의해 Cx에 충전된 전하를 후술하는 내부 루프필터(320)로 전달하고 제어신호(Φ2)에 의해 Cx에 충전된 전하를 방전시키는 구조이다. 도 6의 점선영역은 current source이고 PMOS는 항상 Cx에 전류를 공급한다. 도 6에 의한 주파수-전압 변환기(310)은 제어신호(Φ1) 사이의 시간 간격에 따라 커패시터(Cx)의 출력전압이 변화되며, 이에 따라 내부 루프필터(320)의 출력전압도 변화된다.
즉, 전압제어발진기(140)의 출력주파수(fo)가 증가하면 제어신호(Φ1) 사이의 시간 간격이 짧아져 충전시간이 감소한다. 이에 따라, 커패시터(Cx)의 출력전압이 감소되어 내부 루프필터(320)의 출력전압이 감소됨에 따라, 전압제어발진기(140)의 출력주파수(fo)가 감소한다.
이와 반대로 전압제어발진기(140)의 출력주파수(fo)가 감소하면 제어신호(Φ1) 사이의 시간 간격이 길어져 충전시간이 증가한다. 이에 따라, 커패시터(Cx)의 출력전압이 증가되어 내부 루프필터(320)의 출력전압이 증가됨에 따라 전압제어발진기(140)의 출력주파수(fo)가 증가한다.
따라서, 도 6에 도시된 본 발명의 주파수-전압 변환기(310)은 제어신호(Φ1) 사이의 시간 간격, 즉 전압제어발진기(140)의 출력주파수(fo) 값에 따라 커패시터(Cx)에 충전되는 전압을 달리할 수 있다.
이와 같이, 충전된 전압은 내부 루프필터(320)을 거쳐 노이즈(일예로 트랜지스터에 내재된 써말 노이즈) 및 리플 등의 잡음이 제거된 전압으로 출력되어 전압제어발진기(140)에 공급된다.
또한, 도 4 및 도 5에 도시된 주파수-전압 변환기(310)에 의해 생성된 fo는 일예로서 1GHz의 출력 주파수(fo)를 2분주(듀티비를 일정하게 유지하기 위해)한 500MHz 주파수이고, 도 6 및 도 7에 도시된 주파수-전압 변환기(310)에 의해 생성된 fo는 일예로서 1GHz의 출력 주파수(fo)를 그대로 이용할 수 있다.
도 6에 도시된 점선영역은 전류원(current source)의 일실시 예이며, 제1 제어신호가 입력되는 제1 스위칭부는 본 출원인이 출원한 출원번호 제10-2010-0087469호(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 제10-2010-0049871호(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에 도시된 내용을 참조할 수 있으며, 제2 스위칭부는 NMOS 트랜지스터로 구현될 수 있다.
도 6 및 도 7에 도시된 제어신호(Φ1,Φ2) 및 제어신호 생성기(330)은 본 출원인이 출원한 출원번호 제10-2010-0087469호(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 제10-2010-0049871호(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에 도시된 내용을 참조할 수 있다.
본 발명에 따른 내부 루프필터(320)은 주파수-전압 변환기(310) 및 제3 부궤환 루프에서 생성된 노이즈 및 리플 등의 잡음을 제거하고, 커패시터(Cx)로부터 충전된 전압을 평활화하여 전압제어발진기(140)에 공급한다.
일반적으로 위상고정루프(PLL)가 안정하게 동작하기 위해서는 위상고정루프에 배치되는 루프필터에서 출력되는 출력전압을 전압제어발진기(140)의 기울기 크기에 따라 다르게 설계해야한다. 다음의 수학식 1에서 보는 바와 같이 초과위상 크기가 작아야 위상고정루프가 안정하게 동작한다.
Figure pat00001
여기서,
Figure pat00002
는 △t 동안에 발생하는 초과위상 값, Kvco는 전압제어발진기(140)의 기울기 값이다.
본 출원인이 출원한 출원번호 제10-2010-0087469호(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 제10-2010-0049871호(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에서는 다양한 구조를 가진 외부 루프필터와 하나의 커패시터로 이루어진 내부 루프필터로 구성된 두 개의 부궤환 루프이다.
이때, 내부 루프필터의 구성이 하나의 커패시터로 구성된 1차 구조로 되어있기 때문에 내부 루프필터의 출력전압 값, VLPF2 값이 크다.
이에 따라 수학식 1에 의해 큰 값의 초과 위상을 만들어 낸다. 따라서 큰 값의 Kvco1(전압제어발진기의 기울기)에는 다양한 2차 구조의 외부 루프필터가 연결되고, 커패시터만으로 구성된 내부 루프필터에는 작은 값의 Kvco2가 연결될 수밖에 없었다.
또한, 종래의 특허에서는 Kvco2 값이 Kvco1 값보다 커지면 초과 위상 값이 커져서 위상고정루프의 동작이 불안정해진다. 따라서 이러한 문제점을 해결하기 위해 본 특허에서는 내부 루프필터(320)의 구조를 하나의 커패시터로 고정하지 않고 도 8(저항 및 커패시터의 패시브 소자로 이루어진 패시브 루프필터) 및 도 9(저항, 커패시터, 및 OP-AMP의 액티브 루프필터)에 도시된 바와 같은 다양한 구조의 루프필터를 채용할 수 있다.
이러한 루프필터의 구조 때문에 Kvco1 값보다 Kvco2 값을 더 크게 할 수 있어 후술하는 도 15의 ③과 같은 획기적인 잡음 특성을 가지는 두 개 이상의 부궤환 루프를 가지는 위상고정루프를 달성할 수 있다.
도 8의 (a)는 하나의 커패시터로 구성된 내부 루프필터의 구성이다. 이러한 구성은 상술한 제10-2010-0087469호 또는 제10-2010-0049871호의 특허에 도시된 하나의 커패시터로 구성된 내부 루프필터의 구성과 동일하나, 본 발명에서는 이에 더 나아가 Kvco2 값이 Kvco1 값보다 작은 범위에 있을 때에도 도 6의 주파수-전압 변환기(310)을 사용하면 분주되지 않은 전압제어발진기에서 출력되는 출력신호의 주파수(fo)를 주파수-전압 변환기에(기존 특허에서는 2분주로 고정되었음) 사용할 수 있어 좀 더 잡음 특성을 좋게 할 수 있다.
도 8의 (b) 및 도 8의 (c)는 저항 및 커패시터로 이루어지는 수동필터이며, 도 8의 (d) 및 도 8의 (e)는 저항 또는 커패시터의 조합에 추가로 스위치가 달려있는 구조이다. 이때 스위치는 전압제어발진기(140)에서 출력된 출력신호(fo)를 이용하거나 분주기(150)에서 분주된 분주 주파수를 이용할 수도 있다. 도 9의 (a) 및 도 9의 (b)는 저항 및 커패시터와 능동소자인 OP-AMP로 구성된 능동필터를 예시한 도면이다.
상술한 도 8 및 도 9에 도시된 필터의 구조는 일실시 예에 불과하며 내부 루프필터에서 발생하는 초과 위상을 줄이기 위해 내부 루프필터 출력 전압의 크기도 종래의 특허보다 상대적으로 줄일 수 있고 파형도 변화시킬 수 있는 다양한 구조의 수동 및 능동필터가 채택될 수 있다.
도 10에는 주파수-전압 변환기(310, Frequency to voltage converter, FVC)와 내부 루프필터(320)의 연결 관계를 도시한 일실시 예로서 전압제어발진기(140)에서 출력되는 출력신호의 주파수가 커져 커패시터(Cx)에 충전되는 전하 또는 전류가 작아진다. 이에 따라, 도 11에 도시된 바와 같이, 내부 루프필터(320)에서 전압제어발진기(140)로 공급되는 전압 값(Vfvc)이 작아져서 전압제어발진기(140)에서 출력되는 출력신호의 주파수를 감소시켜 전압제어발진기의 주파수 변화를 억제한다.
이와 달리 전압제어발진기(140)에서 출력되는 출력신호의 크기가 작아지면 상술한 원리와 반대로 동작될 것이다. 이러한 주파수-전압 변환기(310)과 내부 루프필터(320)의 동작에 의해 위상고정루프(PLL)에서 발생하는 모든 잡음의 크기를 줄여준다.
상술한 전압제어발진기(140)는 도11에 도시된 바와 같은 링 구조로 구현될 수 있으나, LC-VCO 구조를 포함한 다양한 구조의 전압제어발진기가 본 발명에 적용될 수 있다.
따라서, 도 12에 도시된 바와 같이 부궤환 루프필터(130)에서 출력된 Vcon 값과 내부 루프필터(320)에서 출력된 VFVC 값의 변화에 따라 각각의 I1 값과 I2 값이 바뀌고, 최종적으로 I 값(I=I1+I2)이 바뀜으로써 전압제어발진기(140)의 지연시간을 제어하여 전압제어발진기의 출력신호가 원하는 주파수로 출력된다.
위상고정루프의 내부 또는 외부의 잡음에 의해 부궤환 루프필터(130)의 전압(Vcon)이 변하면 I1 값이 변화되어 전압제어발진기(140)에서 출력되는 출력신호의 주파수가 변한다. 주파수-전압 변환기(310)은 상술한 잡음에 의해 변화된 전압제어발진기(140)에서 출력되는 출력신호의 주파수에 상응하는 전압을 생성하며, 내부 루프필터(320)은 주파수-전압 변환기(310)에 내재된 잡음 및 리플을 제거하여 전압제어발진기(140)로 전압(VFVC)을 출력함으로써 전압제어발진기(140)의 전류(I2) 값을 변화시킨다.
즉, 위상고정루프(PLL) 내의 각종 회로망 및 외부에서 유기된 잡음에 의해 전압제어발진기(140)의 I1 값이 증가하는 경우 I2 값에 의해 변화량을 줄임으로써 전압제어발진기(140)의 출력신호의 주파수(fo)를 일정하게 고정하게 된다.
좀 더 상세한 예를 들면, 위상고정루프의 내부 또는 외부의 어떤 잡음에 의해 부궤환 루프필터(130)의 출력전압이 상승하면 I1이 증가하고 전압제어발진기(140)에서 출력되는 출력신호의 주파수(fo)는 상승한다. 출력신호의 주파수(fo)가 상승하면 도 10의 주파수-전압 변환기(310)의 커패시터 충전 전압(CX)은 하강한다.
따라서 내부 루프필터(130)의 전압도 하강하여 I2에 흐르는 전류가 감소하여 두 전류의 합(I)은 일정하게 되어 어떤 잡음에 의해 발생한 전압제어발진기의 출력 신호의 주파수에 변화를 감쇄시켜 준다. 주파수-전압 변환기(310)과 내부 루프필터(320)로 이루어진 제3 부궤환 루프(300)은 제1 부궤환 루프(100)보다 바람직하게는 더 빠른 속도(fin≤fM≤fo)로 동작하므로 잡음에 의해 발생한 전압제어발진기(140)의 출력신호에 대한 주파수 변화를 빠른 속도로 추정할 수 있다.
도 12에 도시된 점선은 전압제어저항(Voltage control register, VCR)으로서 전압 변화에 선형적인 특성을 가지는 전압제어저항(Voltage control register, VCR)은 입력전압의 변화를 큰 전류의 변화로 변화시켜줌으로써 전압제어발진기(140)가 넓은 출력주파수 범위를 가지도록 해준다.
도 13에 도시된 바와 같이, 제3 부궤환 루프가 주 부궤환 루프인 것을 나타낸 것이고, 제1 부궤환 루프(100)는 위상-주파수 검출기(110), 전하펌프(120), 외부 루프필터(130), 전압제어발진기(140), 및 분주기(150)로 구성된다. 제3 부궤환 루프(300)은 전압제어발진기(140), 주파수-전압 변환기(310), 내부 루프필터(320), 분주기(150)로 구성된다. 이때, 분주기(150)는 도 10에 하나로 도시되어 있으나 이는 하나의 일실시예에 불과하며, 제1 부궤환 루프(100) 분주기(분주비 N)와 제3 부궤환 루프(300) 분주기(분주비 M)를 서로 분리하여 구현할 수 있다.
하나의 부궤환 루프를 가지는 종래의 위상고정루프는 낮은 주파수를 가지는 입력신호를 받아들여 높은 출력 주파수를 가지는 신호를 만들어내기 때문에 N(분주비) 값이 크고 이에 따라 잡음특성은 20logN의 영향을 받는다. 따라서 도 15에 도시된 바와 같이 잡음 특성이 ①과 같아서 대역폭보다 낮은 저주파 영역에서 특성이 좋지 못하다.
이러한 문제점을 해결하기 위해 본 출원인이 출원한 출원번호 제10-2010-0087469호(자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프) 또는 제10-2010-0049871호(주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발전기)에서는 2 개의 부궤환 루프 구조를 이용하여 도 15에 도시된 ②와 같은 잡음특성을 가질 수 있도록 하였다.
이에 더 나아가 본 발명에서는 주파수-전압 변환기(310)과 내부 루프필터(320)을 서로 분리된 구조로 인식함으로써 도 15의 ③과 같은 잡음특성에 도달할 수 있다.
전압제어발진기(140)의 기울기 값인 Kvco2 값이 Kvco1 값보다 큰 경우에는 제3 부궤환 루프(300)이 주 부궤환 루프가 되고 제1 부궤환 루프(100)가 부 부궤환 루프로 동작된다. 종래 특허에서는 Kvco2 값이 Kvco1 값보다 큰 경우에는 초과 위상이 커져서 위상고정루프의 동작이 불안정해진다.
그러나 본 발명에서는 주파수-전압 변환기(310)과 내부 루프필터(320)을 서로 분리된 구조로 인식함과 동시에 내부 루프필터(320)을 하나의 커패시터로 구성된 1차 구조로 한정하지 않고 초과 위상이 상대적으로 작게 생성될 수 있는 수동 및 능동필터 구조를 채택한다. 이러한 초과 위상이 상대적으로 작게 생성될 수 있는 필터의 구조는 도 8(이때 도 8의 (a)는 제외됨) 및 도 9에 일실시 예가 도시되어 있다.
따라서 Kvco2 값이 Kvco1 값보다 큰 값을 가질 수 있어 제3 부궤환 루프(300)이 주 부궤환 루프로 동작되어 20logN의 영향을 받지 않아 낮은 주파수에서도 획기적인 잡음 감쇄를 달성할 수 있다. 즉, 제1 부궤환 루프가 보조 역할을 하게 되고, 제1 부궤환 루프의 분주비가 잡음 특성에 미치는 영향이 거의 사리지게 된다.
이에 더하여 종래 본 출원인이 출원한 특허출원에서는 제3 부궤환 루프에서 사용되는 분주된 주파수를 2분주로 고정하였으나, 본 발명에서는 제3 부궤환 루프(300)에서 사용되는 분주된 주파수(fM)를 상술한 범위와 같이 다양한 범위에서 적용가 능하며, 특히 분주된 주파수(fM)가 전압제어발진기의 출력 주파수(fo)와 동일한 경우 더 빠른 응답특성(잡음제거 특성)을 가질 수 있다.
또한, 전압제어발진기(140)의 기울기 값인 Kvco2 값이 Kvco1 값보다 작은 경우에는 도 14에 도시된 바와 같이 제3 부궤환 루프(300)이 부 부궤환 루프가 되고 제1 부궤환 루프(100)가 주 부궤환 루프로 동작된다.
본 발명에서는 주파수-전압 변환기(310)과 내부 루프필터(320)을 서로 분리된 구조로 인식함과 동시에 내부 루프필터(320)을 하나의 커패시터로 구성된 1차 구조를 포함하여 초과 위상이 상대적으로 작게 생성될 수 있는 수동 및 능동필터 구조를 채택한다.
이러한 초과 위상이 상대적으로 작게 생성될 수 있는 필터의 구조는 도 8(이때 도 8의 (a)는 포함됨) 및 도 9에 일실시 예가 도시되어 있다.
따라서 Kvco2 값이 Kvco1 값보다 작은 값을 가질 때에도 초과 위상이 상대적으로 작게 생성되는 내부 루프필터 구조를 채택함으로써 20logN의 영향을 최소화하여 도 15에 도시된 ②보다 더 좋은 잡음특성을 가질 수 있다.
이에 더하여 종래 본 출원인이 출원한 특허출원에서는 제3 부궤환 루프에서 사용되는 분주된 주파수를 2분주로 고정하였으나, 본 발명에서는 제3 부궤환 루프(300)에서 사용되는 분주된 주파수(fM)를 상술한 범위와 같이 다양한 범위에서 적용가능하며, 특히 분주된 주파수(fM)가 전압제어발진기의 출력 주파수(fo)와 동일한 경우 더 빠른 응답특성(잡음제거 특성)을 가질 수 있다.
이상, 본 발명의 일실시예를 참조하여 설명했지만, 본 발명이 이것에 한정되지는 않으며, 다양한 변형 및 응용이 가능하다. 즉, 본 발명의 요지를 일탈하지 않는 범위에서 많은 변형이 가능한 것을 당업자는 용이하게 이해할 수 있을 것이다.
100 : 제1 부궤환 루프
110 : 위상-주파수 검출기
120 : 전하펌프
130 : 외부 루프필터
140 : 전압제어발진기
150 : 분주기
200 : 제2 부궤환 루프
210 : 부궤환생성부
220 : 부궤환제어부
300 : 제3 부궤환 루프
310 : 주파수-전압 변환기
320 : 내부 루프필터
330 : 제어신호 생성기

Claims (26)

  1. 기준신호와 전압제어발진기에서 출력되는 출력신호의 분주신호를 비교하여 주파수차와 위상차에 상응하는 전압을 출력하여 기결정된 출력신호의 주파수와 위상을 고정시키는 제1 부궤환 루프;와
    상기 제1 부궤환 루프와는 다른 부궤환 루프로 구성되어 제1 부궤환 루프의 외부 루프필터 출력 신호에 부궤환 역할을 하는 생성스위치와 생성커패시터로 구성된 제2 부궤환 루프를 포함하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  2. 제1 항에 있어서,
    상기 제1 부궤환 루프와는 독립적인 부궤환 루프로 구성되어 상기 출력신호의 주파수를 입력받아 주파수의 변화를 감지하며, 주파수의 변화에 상응하는 전압을 출력하는 제3 부궤환 루프;를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  3. 제2 항에 있어서,
    상기 전압제어발진기의 제1,2 기울기 값의 기결정된 범위에 따라 상기 제1 부궤환 루프는 주 부궤환 루프이고, 상기 제3 부궤환 루프는 부궤환 루프인 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  4. 제3 항에 있어서,
    상기 제1 기울기 값이 상기 제2 기울기 값보다 적어도 크거나 같은 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  5. 제1 항 내지 제4 항 어느 한 항에 있어서,
    상기 제1 부궤환 루프는
    상기 기준신호와 상기 출력신호의 분주신호의 주파수 차와 위상차를 비교하고, 비교결과에 따라 비교신호를 출력하는 위상-주파수 검출기;
    상기 비교신호에 상응하는 전하를 공급하는 전하펌프;
    상기 전하를 공급받아 이에 상응하는 상기 출력전압을 생성하는 외부 루프필터;
    상기 외부 루프필터의 출력전압에 상응하는 상기 출력신호의 주파수를 출력하는 상기 전압제어발진기; 및
    상기 전압제어발진기의 출력신호의 주파수를 기결정된 분주비에 따라 분주하여 상기 위상-주파수 검출기로 제1 분주신호를 출력하는 제1 분주기;를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  6. 제5 항에 있어서,
    상기 제2 부궤환 루프는
    상기 비교신호를 검출하고, 상기 비교신호의 검출여부에 따라 스위칭신호를 제공하며, 상기 검출여부에 따라 상기 출력신호의 출력경로를 제어하는 부궤환 제어부;와
    상기 비교신호가 공급되지 않으면 상기 외부 루프필터에 상기 전하를 충전 또는 방전하여 상기 외부 루프필터의 출력에 부궤환 역할을 하는 부궤환 생성부를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  7. 제6 항에 있어서,
    상기 부궤환 생성부는 상기 비교신호가 검출되지 않는 동안에는 상기 출력신호의 출력경로를 형성하여 상기 출력신호의 주파수에 동작하는 상기 부궤환제어부에 의해 상기 외부 루프필터의 출력전압을 점진적으로 하강 또는 상승시키는 상기 생성스위치와 상기 생성커패시터로 구성되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  8. 제6 항에 있어서,
    상기 부궤환제어부는 경로스위치, 트랜지스터와 게이트 중 적어도 어느 하나의 소자로 이루어지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  9. 제7 항에 있어서,
    상기 비교신호가 검출되면 상기 트랜지스터는 턴 온되어 스위칭신호를 상기 생성스위치에 공급하여 턴 오프시키고, 상기 비교신호가 검출되지 않으면 턴 오프되어 스위칭신호를 공급하지 않아 상기 생성스위치(SW1)를 턴 온시키는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  10. 제7 항에 있어서,
    상기 비교신호가 검출되면 상기 경로스위치는 턴 오프되어 상기 출력신호의 출력경로를 차단하고, 상기 비교신호가 검출되지 않으면 턴 온되어 상기 출력신호의 출력경로를 형성하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  11. 제5 항에 있어서,
    상기 외부 루프필터는, 수동 필터 또는 능동 필터로 구성되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  12. 제11 항에 있어서,
    상기 외부 루프필터는, 저항, 커패시터, 스위치, 및 OP-AMP 중 적어도 어느 하나의 소자로 이루어지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  13. 제5 항에 있어서,
    상기 제3 부궤환 루프는
    상기 주파수 변화를 감지하여 주파수 변화에 상응하는 전압을 생성하는 주파수-전압 변환기와
    상기 주파수-전압 변환기에서 생성된 전압에 포함된 잡음 또는 리플을 제거하고, 상기 전압을 평활화하여 상기 전압제어발진기로 출력하는 내부 루프필터를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  14. 제13 항에 있어서,
    상기 전압제어발진기의 출력신호의 주파수를 기결정된 분주비로 분주하여 제2 분주신호를 생성하는 제2 분주기를 더 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  15. 제14 항에 있어서,
    상기 주파수-전압 변환기는 상기 제2 분주신호의 주파수와 상기 제2 분주신호의 어느 한 상태에 상응하는 전압을 생성하거나 상기 전압제어발진기의 주파수와 상기 전압제어발진기의 주파수의 어느 한 상태에 상응하는 전압을 생성하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  16. 제15 항에 있어서,
    상기 제2 분주신호 또는 상기 전압제어발진기의 주파수의 어느 한 상태는 하이(High) 또는 로우(Low) 상태 구간인 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  17. 제15 항에 있어서,
    상기 주파수-전압 변환기는
    상기 제2 분주신호 또는 상기 전압제어발진기의 출력신호를 입력받아 스위칭되는 제1 스위칭부;
    상기 스위칭부의 스위칭에 따라 전압을 충전하는 충전부;
    상기 충전부에서 충전된 전하를 상기 내부 루프필터로 전달하도록 상기 제2 분주신호 또는 상기 전압제어발진기의 출력신호에 의해 생성된 제1 제어신호에 따라 스위칭되는 제2 스위칭부; 및
    상기 제2 분주신호 또는 상기 전압제어발진기의 출력신호에 의해 생성된 제2 제어신호에 따라 상기 충전부에서 충전된 전하를 방전하도록 스위칭되는 제3 스위칭부;를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  18. 제17 항에 있어서,
    상기 제1 스위칭부 및 제2 스위칭부는 트랜지스터로 이루어지며,
    상기 충전부는 커패시터로 이루어지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  19. 제13 항에 있어서,
    상기 주파수-전압 변환기는 상기 제2 분주신호의 주파수 또는 상기 전압제어발진기의 출력신호의 주파수에 의해 생성된 제어신호의 주기에 따라 전압이 생성되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  20. 제19 항에 있어서,
    상기 주파수-전압 변환기는
    전류원;
    상기 전류원에서 공급되는 전류에 따라 전압을 충전하는 충전부;
    상기 충전부에서 충전된 전하를 상기 내부 루프필터로 전달하도록 상기 제2 분주신호 또는 상기 전압제어발진기의 출력신호에 의해 생성된 제1 제어신호에 따라 스위칭되는 제1 스위칭부; 및
    상기 제2 분주신호 또는 상기 전압제어발진기의 출력신호에 의해 생성된 제2 제어신호에 따라 상기 충전부에서 충전된 전하를 방전하도록 스위칭되는 제2 스위칭부;를 포함하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  21. 제20 항에 있어서,
    상기 전류원은 트랜지스터를 포함하여 이루어지며,
    상기 제1 스위칭부 및 상기 제2 스위칭부는 트랜지스터로 이루어지며,
    상기 충전부는 커패시터로 이루어지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  22. 제13 항에 있어서,
    상기 전압제어발진기는
    상기 제1 부궤환 루프의 외부 루프필터 전압 값에 의해 제1 전류값이 변동되고,
    상기 제3 부궤환 루프의 내부 루프필터 전압 값에 의해 제2 전류값이 변동되며,
    상기 제1 전류값과 상기 제2 전류값의 합에 상응하는 출력주파수가 출력되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  23. 제22 항에 있어서,
    상기 전압제어발진기의 출력주파수가 변동되는 경우 상기 제1 전류값과 상기 제2 전류값은 서로 다른 방향으로 전류값이 증가 또는 감소하는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  24. 제13 항에 있어서,
    상기 내부 루프필터는 수동 필터 또는 능동 필터로 구성되는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  25. 제 24 항에 있어서,
    상기 내부 루프필터는 저항, 커패시터, 스위치, 및 OP-AMP 중 적어도 어느 하나의 소자로 이루어지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
  26. 제14 항에 있어서,
    상기 제2 분주신호는 상기 기준신호의 주파수와 상기 전압제어발진기에서 출력되는 출력신호의 주파수를 포함한 사이 값을 가지는 것을 특징으로 하는 복수의 부궤환 루프를 구비한 위상고정루프 장치.
KR1020140107653A 2014-08-19 2014-08-19 복수의 부궤환 루프를 구비한 위상고정루프 장치 KR101664796B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140107653A KR101664796B1 (ko) 2014-08-19 2014-08-19 복수의 부궤환 루프를 구비한 위상고정루프 장치
PCT/KR2015/000003 WO2016027945A1 (ko) 2014-08-19 2015-01-02 복수의 부궤환 루프를 구비한 위상고정루프 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140107653A KR101664796B1 (ko) 2014-08-19 2014-08-19 복수의 부궤환 루프를 구비한 위상고정루프 장치

Publications (2)

Publication Number Publication Date
KR20160022071A true KR20160022071A (ko) 2016-02-29
KR101664796B1 KR101664796B1 (ko) 2016-10-11

Family

ID=55350871

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140107653A KR101664796B1 (ko) 2014-08-19 2014-08-19 복수의 부궤환 루프를 구비한 위상고정루프 장치

Country Status (2)

Country Link
KR (1) KR101664796B1 (ko)
WO (1) WO2016027945A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106655182A (zh) * 2016-08-09 2017-05-10 杭州得诚电力科技股份有限公司 基于高补偿精度电流环的复合控制有源滤波器及控制方法
CN112994682B (zh) * 2021-05-10 2021-08-03 上海灵动微电子股份有限公司 基于开关电容的时钟分频器、微控制器和锁相环电路

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098378A (ja) * 1996-09-20 1998-04-14 Advantest Corp Ｐｌｌ回路
JP2000315945A (ja) * 1999-04-30 2000-11-14 Nec Corp デジタル位相ロックループ回路
KR20090047155A (ko) 2007-11-07 2009-05-12 삼성전자주식회사 제어 전압의 진폭을 랜덤하게 결정하는 루프 필터, 위상고정 루프 및 루프 필터의 동작 방법
KR101190313B1 (ko) 2010-05-27 2012-10-12 부경대학교 산학협력단 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기
KR101252048B1 (ko) 2010-05-27 2013-04-12 부경대학교 산학협력단 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7577225B2 (en) * 2005-07-28 2009-08-18 Agere Systems Inc. Digital phase-looked loop
US8508266B2 (en) * 2011-06-30 2013-08-13 Broadcom Corporation Digital phase locked loop circuits with multiple digital feedback loops
US8791734B1 (en) * 2013-02-13 2014-07-29 Silicon Laboratories Inc. Cascaded PLL for reducing low-frequency drift in holdover mode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1098378A (ja) * 1996-09-20 1998-04-14 Advantest Corp Ｐｌｌ回路
JP2000315945A (ja) * 1999-04-30 2000-11-14 Nec Corp デジタル位相ロックループ回路
KR20090047155A (ko) 2007-11-07 2009-05-12 삼성전자주식회사 제어 전압의 진폭을 랜덤하게 결정하는 루프 필터, 위상고정 루프 및 루프 필터의 동작 방법
KR101190313B1 (ko) 2010-05-27 2012-10-12 부경대학교 산학협력단 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기
KR101252048B1 (ko) 2010-05-27 2013-04-12 부경대학교 산학협력단 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프

Also Published As

Publication number Publication date
KR101664796B1 (ko) 2016-10-11
WO2016027945A1 (ko) 2016-02-25

Similar Documents

Publication Publication Date Title
JP5448870B2 (ja) Ｐｌｌ回路
US20100127739A1 (en) Spread spectrum control pll circuit and its start-up method
US10027333B2 (en) Phase locked loops having decoupled integral and proportional paths
US20070164829A1 (en) Sigma-delta fractional-N PLL with reduced frequency error
US8872556B1 (en) PLL frequency synthesizer with multi-curve VCO implementing closed loop curve searching using charge pump current modulation
US20110254632A1 (en) Pll frequency synthesizer
TWI395410B (zh) 調整鎖相迴路之振盪器的方法與相關之頻率合成器
US8264258B1 (en) Phase lock loop circuit
KR101664796B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
US8810291B2 (en) Phase-locked loop
JP2006157927A (ja) キャパシタンスを変化させる方法及び装置
KR101647407B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
JP2005260866A (ja) フラクショナルｎ周波数シンセサイザ装置
KR101421379B1 (ko) 위상 고정 루프
KR101421380B1 (ko) 위상 고정 루프
US7218177B2 (en) Phase locked loop with nonlinear phase-error response characteristic
US7659785B2 (en) Voltage controlled oscillator and PLL having the same
US10461758B2 (en) Ring oscillator having a flat frequency characteristic curve
KR101612457B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
RU2602991C1 (ru) Быстродействующий синтезатор частот
EP3171518A1 (en) Charge pump and associated phase-locked loop and clock and data recovery
KR101624639B1 (ko) 대칭루프를 구비한 위상고정 루프장치
JP2013016995A (ja) Ｐｌｌ回路
KR101643923B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190925

Year of fee payment: 4