KR101624639B1 - 대칭루프를 구비한 위상고정 루프장치 - Google Patents

대칭루프를 구비한 위상고정 루프장치 Download PDF

Info

Publication number
KR101624639B1
KR101624639B1 KR1020140089207A KR20140089207A KR101624639B1 KR 101624639 B1 KR101624639 B1 KR 101624639B1 KR 1020140089207 A KR1020140089207 A KR 1020140089207A KR 20140089207 A KR20140089207 A KR 20140089207A KR 101624639 B1 KR101624639 B1 KR 101624639B1
Authority
KR
South Korea
Prior art keywords
signal
loop
frequency
phase
symmetric
Prior art date
Application number
KR1020140089207A
Other languages
English (en)
Other versions
KR20160008864A (ko
Inventor
최영식
Original Assignee
부경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부경대학교 산학협력단 filed Critical 부경대학교 산학협력단
Priority to KR1020140089207A priority Critical patent/KR101624639B1/ko
Publication of KR20160008864A publication Critical patent/KR20160008864A/ko
Application granted granted Critical
Publication of KR101624639B1 publication Critical patent/KR101624639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명의 대칭루프를 구비한 위상고정 루프장치는 기준신호와 분주신호의 주파수와 위상차를 비교하는 위상-주파수 검출기, 주파수와 위상차에 따른 전하 또는 전류를 공급받아 이에 상응하는 제1 신호와 제1 신호에 반대 위상을 가지는 제2 신호를 공급아 출력신호를 생성하는 대칭루프부, 출력신호에 상응하는 출력주파수를 출력하는 전압제어발진기 및 전압제어발진기의 출력주파수를 기 결정된 분주비에 따라 분주하여 위상-주파수 검출기로 분주신호를 출력하는 분주기를 포함하는 대칭루프를 구비한 위상고정 루프 장치를 포함하여 구성됨으로써, 대칭되는 두 개의 루프를 이용하여 레퍼런스 스퍼의 크기를 현저하게 줄일 수 있다.

Description

대칭루프를 구비한 위상고정 루프장치{A Reference Spur Suppressed PLL with Two-Symmetrical Loops}
본 발명은 위상고정루프에 관한 것으로 더욱 상세하게는 대칭되는 두 개의 루프를 이용하여 레퍼런스 스퍼의 크기를 줄일 수 있는 대칭루프를 구비한 위상고정 루프장치에 관한 것이다.
위상고정루프(Phase Locked Loop) 등에서 클럭을 발생시킬 때, 내부에서 발생하는 리플(ripple)에 의해 레퍼런스 스퍼(reference spur)가 발생하여 지터 특성이 나빠지는 경우가 있다.
이를 해결하기 위해 선행기술 문헌 1 : 대한민국등록특허 제10-1371518호(출원인 : 삼성전자주식회사, 레퍼런스 스퍼를 감소시킬 수 있는 반도체 회로 및 위상고정 루프)에서는 반도체 회로가 루프 필터 및 전류 공급 제어부를 구비하고, 루프 필터는 입력 전류를 수신하고 제어 전압을 생성한다. 전류 공급 제어부는 루프 필터로 입력 전류를 공급하거나 또는 차단하며, 입력 전류의 공급/차단 여부를 랜덤하게 결정하여 레퍼런스 스퍼를 감소하도록 하였으나 여전히 많은 스퍼가 발생되는 문제가 있었다.
선행기술 문헌 1 : 대한민국등록특허 제10-1371518호(출원인 : 삼성전자주식회사, 레퍼런스 스퍼를 감소시킬 수 있는 반도체 회로 및 위상고정 루프)
따라서, 본 발명은 전술한 바와 같은 문제점을 해결하기 위하여 창출된 것으로서, 대칭되는 두 개의 루프를 이용하여 레퍼런스 스퍼의 크기를 현저하게 줄일 수 있는 대칭루프를 구비한 위상고정 루프장치를 제공하는데 그 목적이 있다.
그러나, 본 발명의 목적들은 상기에 언급된 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 본 발명의 목적은, 기준신호와 분주신호의 주파수와 위상차를 비교하는 위상-주파수 검출기, 주파수와 위상차에 따른 전하 또는 전류를 공급받아 이에 상응하는 제1 신호와 제1 신호에 반대 위상을 가지는 제2 신호를 공급아 출력신호를 생성하는 대칭루프부(상기 주파수와 위상차에 따른 전하 또는 전류를 공급받아 이에 상응하는 제1 신호와 상기 제1 신호에 반대 위상을 가지는 제2 신호를 공급하는 대칭루프부; 상기 대칭루프부에서 상기 제1 신호와 상기 제2 신호를 공급받아 출력신호를 생성하는 루프 필터), 출력신호에 상응하는 출력주파수를 출력하는 전압제어발진기 및 전압제어발진기의 출력주파수를 기 결정된 분주비에 따라 분주하여 위상-주파수 검출기로 분주신호를 출력하는 분주기를 포함하는 대칭루프를 구비한 위상고정 루프 장치를 제공함으로써 달성될 수 있다.
또한, 대칭루프부는 주파수와 위상차에 따른 전하 또는 전류를 공급받아 이에 상응하는 제1 신호를 생성하고, 제1 신호를 평활화하여 출력하는 제1 대칭루프와 주파수와 위상차에 따른 전하 또는 전류를 공급받아 이에 상응하면서 제1 신호와 반대 위상을 가지는 제2 신호를 생성하고, 제2 신호를 평활화하여 출력하는 제2 대칭루프를 포함하는 것을 특징으로 한다.
또한, 제1 대칭루프는 주파수와 위상차에 따른 전하 또는 전류를 공급하는 제1 전하펌프와 전하 또는 전류를 공급받아 이에 상응하는 제1 신호를 생성하고, 제1 신호를 평활화하여 전압제어발진기에 공급하는 제1 루프필터를 포함하는 것을 특징으로 한다.
또한, 제2 대칭루프는 위상-주파수 검출기에서 출력되는 업/다운 신호를 인버스시키는 인버터, 인버터를 통해 인버스되는 인버스업/인버스다운 신호를 공급받아 주파수와 위상차에 따른 전하 또는 전류를 공급하는 제2 전하펌프 및 전하 또는 전류를 공급받아 이에 상응하는 제2 신호를 생성하고, 제2 신호를 평활화하여 전압제어발진기에 공급하는 제2 루프필터를 포함하는 것을 특징으로 한다.
또한, 제1 대칭루프 또는 제2 대칭루프는 수동 필터 또는 능동 필터로 구성되는 것을 특징으로 한다.
또한, 전압제어발진기는 제1 대칭루프로부터 제1 신호를 공급받는 제1 입력단과 제2 대칭루프로부터 제2 신호를 공급받는 제2 입력단을 포함하는 것을 특징으로 한다.
또한, 전압제어발진기는 제1 입력단에서 공급되는 제1 신호에 비례하는 제1 전류값과 제2 입력단에서 공급되는 제2 신호에 비례하는 제2 전류값의 합에 상응하는 출력주파수를 출력하는 것을 특징으로 한다.
전술한 바와 같은 본 발명에 의하면 대칭루프를 구비한 위상고정 루프장치는 대칭되는 두 개의 루프를 이용하여 레퍼런스 스퍼의 크기를 현저하게 줄일 수 있는 효과가 있다.
또한, 본 발명에 의하면 대칭되는 두 개의 루프를 이용하여 레퍼런스 스퍼의 크기를 현저하게 줄임으로써, 제품의 지터 특성을 향상시킬 수 있는 효과가 있다.
본 명세서에 첨부되는 다음의 도면들은 본 발명의 바람직한 실시 예를 예시하는 것이며, 발명의 상세한 설명과 함께 본 발명의 기술적 사상을 더욱 이해시키는 역할을 하는 것이므로, 본 발명은 그러한 도면에 기재된 사항에만 한정되어 해석 되어서는 아니 된다.
도 1은 본 발명의 일실시 예에 따른 대칭루프를 구비한 위상고정 루프장치의 블럭도.
도 2는 본 발명의 일실시 예에 따른 대칭루프를 구비한 위상고정 루프장치의 회로도.
도 3은 본 발명의 일실시 예에 따른 대칭루프를 구비한 위상고정 루프장치의 동작 타이밍도.
도 4는 본 발명의 일실시 예에 따른 전압제어발진기의 회로도.
도 5는 본 발명의 일실시 예에 따른 대칭루프를 구비한 위상고정 루프장치의 동작을 측정한 측정도.
이하, 도면을 참조하여 본 발명의 바람직한 실시 예에 대해서 설명한다. 또한, 이하에 설명하는 실시 예는 특허청구범위에 기재된 본 발명의 내용을 부당하게 한정하지 않으며, 본 발명의 실시 예에서 설명되는 구성 전체가 본 발명의 해결 수단으로서 필수적이라고는 할 수 없다.
본 발명에 따른 대칭루프를 구비한 위상고정 루프장치(PLL, Phase locked loop)는 대칭되는 두 개의 전하펌프와 루프필터를 사용하여 전압제어발진기의 두 개의 입력전압이 서로 상쇄되도록 함으로써, 리플의 크기를 효과적으로 줄일 수 있다. 이하에서는 첨부된 도면을 참조하여 본 발명에 따른 대칭루프를 구비한 위상고정 루프장치에 대해 상세히 설명하기로 한다.
도 1 내지 도 3에 도시된 바와 같이, 본 발명에 따른 대칭루프를 구비한 위상고정 루프장치는 위상-주파수 검출기(110), 대칭루프부(130), 전압제어발진기(150) 및 분주기(170)로 구성된 부궤환 루프로 구성될 수 있다.
위상-주파수 검출기(110)는 기준신호(fref)와 전압제어발진기(150)의 출력신호(fo)를 분주한 분주신호(fdiv)를 입력받아 기준신호(fref)에 대해 상대적으로 변화된 주파수와 위상차를 검출한다.
이러한 위상-주파수 검출기(110)는 검출된 위상차 및 주파수 변화에 따른 업/다운 신호를 생성하여 대칭루프부(130)로 보낸다.
대칭루프부(130)는 주파수와 위상차에 따른 전하 또는 전류를 공급받아 이에 상응하는 제1 신호를 생성하고, 제1 신호를 평활화하여 출력하는 제1 대칭루프(131)와 주파수와 위상차에 따른 전하 또는 전류를 공급받아 이에 상응하면서 제1 신호와 반대 위상을 가지는 제2 신호를 생성하고, 제2 신호를 평활화하여 출력하는 제2 대칭루프(132)를 포함한다.
제1 전하펌프(131a)는 위상-주파수 검출기(110)에서 출력된 업/다운 신호에 따라 이에 상응하는 전하를 출력한다. 즉, 제1 전하펌프(131a)는 전류원을 포함하여 구성되어 있으며, 위상-주파수 검출기(110)에서 검출된 주파수 또는 위상차에 따른 업/다운 신호에 비례하는 전류를 제1 루프필터(131b)로 출력한다.
제1 루프필터(131b)는 제1 전하펌프(131a)로부터 공급된 전하에 상응하는 전압인 제1 신호를 충전하고, 잡음을 제거하며 전압제어발진기(150)로 평활화된 전압인 제1 신호를 출력한다. 이때 제1 루프필터(131b)는 1차, 2차 또는 그 이상 차수의 루프필터 구조를 가질 수 있으며, 일반적으로 저항 및 커패시터로 이루어진 수동필터(passive filter)이거나 저항과 커패시터 및 OP-AMP를 포함하는 능동필터(active filter)로 구성될 수 있다.
제2 대칭루프(132)는 인버터(132c), 제2 전하펌프(132a) 및 제2 루프필터(132b)를 포함한다.
인버터(132c)는 위상-주파수 검출기(110)에서 출력된 업/다운 신호를 인버스업/인버스다운 신호로 인버스시켜 제2 전하펌프(132a)에 제공한다. 이러한 인버터(132c)는 여러 개의 인버터(132c)를 래치 형태로 연결하여 제1 전하펌프(131a)에 공급되는 업/다운 신호와 반대 위상을 가지는 인버스업/인버스다운 신호를 발생하고, 제1 전하펌프(131a)에 공급되는 업/다운 신호와 실질적으로 동일한 타이밍에 제2 전하펌프(132a)에 인버스업/인버스다운 신호가 공급될 수 있다.
제2 전하펌프(132a)는 인버터(132c)를 거치면서 위상-주파수 검출기(110)에서 출력된 업/다운 신호와 반대 위상을 가진 인버스업/인버스다운 신호에 따라 이에 상응하는 전하를 출력한다. 즉, 제2 전하펌프(132a)는 전류원을 포함하여 구성되어 있으며, 인버터(132c)를 거치면서 위상-주파수 검출기(110)에서 검출된 주파수 또는 위상차에 따른 업/다운 신호(UP/DN)와 반대 위상을 가진 인버스업/인버스다운 신호(UP/DN)에 비례하는 전류를 제2 루프필터(132b)로 출력한다.
제2 루프필터(132b)는 제2 전하펌프(132a)로부터 공급된 전하에 상응하는 전압인 제2 신호를 충전하고, 잡음을 제거하며 전압제어발진기(150)로 평활화된 전압인 제2 신호를 출력한다.
제2 전하펌프(132a)와 제2 루프필터(132b)는 제1 전하펌프(131a) 및 제1 루프필터(131b)와 실질적으로 동일한 구성을 가지므로 중복된 설명은 생략하기로 한다.
또한, 제1 루프필터(131b)는 저항과 커패시터가 접지로 연결되어 있고, 제2 루프필터(132b)는 저항과 커패시터가 전압원에 연결된다. 여기서 제1 루프필터(131b)와 제2 루프필터(132b)의 저항과 커패시터는 실질적으로 똑같은 크기를 가질 수 있다. 이에 따라, 제1 루프필터(131b)와 제2 루프필터(132b)를 통해 공급되는 두 개의 전압제어발진기(150)의 증폭 값도 실질적으로 동일할 수 있다.
전압제어발진기(150)는 대칭루프부(130)에서 출력된 제1 신호와 제2 신호에 상응하는 출력주파수를 출력한다. 이러한 전압제어발진기(150)에 입력되는 입력전압인 제1 신호 또는 제2 신호는 고정된 전압과 위상차로 인해 발생된 전압 변화 부분을 포함한다.
이에 따라, 전압제어발진기(150)는 제1 신호 또는 제2 신호에 비례한 출력주파수를 발생시키되, 위상차로 인해 발생된 전압 변화 부분에 의한 주기적인 변화도 출력주파수에 포함될 수 있다.
또한, 전압제어발진기(150)는 제1 대칭루프(131)로부터 제1 신호를 공급받는 제1 입력단(Kvco1)과 제2 대칭루프(132)로부터 제2 신호를 공급받는 제2 입력단(Kvco2)을 포함한다. 즉, 본 발명에서 전압제어발진기(150)는 제1 대칭루프(131)와 제2 대칭루프(132)로 구성되기 때문에 일반적인 PLL의 전압제어발진기(150)와 다르게 제1 입력단(Kvco1)과 제2 입력단(Kvco2)으로 구성된다.
분주기(170)는 전압제어발진기(150)에서 출력된 출력주파수(fo)가 입력되면 분주신호(fdiv)를 생성한다. 생성된 분주신호(fdiv)는 다시 위상-주파수 검출기(110)로 입력되어 기준신호(fref)와 비교됨으로써 상대적인 위상차 또는 주파수차를 검출하게 된다. 여기서 분주기(170)는 카운터 회로에 의해 2분주, 4분주, 8분주, 16분주 32분주, 64분주 등으로 분주될 수 있으며, 예시하지 않은 다양한 분주비로 구현될 수 있다.
도 3에 도시된 바와 같이, 본 발명에 따른 대칭루프를 구비한 위상고정 루프장치는 주파수-위상 검출기(PFD)에서 두 개의 입력신호인 기준신호와 분주신호에 위상 차이가 발생하면 업/다운/인버스업/인버스다운 신호가 생성되고, 이 신호 구간동안 전하가 제1 루프필터(131b)와 제2 루프필터(132b)에 충/방전될 수 있다.
즉, 제1 루프필터(131b)의 VLPF1과 제2 루프필터(132b)의 VLPF2의 변화 방향이 반대이므로 두 개의 합은 항상 일정한 값을 가질 수 있다. 이에 따라, 전압제어발진기(150)의 제1 신호와 제2 신호에 대한 리플의 크기(V)가 서로 상쇄될 수 있다.
따라서, 레퍼런스 스퍼가 사라진다. 그러므로 기준신호에 대한 레퍼런스 스퍼의 크기를 크게 줄일 수 있다.
도 4에 도시된 바와 같이, 본 발명의 전압제어발진기(150)는 제1 입력단(Kvco1)을 통해 제1 루프필터(131b)에 전기적으로 연결되는 제1 전압제어저항단(151a), 제2 입력단(Kvco2)을 통해 제2 루프필터(132b)에 전기적으로 연결되는 제2 전압제어저항단(151b) 및 지연단(153)을 포함하며, 최대출력 전압 진동폭과 낮은 위상 잡음의 출력을 갖는 차동구조로 구성될 수 있다.
제1 전압제어저항단(151a)과 제2 전압제어저항단(151b)은 실질적으로 동일하게 구성되기 때문에 두 개의 같은 증폭 값을 가질 수 있다.
지연단(153)은 PMOS와 NMOS 한 쌍의 트랜지스터가 CMOS 래치구조로 구성될 수 있다. 이러한 래치구조는 전압제어발진기(150)가 낮은 출력위상잡음을 가지기 위해 지연단(153)이 빠르게 켜지는 시간(on-time)을 갖도록 하는 것이다.
즉, 제1 전압제어저항단(151a)과 제2 전압제어저항단(151b)은 입력전압인 제1 신호와 제2 신호에 비례하는 출력전류를 발생시켜 지연단(153)을 제어할 수 있다.
이에 따라, 제1,2 루프필터(131b,132b)의 전압은 제1,2 전압제어저항단(151a,15ab)을 통해 입력전압의 변화를 큰 전류의 변화로 변환시켜줌으로써 전압제어발진기(150)가 넓은 출력주파수의 범위를 가질 수 있다.
도 5를 살펴보면, 본 발명에서 제1 루프필터(131b)의 VLPF1와 제2 루프필터(132b)의 VLPF2의 초기 값을 VDD/2로 했을 때의 시뮬레이션 결과를 나타낸 것이다.
도 5의 (a)는 제1 루프필터(131b)와 제2 루프필터(132b)의 출력 전압 변화를 나타낸 것이고, 도 5의 (b)는 위상고정 후 확대된 제1 루프필터(131b)와 제2 루프필터(132b)의 출력 전압을 나타낸 것이고, 도 5의 (c) 위상고정 후 더 확대된 제1 루프필터(131b)와 제2 루프필터(132b)의 출력 전압을 나타낸 것이다.
제1 루프필터(131b)와 제2 루프필터(132b)의 초기 값을 VDD/2로 하여 시뮬레이션하면 도 5의 (a)에 도시된 바와 같이, 정상적으로 위상 고정이 된다.
초기에는 전압제어발진기(150)의 출력주파수가 낮아서 주로 업/인버스업 신호가 발생하여 제1 루프필터(131b)의 출력전압은 상승하고 제2 루프필터(132b)의 출력전압은 하강하면서 위상 고정이 된다.
도 5의 (b)에 도시된 바와 같이, 제1 루프필터(131b)와 제2 루프필터(132b)의 출력전압이 위상고정 후 일정한 값으로 고정이 될 수 있다.
도 5의 (c)는 제1 루프필터(131b)와 제2 루프필터(132b)의 출력전압을 (VLPF1과 VLPF2) 확대한 것이다. 도 5의 (c)에 도시된 바와 같이, VLPF1과 VLPF2가 서로 상쇄되는 방향으로 움직이므로 두 개의 합은 항상 일정한 값을 가진다.
이와 같이, 위상이 고정된 후 VLPF1과 VLPF2 값이 달라질 수 있다. 즉, 제1 전하펌프(131a)와 제2 전하펌프(132a) 간의 전류 미스매치로 인하여 제1 루프필터(131b)와 제2 루프필터(132b) 간의 출력전압에 아주 작은 크기의 리플이 발생할 수 있으나 이는 기준신호의 한주기를 고려하면 미비하다고 할 수 있다.
이에 따라, 제1 루프필터(131b)와 제2 루프필터(132b) 간의 출력전압에 대한 리플의 합은 최소화될 수 있다. 따라서, 기준신호의 스퍼 크기를 크게 줄일 수 있다.
또한, 도 5의 (b)를 살펴보면, 위상 잡음도 감소한다는 것을 알 수 있다. 이러한 위상 잡음은 제1 루프필터(131b)와 제2 루프필터(132b)의 전압이 이상적인 일정한 값에서 벗어난 정도를 나타내는 편차 크기에 비례할 수 있다.
즉, 도 5의 (b)에서 VLPF1과 VLPF2가 서로 반대 방향으로 움직이므로 제1 루프필터(131b)와 제2 루프필터(132b)의 전압이 이상적인 일정한 값에서 크게 벗어나지 않는 것이다. 이에 따라, 전압제어발진기(150)의 유효 입력 전압의 편차를 줄임으로써, 위상잡음 특성도 좋아질 수 있다.
이상, 본 발명의 실시 예를 참조하여 설명했지만, 본 발명이 이것에 한정되지는 않으며, 다양한 변형 및 응용이 가능하다. 즉, 본 발명의 요지를 일탈하지 않는 범위에서 많은 변형이 가능한 것을 당업자는 용이하게 이해할 수 있을 것이다.
110: 위상-주파수 검출기
130: 대칭루프부
131: 제1 대칭루프
131a: 제1 전하펌프
131b: 제1 루프필터
132: 제2 대칭루프
132a: 제2 전하펌프
132b: 제2 루프필터
150: 전압제어발진기
151a: 제1 전압제어저항단
151b: 제2 전압제어저항단
153: 지연단
170: 분주기

Claims (7)

  1. 기준신호와 분주신호의 주파수와 위상차를 비교하는 위상-주파수 검출기,
    상기 주파수와 위상차에 따른 전하 또는 전류를 공급받아 이에 상응하는 제1 신호와 상기 제1 신호에 반대 위상을 가지는 제2 신호를 공급받아 출력신호를 생성하는 대칭루프부,
    상기 출력신호에 상응하는 출력주파수를 출력하는 전압제어발진기, 및
    상기 전압제어발진기의 상기 출력주파수를 기 결정된 분주비에 따라 분주하여 상기 위상-주파수 검출기로 상기 분주신호를 출력하는 분주기를 포함하며,
    상기 대칭루프부는,
    상기 위상-주파수 검출기의 업/다운 신호에 상응하는 상기 제1 신호를 생성하는 제1 대칭루프, 및
    상기 위상-주파수 검출기의 업/다운 신호를 인버스업/인버스다운 신호로 인버스시켜 상기 인버스업/인버스다운 신호에 상응하면서 상기 제1 신호와 반대 위상을 가지는 상기 제2 신호를 생성하는 제2 대칭루프를 포함함으로써 상기 제1 대칭루프의 출력전압과 상기 제2 대칭루프의 출력전압의 변화방향이 상기 반대 위상에 의해 반대가 되며,
    상기 전압제어발진기는,
    상기 제1 대칭루프로부터 상기 제1 신호를 공급받는 제1 입력단,
    상기 제2 대칭루프로부터 상기 제2 신호를 공급받는 제2 입력단,
    상기 제1 입력단을 통해 상기 제1 대칭루프의 루프필터에 전기적으로 연결되는 제1 전압제어저항단, 및
    상기 제2 입력단을 통해 상기 제2 대칭루프의 루프필터에 전기적으로 연결되는 제2 전압제어저항단을 포함하는 것을 특징으로 하는 대칭루프를 구비한 위상고정 루프장치.
  2. 제1 항에 있어서,
    상기 대칭루프부는
    상기 주파수와 위상차에 따른 상기 전하 또는 전류를 공급받아 이에 상응하는 상기 제1 신호를 생성하고, 상기 제1 신호를 평활화하여 출력하는 제1 대칭루프;와
    상기 주파수와 위상차에 따른 상기 전하 또는 전류를 공급받아 이에 상응하면서 상기 제1 신호와 반대 위상을 가지는 상기 제2 신호를 생성하고, 상기 제2 신호를 평활화하여 출력하는 제2 대칭루프;를 포함하는 것을 특징으로 하는 대칭루프를 구비한 위상고정 루프장치.
  3. 제2 항에 있어서,
    상기 제1 대칭루프는
    상기 주파수와 위상차에 따른 상기 전하 또는 전류를 공급하는 제1 전하펌프;와 상기 전하 또는 전류를 공급받아 이에 상응하는 상기 제1 신호를 생성하고, 상기 제1 신호를 평활화하여 상기 전압제어발진기에 공급하는 제1 루프필터;를 포함하는 것을 특징으로 하는 대칭루프를 구비한 위상고정 루프장치.
  4. 제2 항에 있어서,
    상기 제2 대칭루프는
    상기 위상-주파수 검출기에서 출력되는 업/다운 신호를 인버스시키는 인버터;
    상기 인버터를 통해 인버스되는 인버스업/인버스다운 신호를 공급받아 상기 주파수와 위상차에 따른 전하 또는 전류를 공급하는 제2 전하펌프; 및
    상기 전하 또는 상기 전류를 공급받아 이에 상응하는 상기 제2 신호를 생성하고, 상기 제2 신호를 평활화하여 상기 전압제어발진기에 공급하는 제2 루프필터;를 포함하는 것을 특징으로 하는 대칭루프를 구비한 위상고정 루프장치.
  5. 제2 항에 있어서,
    상기 제1 대칭루프 또는 상기 제2 대칭루프는 수동 필터 또는 능동 필터로 구성되는 것을 특징으로 하는 대칭루프를 구비한 위상고정 루프장치.
  6. 제4 항에 있어서,
    상기 전압제어발진기는 상기 제1 대칭루프로부터 상기 제1 신호를 공급받는 제1 입력단;과 상기 제2 대칭루프로부터 상기 제2 신호를 공급받는 제2 입력단;을 포함하는 것을 특징으로 하는 대칭루프를 구비한 위상고정 루프장치.
  7. 제6 항에 있어서,
    상기 전압제어발진기는 상기 제1 입력단에서 공급되는 상기 제1 신호에 비례하는 제1 전류값과 상기 제2 입력단에서 공급되는 상기 제2 신호에 비례하는 제2 전류값의 합에 상응하는 상기 출력주파수를 출력하는 것을 특징으로 하는 대칭루프를 구비한 위상고정 루프장치.
KR1020140089207A 2014-07-15 2014-07-15 대칭루프를 구비한 위상고정 루프장치 KR101624639B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140089207A KR101624639B1 (ko) 2014-07-15 2014-07-15 대칭루프를 구비한 위상고정 루프장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140089207A KR101624639B1 (ko) 2014-07-15 2014-07-15 대칭루프를 구비한 위상고정 루프장치

Publications (2)

Publication Number Publication Date
KR20160008864A KR20160008864A (ko) 2016-01-25
KR101624639B1 true KR101624639B1 (ko) 2016-05-26

Family

ID=55306826

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140089207A KR101624639B1 (ko) 2014-07-15 2014-07-15 대칭루프를 구비한 위상고정 루프장치

Country Status (1)

Country Link
KR (1) KR101624639B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108540129B (zh) * 2017-03-01 2021-10-26 上海复旦微电子集团股份有限公司 一种含双通路压控振荡器的锁相环电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101371518B1 (ko) 2007-11-07 2014-03-11 삼성전자주식회사 레퍼런스 스퍼를 감소시킬 수 있는 반도체 회로 및 위상고정 루프

Also Published As

Publication number Publication date
KR20160008864A (ko) 2016-01-25

Similar Documents

Publication Publication Date Title
US7956696B2 (en) Techniques for generating fractional clock signals
KR20170141794A (ko) 위상 동기 루프를 위한 재구성 가능한 프랙셔널-n 주파수 생성
US8547150B2 (en) Phase-locked loop with two negative feedback loops
US9973195B2 (en) Local phase detection in realigned oscillator
KR101624639B1 (ko) 대칭루프를 구비한 위상고정 루프장치
JP2006157927A (ja) キャパシタンスを変化させる方法及び装置
US9467154B2 (en) Low power and integrable on-chip architecture for low frequency PLL
KR20120012386A (ko) 락 검출 회로 및 이를 포함하는 위상 동기 루프
KR101701641B1 (ko) 신호의 상승 에지와 하강 에지를 이용하여 높은 대역폭을 가지는 위상 동기 루프
KR20150044617A (ko) 인젝션 락킹 기반 주파수 체배기의 피브이티 변화 교정을 위한 장치 및 방법
KR101647407B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
US9578424B2 (en) Frequency modulated microphone system
KR101664796B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
KR101538537B1 (ko) 차지 펌프 및 이를 이용한 위상 동기 루프 회로
JP5777700B2 (ja) レベルシフタを備えたループフィルタバッファ
US20140333354A1 (en) Charge pump, a phase locked loop circuit and a charge pump method
JP2018074231A (ja) 位相同期ループ
KR101624629B1 (ko) 위상고정루프 장치
KR101624634B1 (ko) 위상고정루프 장치
Patel et al. Design and analysis of phase-locked loop and performance parameters
KR101960184B1 (ko) 신호의 이중 에지의 샘플링을 통해 높은 대역폭을 가지는 위상 고정 루프
KR101661187B1 (ko) 위상고정루프 장치
US8766685B1 (en) Phase locked loop circuit and a method in the phase locked loop circuit
KR101621382B1 (ko) 위상 고정 루프 및 그 인젝션 락킹 방법
KR101624655B1 (ko) 위상고정 루프장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4