KR101661187B1 - 위상고정루프 장치 - Google Patents

위상고정루프 장치 Download PDF

Info

Publication number
KR101661187B1
KR101661187B1 KR1020150100282A KR20150100282A KR101661187B1 KR 101661187 B1 KR101661187 B1 KR 101661187B1 KR 1020150100282 A KR1020150100282 A KR 1020150100282A KR 20150100282 A KR20150100282 A KR 20150100282A KR 101661187 B1 KR101661187 B1 KR 101661187B1
Authority
KR
South Korea
Prior art keywords
control voltage
voltage
signal
frequency
output
Prior art date
Application number
KR1020150100282A
Other languages
English (en)
Inventor
최영식
Original Assignee
부경대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 부경대학교 산학협력단 filed Critical 부경대학교 산학협력단
Priority to KR1020150100282A priority Critical patent/KR101661187B1/ko
Application granted granted Critical
Publication of KR101661187B1 publication Critical patent/KR101661187B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H03L7/0998—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator using phase interpolation

Abstract

위상고정루프 장치가 제공된다. 위상고정루프 장치는, 기준 신호의 제1 주파수와 피드백 신호의 제2 주파수를 비교하여, 그 차이에 따른 제1 제어 전압을 생성하는 제어 전압 생성부, 상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하고 이를 상기 제어 전압 생성부에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator), 상기 전압 제어 발진기의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 상기 전압 제어 발진기에 피드백하는 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함하되, 상기 전압 제어 발진기는, 제1 및 제2 지연 소자를 포함하고, 상기 제1 지연 소자는 상기 제1 제어 전압과 상기 제2 제어 전압 중 상기 제1 제어 전압으로 제어되고, 상기 제2 지연 소자는 상기 제1 제어 전압과 상기 제2 제어 전압 중 상기 제2 제어 전압으로 제어될 수 있다.

Description

위상고정루프 장치{Phase locked loop apparatus}
본 발명은 위상고정루프 장치에 관한 것이다.
위상고정루프(PLL: Phase Locked Loop)는 기준신호와 출력신호의 위상을 지속적으로 비교하고, 그 결과에 기초하여 주파수를 보정함으로써 출력신호가 항상 일정한 주파수를 유지하도록 하는 회로이다.
대한민국공개특허 제 10-2007-0101585호
본 발명이 해결하고자 하는 기술적 과제는 주파수-전압 변환기를 사용하여, 잡음 특성을 개선할 수 있는 위상고정루프 장치를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예들에 따른 위상고정루프 장치는, 기준 신호의 제1 주파수와 피드백 신호의 제2 주파수를 비교하여, 그 차이에 따른 제1 제어 전압을 생성하는 제어 전압 생성부, 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하고 이를 제어 전압 생성부에 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator), 및 전압 제어 발진기의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 전압 제어 발진기에 피드백하는 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함하되, 전압 제어 발진기는, 제1 및 제2 지연 소자를 포함하고, 제1 지연 소자는 제1 제어 전압과 제2 제어 전압 중 제1 제어 전압으로 제어되고, 제2 지연 소자는 제1 제어 전압과 제2 제어 전압 중 제2 제어 전압으로 제어될 수 있다.
몇몇 실시예에서, 상기 제1 지연 소자는 복수의 제1 지연 소자를 포함하고, 상기 제2 지연 소자는 복수의 제2 지연 소자를 포함하고, 상기 제1 지연 소자의 개수는 상기 제2 지연 소자의 개수보다 많을 수 있다.
몇몇 실시예에서, 상기 제1 제어 전압이 증가하는 경우, 상기 제2 제어 전압은 감소할 수 있다.
몇몇 실시예에서, 상기 제어 전압 생성부는, 상기 기준 신호와 상기 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키는 업신호(UP) 또는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 다운신호(DOWN)를 출력하는 위상 주파수 검출기와, 상기 위상 주파수 검출기에서 출력되는 상기 업신호 또는 상기 다운신호에 비례하는 전류를 출력하는 차지 펌프와, 상기 차지 펌프에서 출력되는 전류를 상기 제1 제어 전압으로 변환하는 루프 필터를 포함할 수 있다.
몇몇 실시예에서, 상기 전압 제어 발진기는, 제3 지연 소자를 더 포함하고, 상기 제3 지연 소자는 상기 제1 및 제2 제어 전압으로 제어될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예들에 따른 위상고정루프 장치는, 기준 신호와 피드백 신호의 위상차를 비교하여 제1 신호 또는 제2 신호를 출력하는 위상 주파수 검출기, 상기 위상 주파수 검출기에서 출력되는 상기 제1 신호 또는 제2 신호에 비례하는 전류를 출력하는 차지 펌프, 상기 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 루프 필터, 및 상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하고 이를 상기 제어 전압 생성부에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator)를 포함하되, 상기 전압 제어 발진기는, 제1 및 제2 지연 소자를 포함하고, 상기 제1 지연 소자는 상기 제1 제어 전압으로 제어되고, 상기 제2 지연 소자는 상기 제1 제어 전압이 증가할 때 그 전압이 감소되는 제2 제어 전압으로 제어될 수 있다.
몇몇 실시예에서, 상기 제1 지연 소자는 복수의 제1 지연 소자를 포함하고, 상기 제2 지연 소자는 복수의 제2 지연 소자를 포함하고, 상기 제1 지연 소자의 개수는 상기 제2 지연 소자의 개수보다 많을 수 있다.
몇몇 실시예에서, 상기 전압 제어 발진기의 출력 신호에 대응하는 상기 제2 제어 전압을 생성하여 이를 상기 전압 제어 발진기에 피드백하는 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 더 포함하고, 상기 제1 지연 소자는 상기 루프 필터의 출력으로 제어되고, 상기 제2 지연 소자는 상기 주파수-전압 변환기의 출력으로 제어될 수 있다.
몇몇 실시예에서, 상기 전압 제어 발진기는, 제3 지연 소자를 더 포함하고, 상기 제3 지연 소자는 상기 제1 및 제2 전압으로 제어될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 실시예들에 따른 위상고정루프 장치는, 상기 본 발명의 실시예들에 따른 위상고정루프 장치, 및 처리부를 포함하되, 상기 위상고정루프 장치는, 기준 클럭을 제공받아 클럭 신호를 출력하고, 상기 처리부는, 상기 위상고정루프 장치로부터 출력된 클럭 신호를 이용하여 제공받은 입력 신호를 처리하고, 이를 출력 신호로 출력할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 실시예들에 따른 위상고정루프 장치의 블록도이다.
도 2 및 도 3은 도 1의 루프 필터의 예시적인 회로도들이다.
도 4는 도 1의 전압 제어 발진기의 블럭도이다.
도 5는 도 1의 주파수-전압 변환기의 회로도이다.
도 6은 도 5의 주파수-전압 변환기의 제어 신호 생성부의 블록도이다.
도 7은 도 6의 제어 신호 생성부의 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명의 실시예들에 따른 위상고정루프 장치의 동작을 설명하기 위한 타이밍도이다.
도 9는 본 발명의 실시예들에 따른 위상고정루프 장치의 주파수-전압 변환기의 회로도이다.
도 10은 본 발명의 실시예들에 따른 위상고정루프 장치의 전압 제어 발진기의 블록도이다.
도 11은 본 발명의 실시예들에 따른 디지털 위상고정루프 장치의 블록도이다.
도 12는 도 11의 전압 제어 발진기의 블록도이다.
도 13은 본 발명의 실시예들에 따른 디지털 위상고정루프 장치의 주파수-전압 변환기의 회로도이다.
도 14는 본 발명의 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 일 예를 도시한 블록도이다.
도 15는 본 발명의 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 다른 예를 도시한 블록도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 도면에서 표시된 구성요소의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭하며, "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 연결 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소 외에 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
비록 제1, 제2 등이 다양한 소자나 구성요소들을 서술하기 위해서 사용되나, 이들 소자나 구성요소들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자나 구성요소를 다른 소자나 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자나 구성요소는 본 발명의 기술적 사상 내에서 제2 소자나 구성요소 일 수도 있음은 물론이다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
도 1 내지 도 7을 참조하여, 본 발명의 실시예들에 따른 위상고정루프 장치에 대해 설명한다.
도 1은 본 발명의 실시예들에 따른 위상고정루프 장치의 블록도이다.
도 1을 참조하면, 위상고정루프 장치(1)는, 제어 전압 생성부(10), 전압 제어 발진기(140)(VCO: Voltage Controlled Oscillator), 주파수-전압 변환기(251 내지 25m)(FVC: Frequency Voltage Converter)를 포함한다.
몇몇 실시예에서, 위상고정루프 장치(1)는 분주기(150)를 더 포함할 수도 있다.
제어 전압 생성부(10)는, 외부로부터 제공되는 기준 신호(Sref)의 주파수(Fref)와, 전압 제어 발진기(140)로부터 출력되는 출력 신호(Sout)의 주파수(Fout)를 비교하고, 그 차이에 따라 제1 제어 전압(Vcon)을 생성할 수 있다.
예를 들어, 위상고정루프 장치(1)가 분주기(150)를 더 포함할 경우, 제어 전압 생성부(10)는, 외부로부터 제공되는 기준 신호(Sref)의 주파수(Fref)와, 분주기(150)로부터 출력되는 분주 신호(Sn)의 주파수(Fn)를 비교하고, 그 차이에 따라 제1 제어 전압(Vcon)을 생성할 수 있다.
이렇게 제어 전압 생성부(10)로부터 생성된 제1 제어 전압(Vcon)은 전압 제어 발진기(140)에 전달될 수 있다.
몇몇 실시예에서, 제어 전압 생성부(10)는 위상 주파수 검출기(110)(PFD: Phase Frequency Detector), 차지 펌프(120)(CP: Charge Pump), 루프 필터(130)(LPF: Loop Filter)를 포함할 수 있다.
하지만 본 발명의 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 제어 전압 생성부(10)는 이 외의 추가적인 구성 요소를 더 포함할 수도 있으며, 필요에 따라, 위상 주파수 검출기(110), 차지 펌프(120), 루프 필터(130) 중 적어도 하나가 생략될 수도 있다.
위상 주파수 검출기(110)는, 기준 신호(Sref)와 피드백 신호(분주 신호(Sn) 또는 출력 신호(Sout))를 입력받아, 위상 차를 비교할 수 있다.
위상 주파수 검출기(110)는 비교된 위상차에 따라 업/다운 신호(UP/DN)를 생성하여 차지 펌프(120)에 제공할 수 있다.
업 신호(UP)는 제1 제어 전압(Vcon)을 증가시킬 수 있으며, 이에 따라 출력 신호(Sout)의 주파수(Fout)는 증가할 수 있다. 다운 신호(DN)는 제1 제어 전압(Vcon)을 감소시킬 수 있으며, 이에 따라 출력 신호(Sout)의 주파수(Fout)는 감소할 수 있다.
차지 펌프(120)는 전류원을 포함할 수 있다. 차지 펌프(120)는 위상 주파수 검출기(110)에서 출력된 업/다운 신호(UP/DN)에 비례하는 전류를 출력할 수 있다. 이러한 전류는 루프 필터(130)로 전달될 수 있다.
루프 필터(130)는, 차지 펌프(120)의 출력인 전류를 제1 제어 전압(Vcon)으로 변환할 수 있다. 이때 루프 필터(130)는 잡음을 제거하여 전압 제어 발진기(140)로 평활화된 제1 제어 전압(Vcon)을 출력할 수 있다.
도 2 및 도 3은 도 1의 루프 필터의 예시적인 회로도들이다.
도 1 내지 도 3을 참조하면, 제어 전압 생성부(10)의 루프 필터(130)는 1차, 2차 또는 그 이상 차수의 루프 필터 구조를 가질 수 있으며, 일반적으로 저항 및 커패시터로 이루어진 수동 필터(passive filter)이거나, 또는 저항과 커패시터 및 OP-AMP를 포함하는 능동 필터(active filter)로 구성될 수 있다.
구체적으로, 도 2의 (b) 및 (c)는 저항 및 커패시터로 이루어지는 수동 필터이며, (d) 및 (e)는 저항 또는 커패시터의 조합에 추가로 스위치가 달려있는 구조이다. 이때 스위치는 전압 제어 발진기(140)에서 출력된 출력 신호(Sout)를 이용하거나, 분주기(150)에서 분주된 분주 신호(Sn)를 이용할 수도 있다.
도 3의 (a) 및 (b)는 저항, 커패시터 및 능동소자인 OP-AMP로 구성된 능동 필터를 예시한 도면이다. 다만, 본 발명의 실시예들이 이에 제한되지 않으며, 루프 필터(130)에서 발생하는 초과 위상을 줄이기 위해, 루프 필터(130)의 출력 전압인 제1 제어 전압(Vcon)의 크기를 종래의 기술보다 줄일 수 있고 파형도 변화시킬 수 있는 다양한 구조의 수동 및 능동 필터가 채택될 수 있다.
다시 도 1을 참조하면, 전압 제어 발진기(140)는, 제1 제어 전압 (Vcon)을 입력받아, 이에 대응되는 주파수를 갖는 출력 신호(Sout)를 생성하고, 이를 제어 전압 생성부(10)에 피드백 신호로 제공할 수 있다.
몇몇 실시예에서, 위상고정루프 장치(1)가 분주기(150)를 더 포함하는 경우, 전압 제어 발진기(140)의 출력 신호(Sout)는 분주기(150)의 입력이 될 수 있다. 분주기(150)는 출력 신호(Sout)를 분주한 분주 신호(Sn)를 제어 전압 생성부(10)로 피드백시킬 수 있다.
주파수-전압 변환기(251~25m)는 전압 제어 발진기(140)의 출력 신호(Sout)에 대응하는 제2 제어 전압(V1 내지 Vm)을 생성하여, 이를 전압 제어 발진기(140)에 피드백 신호로 제공할 수 있다.
구체적으로, 주파수-전압 변환기(251 내지 25m)는, 전압 제어 발진기(140)의 일부 지연 소자의 출력 신호의 주파수(F1 내지 Fm) 변화를 감지하여 그 변화량에 따라 제2 제어 전압(V1 내지 Vm)을 생성한 후, 이를 전압 제어 발진기(140)에 피드백할 수 있다.
몇몇 실시예에서, 위상고정루프 장치(1)는 제2 루프필터(LPF2: Second Loop Filter)(271 내지 27m)를 더 포함할 수도 있다.
위상고정루프 장치(1)가 제2 루프필터(271 내지 27m)를 더 포함하는 경우, 제2 제어 전압(V1 내지 Vm)은 제2 루프 필터(271 내지 27m)의 출력이 될 수 있다.
제2 루프 필터(271 내지 27m)는 잡음을 제거하여 전압 제어 발진기(140)에 피드백 신호로 제공할 수 있다.
제2 루프 필터(271 내지 27m)는 제1 루프 필터(130)와 실질적으로 동일한 구조를 가질 수 있고, 동일한 기능을 할 수 있다.
제1 제어 전압(Vcon)이 증가할 경우, 주파수-전압 변환기(251~25m)는 이를 감소시키는 방향으로 동작하여 주파수-전압 변환기(251~25m) 또는 제2 루프 필터(271 내지 27m)의 출력인 제2 제어 전압(V1 내지 Vm)은 감소될 수 있다.
제1 제어 전압(Vcon)이 감소할 경우, 주파수-전압 변환기(251~25m)는 이를 증가시키는 방향으로 동작하여 주파수-전압 변환기(251~25m) 또는 제2 루프 필터(271 내지 27m)의 출력인 제2 제어 전압(V1 내지 Vm)은 증가될 수 있다.
이하, 도 4 내지 도 7을 참조하여, 본 실시예에 따른 전압 제어 발진기(140) 및 주파수-전압 변환기(251 내지 25m)에 대해 보다 구체적으로 설명한다.
도 4는 도 1의 전압 제어 발진기의 블럭도이다.
도 1 및 도 4를 참조하면, 전압 제어 발진기(140)는 복수의 제1 지연 소자(161 내지 16n) 및 복수의 제2 지연 소자(171 내지 17m)를 포함할 수 있다.
전압 제어 발진기(140)의 복수의 제1 지연 소자(161 내지 16n)는 전압 생성부(10)의 루프 필터(130)로부터 출력된 제1 제어 전압(Vcon)으로 제어되고, 복수의 제2 지연 소자(171 내지 17m)는 주파수-전압 변환기(251 내지 25m)로부터 출력된 제2 제어 전압(V1 내지 Vm)으로 제어될 수 있다.
또는, 위상고정루프 장치(1)가 제2 루프 필터(271 내지 27m)를 포함하는 경우, 복수의 제2 지연 소자(171 내지 17m)는 제2 루프 필터(271 내지 27m)로부터 출력된 제2 제어 전압(V1 내지 Vm)으로 제어될 수 있다.
다시 말해, 본 실시예에 따른 전압 제어 발진기(140) 내의 복수의 지연 소자 중 일부는 제1 제어 전압(Vcon)으로 제어되고, 다른 일부는 제2 제어 전압(V1 내지 Vm)으로 제어될 수 있다. 몇몇 실시예에서, 제1 제어 전압(Vcon)으로 제어되는 복수의 제1 지연 소자(161 내지 16n)의 개수와 제2 제어 전압(V1 내지 Vm)으로 제어되는 복수의 제2 지연 소자(171 내지 17m)의 개수는 서로 다를 수 있다.
구체적으로, 복수의 제1 지연 소자(161 내지 16n)의 개수는 복수의 제2 지연 소자(171 내지 17m)의 개수보다 많을 수 있다(즉, n > m).
도 5는 도 1의 주파수-전압 변환기의 회로도이다.
도 1 및 도 5를 참조하면, 주파수-전압 변환기(251)는 전류원(262), 제1 스위치(265), 커패시터(Cx), 및 제2 스위치(269)를 포함할 수 있다. 도 5에서는 하나의 주파수-전압 변환기(251)에 대한 회로 만을 도시하였으나, 예를 들어, 도 1에 도시된 주파수-전압 변환기(251 내지 25m)는 모두 동일한 구성을 포함할 수 있다.
전류원(262)은 제1 노드(A)와 연결되고, 커패시터(Cx)에 전하를 제공할 수 있다.
제1 스위치(265)는, 제2 제어 신호(Φ2)에 의해 온오프(on/off)되고, 일단이 제1 노드(A)와 연결될 수 있다. 제1 스위치(265)는 예를 들어, NMOS 트랜지스터를 포함할 수 있으나, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제2 스위치(269)는 제1 제어 신호(Φ1)에 의해 온오프되고, 일단이 제1 노드(A)와 연결될 수 있다.
도 5에는 주파수-전압 변환기(251)의 일 예가 도시되어 있으나, 이는 하나의 예시에 불과하며, 전압 제어 발진기(140)의 출력 주파수의 변화를 감지하여 그 변화량을 전압으로 바꾸어 전압 제어 발진기(140)에 출력할 수 있는 구조라면 주파수-전압 변환기(251)에 채용될 수 있다.
특히 예시된 PMOS 및 NMOS 등의 트랜지스터는 필요에 따라 자유롭게 그 타입을 바꿀 수 있다.
주파수-전압 변환기(251)의 커패시터(Cx)는, 제1 스위치(265) 및 제2 스위치(269)가 오프 상태인 경우, 전류원(252)으로부터 공급받은 전하로 충전될 수 있다.
제1 제어 신호(Φ1)는 제2 스위치(269)를 제어할 수 있고, 제2 제어 신호(Φ2)는 제1 스위치(265)를 제어할 수 있다.
커패시터(Cx)에 전하가 충전되는 경우, 제1 제어 신호(Φ1)에 의해 제2 스위치(269)가 턴온 될 수 있다. 이 때, 커패시터(Cx) 양단 전압인 제2 제어 전압(V1)은, 제1 제어 신호(Φ1)에 의해 제2 루프 필터(271 내지 27m)를 거쳐 제2 지연 소자(171)로 전달될 수 있다.
제2 제어 전압(V1)이 제2 지연 소자(171)로 전달되면, 제2 제어 신호(Φ2)에 의해 제1 스위치(265)가 턴온될 수 있다. 이 때, 커패시터(Cx)에 충전된 전하는 방전되어, 제1 노드(A)의 전압이 풀 다운(pull down)될 수 있다.
제2 제어 신호(Φ2)는 NMOS 트랜지스터의 게이트로 입력되어 NMOS 트랜지스터가 스위칭되도록 한다. 다만, 본 발명의 기술적 사상에 따른 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 NMOS 트랜지스터 대신 PMOS 트랜지스터가 사용될 수 있고, 기타 스위칭될 수 있는 트랜지스터가 사용될 수 있다.
도 6은 도 5의 주파수-전압 변환기의 제어 신호 생성부의 블록도이다.
도 7은 도 6의 제어 신호 생성부의 동작을 설명하기 위한 타이밍도이다.
도 1, 도 6 및 도 7을 참조하면, 제어 신호(Φ1, Φ2)는 제어 신호 생성부(240)에 의해 생성될 수 있다.
주파수-전압 변환기(251)는 제어 신호 생성부(240)를 포함할 수 있다. 제어 신호 생성부(240)는 3개의 인버터(242, 246, 247)와 2개의 NAND 게이트(241, 245)를 포함할 수 있다.
구체적으로, 제어 신호 생성부(240)는 인버터(242)와 NAND 게이트(241)로 구성된 제1 회로를 포함할 수 있고, 추가적인 인버터(246, 247)와 NAND 게이트(245)로 구성되는 제2 회로를 더 포함할 수 있다.
제어 신호 생성부(240)는, 전압 제어 발진기(140)의 출력 신호(Sout)를 입력받아, 지연 인버터(delay inverter)를 이용하여 제1 제어 신호(Φ1) 및 제2 제어 신호(Φ2)를 생성할 수 있다.
또는, 제어 신호 생성부(240)는, 분주 신호(Sn)를 입력받아, 지연 인버터(delay inverter)를 이용하여 제1 제어 신호(Φ1) 및 제2 제어 신호(Φ2)를 생성할 수 있다.
제2 제어 신호(Φ2)는 제1 제어 신호(Φ1)보다 미리 정해진 시간만큼 지연될 수 있다. 즉, 제1 제어 신호(Φ1) 및 제2 제어 신호(Φ2)는 서로 중첩되는 부분이 없을 수 있다.
제1 제어 신호(Φ1)는, 전압 제어 발진기(140)의 출력 신호(Sout)를 입력으로 하는 제1 회로(241, 242)에서 생성될 수 있다. 또한, 제2 제어 신호(Φ2)는, 제2 회로(245, 246, 247)에서 생성될 수 있다.
이하, 도 1 내지 도 8을 참조하여, 위상고정루프 장치(1)의 동작을 설명한다.
도 8은 본 발명의 실시예들에 따른 위상고정루프 장치의 동작을 설명하기 위한 타이밍도이다.
먼저 도 1 내지 도 7을 참조하면, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)가 잡음 또는 기타 원인에 의해 작아지는 경우, 기준 신호(Sref)의 위상보다 출력 신호(Sout) 또는 분주 신호(Sn)의 위상이 느릴 수 있다.
이 경우, 위상 주파수 검출기(110)는 기준 신호(Sref)의 위상과 출력 신호(Sout) 또는 분주 신호(Sn)의 위상을 비교한 뒤, 업 신호(UP)를 출력할 수 있다.
업(UP)신호가 생성되면, 전하가 차지 펌프(120)에서 루프 필터(130)에 전달되어, 루프 필터(130)의 커패시터가 충전될 수 있다.
이에 따라, 루프 필터(130)의 출력 전압인 제1 제어 전압(Vcon)은 증가될 수 있다.
전압 제어 발진기(140)의 입력인 제1 제어 전압(Vcon)이 증가함에 따라, 제1 제어 전압(Vcon)에 의해 제어되는 복수의 제1 지연 소자(161 내지 16n)를 지나는 신호들의 주파수가 증가할 수 있다.
이 신호들은 또한, 주파수-전압 변환기(251 내지 25m) 또는 제2 루프 필터(271 내지 27m)의 출력인 제2 제어 전압(V1 내지 Vm)에 의해 제어되는 복수의 제2 지연 소자(171 내지 17m)들을 지나갈 수 있다.
한편, 업 신호(UP)가 발생하면, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)는 일시적으로 증가할 수 있다.
주파수-전압 변환기(251)는 전압 제어 발진기(140)의 출력 신호(Sout)의 주기(D1, D2)에 따라 커패시터(Cx)에 충전되는 전하량이 달라질 수 있다. 즉, 전압 제어 발진기(140)의 출력 신호(Sout)의 주기(D1, D2)에 따라 제2 제어 전압(V1 내지 Vm)의 크기가 달라질 수 있다.
전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)가 증가하면, 출력 신호(Sout)의 한 주기(D1)가 짧아지고, 주파수-전압 변환기(251 내지 25m)의 전류원(252)을 통해 충전되는 커패시터(Cx)의 충전량도 작아질 수 있다.
이에 따라, 제2 제어 전압(V1 내지 Vm)이 감소할 수 있다.
제2 제어 전압(V1 내지 Vm)이 감소함에 따라, 복수의 제2 지연 소자(171 내지 17m)들을 지나가는 신호들의 주파수는 감소할 수 있다. 이로써, 출력 신호(Sout)의 주파수(Fout) 변화가 억제될 수 있다.
결론적으로, 업 신호(UP) 발생 시, 제1 제어 전압(Vcon)은 증가하나, 제2 제어 전압(V1 내지 Vm)은 감소할 수 있다.
반대로, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)가 커지는 경우, 기준 신호(Sref)보다 출력 신호(Sout) 또는 분주 신호(Sn)의 위상이 빠를 수 있다.
이 경우, 위상 주파수 검출기(110)는 기준 신호(Sref)의 위상과 출력 신호(Sout) 또는 분주 신호(Sn)의 위상을 비교한 뒤, 다운 신호(DN)를 출력할 수 있다.
다운 신호(DN)가 생성되면, 차지 펌프(120)는 루프 필터(130)의 커패시터에 축적된 전하를 감소시킬 수 있다.
이에 따라, 루프 필터(130)의 출력 전압인 제1 제어 전압(Vcon)은 감소될 수 있다.
제1 제어 전압(Vcon)이 감소됨에 따라, 제1 제어 전압(Vcon)에 의해 제어되는 복수의 제1 지연 소자(161 내지 16n)를 지나는 신호들의 주파수가 감소할 수 있다.
이 신호들은 또한, 제2 제어 전압(V1 내지 Vm)에 의해 제어되는 복수의 제2 지연 소자(171 내지 17m)들을 지나갈 수 있다.
한편, 다운 신호(DN)가 발생하면, 전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)는 일시적으로 감소할 수 있다.
전압 제어 발진기(140)의 출력 신호(Sout)의 주파수(Fout)가 감소하면, 한 주기(D1)가 길어지고, 주파수-전압 변환기(251 내지 25m)의 전류원(252)을 통해 충전되는 커패시터(Cx)의 충전량도 커질 수 있다.
이에 따라, 제2 제어 전압(V1 내지 Vm)이 증가할 수 있고, 복수의 제2 지연 소자(171 내지 17m)들을 지나가는 신호들의 주파수는 증가할 수 있어, 출력 신호(Fout)의 주파수 변화가 억제될 수 있다.
결론적으로, 다운 신호(DN) 발생 시, 제1 제어 전압(Vcon)은 감소하나, 제2 제어 전압(V1 내지 Vm)은 증가할 수 있다.
제1 제어 전압(Vcon)과 제2 제어 전압(V1 내지 Vm)에 의한 위상 변화로, 기준 신호(Sref)와 제어 전압 발진기(140)의 출력 신호(Sout)의 위상이 같아질 수 있다.
도 8을 참조하면, 도 8은 기준 신호(Fref)에 따른 제1 제어 전압(Vcon)과 제2 제어 전압(V1 내지 Vm)의 변화를 도시한 도면이다. 이때, Vfvc는 제2 제어 전압(V1 내지 Vm)일 수 있다.
업 신호(UP)가 발생한 경우, 제1 제어 전압(Vcon)은 증가하고, 주파수-전압 변환기(251 내지 25m)에서 제2 루프 필터(271 내지 27m)를 거쳐 전압 제어 발진기(140)로 공급되는 전압 값(Vfvc)인 제2 제어 전압(V1 내지 Vm)은 감소할 수 있다.
제1 제어 전압(Vcon)과 주파수-전압 변환기(251 내지 25m)에서 제2 루프 필터(271 내지 27m)를 거쳐 전압 제어 발진기(140)로 공급되는 전압 값(Vfvc)인 제2 제어 전압(V1 내지 Vm)의 합은 도 8에 도시된 바(Vcon + Vfvc)와 같을 수 있다.
즉, 제1 제어 전압(Vcon)의 크기가 증가하면 제2 제어 전압(V1 내지 Vm)의 크기는 감소되고, 반대로 제1 제어 전압(Vcon)의 크기가 감소하면 제2 제어 전압(V1 내지 Vm)의 크기를 증가될 수 있다.
본 발명의 실시예들에 따르면, 전압 제어 발진기(140)의 지연 소자들 중 일부는 루프 필터(130)의 출력 전압인 제1 제어 전압(Vcon)에 의해 제어되도록 하고, 나머지 일부는 주파수-전압 변환기(251 내지 25m)에 의해 제어되도록 하여, 루프 필터(130)의 출력 전압인 제1 제어 전압(Vcon)에 의해 발생한 잡음을 억제할 수 있다. 이에 따라, 위상 고정 루프 장치(1)의 잡음 특성이 개선될 수 있다.
한편, 도 8에서는 업 신호(UP)가 발생한 경우만을 도시하고 있으나, 다운 신호(DN)가 발생한 경우는, 상술한 원리와 반대로 동작할 수 있다.
도 9는 본 발명의 실시예들에 따른 위상고정루프 장치의 주파수-전압 변환기의 회로도이다.
도 9를 참조하면, 위상고정루프 장치(2)의 주파수-전압 변환기(251a)는, 전류원(263), 제1 스위치(265), 커패시터(Cx), 및 제2 스위치(269)를 포함할 수 있다.
전류원(263)은 커패시터(Cx)에 전하를 제공할 수 있다. 전류원(263)은 한 쌍의 PMOS 트랜지스터와 NMOS 트랜지스터를 포함할 수 있다.
제1 스위치(265)는, 제2 제어 신호(Φ2)에 의해 온오프될 수 있다. 제1 스위치(265)는 NMOS 트랜지스터를 포함할 수 있다.
제2 스위치(269)는 제1 제어 신호(Φ1)에 의해 온오프될 수 있다.
이러한 주파수 전압 변환기(251a)는, 도 2에 도시된 주파수-전압 변환기(251)와 실질적으로 동일한 기능을 수행할 수 있다.
도 10은 본 발명의 실시예들에 따른 위상고정루프 장치의 전압 제어 발진기의 블록도이다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예들과 차이점을 중심으로 설명한다.
도 10을 참조하면, 위상고정루프장치(3)의 전압 제어 발진기(340)는 제3 지연 소자(181)를 더 포함할 수 있다.
여기서, 제3 지연 소자(181)는, 제1 루프 필터(LPF)로부터 제공된 제1 제어 전압(Vcon)과 주파수-전압 변환기(351)를 거쳐 제2 루프 필터(371)로부터 제공된 제2 제어 전압(V)에 의해 동시에 제어될 수 있다. 비록 도면에서는 하나의 제3 지연 소자(181) 만을 도시하였으나, 필요에 따라 제3 지연 소자(181)의 개수는 얼마든지 추가될 수 있다.
전압 제어 발진기(340)는, 전술한 도 4의 전압 제어 발진기(140)와 실질적으로 동일하게 동작할 수 있다.
도 11은 본 발명의 실시예들에 따른 디지털 위상고정루프 장치의 블록도이고, 도 12는 도 11의 전압 제어 발진기의 블록도이다.
도 11 및 도 12를 참조하면, 디지털 위상고정루프 장치(4)는, 디지털 신호 생성부(40), 디지털 제어 발진기(430)(DCO: Digital Controlled Oscillator), 분주기(440), 및 주파수-전압 변환기(451 내지 45m)를 포함할 수 있다.
디지털 위상고정루프 장치(4)는 도 1의 위상고정루프 장치(1)와 실질적으로 동일하게 동작할 수 있다. 설명의 편의를 위하여, 이하에서는 앞서 설명한 실시예들과 차이점을 중심으로 설명하도록 한다.
디지털 신호 생성부(40)는, 디지털 위상차 검출기(410)(Digital Phase Frequency Detector), 디지털 루프 필터(420)(DLPF: Digital Loop Filter)를 포함할 수 있다. 이 때, 디지털 신호 생성부(40)는, 차지 펌프(도 1의 120)를 포함하지 않을 수 있다.
몇몇 실시예에서, 디지털 위상고정루프 장치(4)는 제2 디지털 루프 필터(DLPF2: Second Digital Loop Filter)(491 내지 49m)를 더 포함할 수도 있다.
디지털 위상차 검출기(410)는 TDC(Time-to-Digital Converter)와 PDC(Phase-to-digital Converter)를 포함할 수 있다.
디지털 위상차 검출기(410)는 기준 신호(Sref) 및 상기 기준 신호(Sref)에 따라서 생성되는 피드백 신호(Sn)의 위상차에 대응되는, 업/다운 디지털 값(UP/DN)을 출력할 수 있다.
업/다운 디지털 값(UP/DN)은 디지털 루프 필터(420)에 전달될 수 있다.
디지털 루프 필터(420)는 업/다운 디지털 값(UP/DN)을 입력받아 제1 디지털 컨트롤 신호(Scon)를 출력할 수 있다. 디지털 루프 필터(420)는 높은 주파수 대역에 존재하는 잡음을 제거하는 기능을 수행할 수 있다.
디지털 루프 필터(420)는, 디지털 저역통과 필터링을 수행하는 펌웨어를 포함할 수 있다. 펌웨어는 디지털 루프 필터(420)의 메모리에 저장될 수 있다.
제1 디지털 컨트롤 신호(Scon)는 디지털 제어 발진기(430)에 입력될 수 있다.
디지털 제어 발진기(430)는 복수의 제1 지연부(461 내지 46n)와 복수의 제2 지연부(471 내지 47m)를 포함할 수 있다.
복수의 제1 지연부(461 내지 46n)는 제1 디지털 컨트롤 신호(Scon)에 의해 제어되고, 복수의 제2 지연부(471 내지 47m)는 제2 디지털 신호(S1 내지 Sm)에 의해 제어될 수 있다.
제2 디지털 루프 필터(491 내지 49m)는 제1 디지털 루프 필터(420)와 실질적으로 동일한 구성 및 기능을 수행할 수 있다.
도 13은 본 발명의 실시예들에 따른 디지털 위상고정루프 장치의 주파수-전압 변환기의 회로도이다.
도 13을 참조하며, 디지털 제어 발진기(530)는 제3 지연부(481)를 더 포함할 수 있다. 제3 지연부(481)는 제1 디지털 컨트롤 신호(Scon) 및 제2 디지털 신호(S1 내지 Sm, S)에 의해 동시에 제어될 수 있다. 비록 도면에서는 하나의 제3 지연부(481) 만을 도시하였으나, 필요에 따라 제3 지연부(481)의 개수는 얼마든지 추가될 수 있다.
디지털 제어 발진기(430, 530)는 제1 디지털 컨트롤 신호(Scon)에 상응하는 주파수를 출력할 수 있다.
주파수-전압 변환기(451 내지 45m, 551)는, 디지털 제어 발진기(430, 530)의 출력 신호(S1 내지 Sm, S)에 상응하는 신호를 생성하고, 생성된 신호를 디지털 제어 발진기(430,530)로 피드백시킬 수 있다. 이때, 디지털 제어 발진기(430, 530)의 출력 신호(S1 내지 Sm, S)에 상응하는 신호는, 제2 디지털 루프 필터(491 내지 49m)를 거칠 수도 있다. 주파수-전압 변환기(451 내지 45m, 551)는 앞에서 설명한 위상고정루프 장치의 주파수-전압 변환기(251 내지 25m)와 실질적으로 동일한 구조를 포함하고, 동일한 동작을 수행할 수 있다.
분주기(440)는 상기 디지털 제어 발진기(430, 530)의 출력 신호(Sout)를 분주하여 상기 디지털 위상차 검출기(410)로 피드백시킬 수 있다. 분주기(440)는 높은 주파수의 신호를 낮은 주파수의 신호로 변환할 수 있다.
디지털 위상차 검출기(410)가 업 디지털 값(UP)을 출력하면, 제1 디지털 신호(Scon)는 하이(high)의 상태를 가질 수 있고, 제2 디지털 신호(S1 내지 Sm, S)는 로우(low)의 상태를 가질 수 있다.
반대로, 디지털 위상차 검출기(410)가 다운 디지털 값(DN)을 출력하면, 제1 디지털 신호(Scon)는 로우의 상태를 가질 수 있고, 제2 디지털 신호(S1 내지 Sm, S)는 하이의 상태를 가질 수 있다.
디지털 위상고정루프 장치(4)는 디지털 루프 필터(420)에서 커패시터를 사용하지 않으므로, 회로 전체의 크기를 감소시킬 수 있다.
또한, 디지털 위상고정루프 장치(4) 내에서 높은 비트 수의 디지털 제어 신호를 이용하는 경우, 출력 신호(Fout)의 해상도와 정밀도를 향상시킬 수 있다.
디지털 제어 발진기(430)의 출력 신호(Fout)의 해상도는 디지털 루프 필터(420)의 출력 비트 수에 따라 변경될 수 있다. 따라서, 디지털 루프 필터(420)의 출력 비트 수가 높아질 경우, 디지털 위상고정루프 장치(4)의 정밀도와 해상도는 향상될 수 있다.
도 14는 본 발명의 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 일 예를 도시한 블록도이다.
도 14를 참조하면, 전자 장치(1000)는 위상고정루프 장치(1010)와 처리부(1020)를 포함할 수 있다.
위상고정루프 장치(1010)는 기준 클럭(CK_REF)을 제공받아 기준 클럭(CK_REF)에 동기화된 클럭 신호(CK)를 출력할 수 있다. 실시예에서, 위상고정루프 장치(1010)는 사용자의 요구에 따라 기준 클럭(CK_REF)과 클럭 신호(CK) 간의 편차(deviation)를 조절하는 클럭 조절부(미도시)를 포함할 수 있다.
위상고정루프 장치(1010)에 제공되는 기준 클럭(CK_REF)은 외부로부터 제공될 수도 있고, 전자 장치(1000) 내부에서 생성할 수도 있다.
이러한 위상고정루프 장치(1010)로는 예를 들어, 앞서 설명한 본 발명의 실시예들에 따른 위상고정루프 장치가 채용될 수 있다.
처리부(1020)는 위상고정루프 장치(1010)로부터 제공받은 클럭 신호(CK)를 이용하여 제공 받은 입력 신호(IS)를 처리하고, 이를 출력 신호(OS)로 출력할 수 있다.
실시예에서, 입력 신호(IS)는 전자 장치(1000)의 외부로부터 제공되고, 출력 신호(OS)는 전자 장치(1000) 내부에 배치된 다른 장치(미도시)로 출력될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
도 15는 본 발명의 실시예들에 따른 위상고정루프 장치를 포함하는 전자 장치의 다른 예를 도시한 블록도이다.
도 15를 참조하면, 전자 장치(1100)는 위상고정루프 장치(1110)와 처리부(1120)를 포함할 수 있다.
위상고정루프 장치(1110)는 기준 클럭(CK_REF)을 제공받아 기준 클럭(CK_REF)에 동기화된 클럭 신호(CK)를 출력할 수 있다. 실시예에서, 위상고정루프 장치(1110)는 사용자의 요구에 따라 기준 클럭(CK_REF)과 클럭 신호(CK) 간의 편차(deviation)를 조절하는 클럭 조절부(미도시)를 포함할 수 있다.
위상고정루프 장치(1110)에 제공되는 기준 클럭(CK_REF)은 외부로부터 제공될 수도 있고, 전자 장치(1100) 내부에서 생성할 수도 있다.
이러한 위상고정루프 장치(1110)로는 예를 들어, 앞서 설명한 본 발명의 실시예들에 따른 위상고정루프 장치가 채용될 수 있다.
처리부(1120)는 위상고정루프 장치(1110)로부터 제공받은 클럭 신호(CK)를 이용하여 제공 받은 입력 신호(IS)를 처리하고, 이를 출력 신호(OS)로 출력할 수 있다.
실시예에서, 입력 신호(IS)는 전자 장치(1100)의 내부의 다른 장치(미도시)로부터 제공되고, 출력 신호(OS)는 전자 장치(1100) 외부로 출력될 수 있으나, 본 발명이 이에 제한되는 것은 아니다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 위상고정루프 10: 제어 전압 생성부
110: 위상 주파수 검출기 120: 차지 펌프
130: 루프 필터 140: 전압 제어 발진기
251~25m: 주파수-전압 변환기

Claims (10)

  1. 기준 신호의 제1 주파수와 피드백 신호의 제2 주파수를 비교하여, 그 차이에 따른 제1 제어 전압을 생성하는 제어 전압 생성부;
    상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하고 이를 상기 제어 전압 생성부에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator)로, 제1 및 제2 지연 소자를 포함하는 전압 제어 발진기; 및
    상기 제2 지연 소자의 출력 신호에 대응하는 제2 제어 전압을 생성하여 이를 상기 제2 지연 소자에 피드백하는 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 포함하되,
    상기 제1 지연 소자는 상기 제1 제어 전압과 상기 제2 제어 전압 중 상기 제1 제어 전압으로 제어되고,
    상기 제2 지연 소자는 상기 제1 제어 전압과 상기 제2 제어 전압 중 상기 제2 제어 전압으로 제어되는 위상고정루프 장치.
  2. 제 1항에 있어서,
    상기 제1 지연 소자는 복수의 제1 지연 소자를 포함하고,
    상기 제2 지연 소자는 복수의 제2 지연 소자를 포함하고,
    상기 제1 지연 소자의 개수는 상기 제2 지연 소자의 개수보다 많은 위상고정루프 장치.
  3. 제 1항에 있어서,
    상기 제1 제어 전압이 증가하는 경우, 상기 제2 제어 전압은 감소하는 위상고정루프 장치.
  4. 제 1항에 있어서,
    상기 제어 전압 생성부는,
    상기 기준 신호와 상기 피드백 신호의 위상차를 비교하고, 상기 위상차에 따라서 상기 제1 제어 전압을 증가시키고 상기 제2 제어 전압을 감소시키는 업 신호(UP) 또는 상기 제1 제어 전압을 감소시키고 상기 제2 제어 전압을 증가시키는 다운 신호(DOWN)를 출력하는 위상 주파수 검출기와,
    상기 위상 주파수 검출기에서 출력되는 상기 업신호 또는 상기 다운신호에 비례하는 전류를 출력하는 차지 펌프와,
    상기 차지 펌프에서 출력되는 전류를 상기 제1 제어 전압으로 변환하는 루프 필터를 포함하는 위상고정루프 장치.
  5. 제 1항에 있어서,
    상기 전압 제어 발진기는, 제3 지연 소자를 더 포함하고,
    상기 제3 지연 소자는 상기 제1 및 제2 제어 전압으로 제어되는 위상고정루프 장치.
  6. 기준 신호와 피드백 신호의 위상차를 비교하여 제1 신호 또는 제2 신호를 출력하는 위상 주파수 검출기;
    상기 위상 주파수 검출기에서 출력되는 상기 제1 신호 또는 제2 신호에 비례하는 전류를 출력하는 차지 펌프;
    상기 차지 펌프에서 출력되는 전류를 제1 제어 전압으로 변환하는 루프 필터; 및
    상기 제1 제어 전압에 대응되는 주파수를 갖는 출력 신호를 생성하고 이를 상기 위상 주파수 검출기에 상기 피드백 신호로 제공하는 전압 제어 발진기(VCO; Voltage Controlled Oscillator)를 포함하되,
    상기 전압 제어 발진기는, 제1 및 제2 지연 소자를 포함하고,
    상기 제1 지연 소자는 상기 제1 제어 전압으로 제어되고,
    상기 제2 지연 소자는 상기 제1 제어 전압이 증가할 때 그 전압이 감소되는 제2 제어 전압으로 제어되는 위상고정루프 장치.
  7. 제 6항에 있어서,
    상기 제1 지연 소자는 복수의 제1 지연 소자를 포함하고,
    상기 제2 지연 소자는 복수의 제2 지연 소자를 포함하고,
    상기 제1 지연 소자의 개수는 상기 제2 지연 소자의 개수보다 많은 위상고정루프 장치.
  8. 제 6항에 있어서,
    상기 전압 제어 발진기의 출력 신호에 대응하는 상기 제2 제어 전압을 생성하여 이를 상기 전압 제어 발진기에 피드백하는 주파수-전압 변환기(FVC; Frequency Voltage Converter)를 더 포함하고,
    상기 제1 지연 소자는 상기 루프 필터의 출력으로 제어되고, 상기 제2 지연 소자는 상기 주파수-전압 변환기의 출력으로 제어되는 위상고정루프 장치.
  9. 제 6항에 있어서,
    상기 전압 제어 발진기는, 제3 지연 소자를 더 포함하고,
    상기 제3 지연 소자는 상기 제1 및 제2 전압으로 제어되는 위상고정루프 장치.
  10. 상기 제 1항 내지 제 9항 중 어느 한 항의 위상고정루프 장치; 및
    처리부를 포함하되,
    상기 위상고정루프 장치는, 기준 클럭을 제공받아 클럭 신호를 출력하고,
    상기 처리부는, 상기 위상고정루프 장치로부터 출력된 클럭 신호를 이용하여 제공받은 입력 신호를 처리하고, 이를 출력 신호로 출력하는 전자 장치.
KR1020150100282A 2015-07-15 2015-07-15 위상고정루프 장치 KR101661187B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020150100282A KR101661187B1 (ko) 2015-07-15 2015-07-15 위상고정루프 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150100282A KR101661187B1 (ko) 2015-07-15 2015-07-15 위상고정루프 장치

Publications (1)

Publication Number Publication Date
KR101661187B1 true KR101661187B1 (ko) 2016-10-10

Family

ID=57145664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150100282A KR101661187B1 (ko) 2015-07-15 2015-07-15 위상고정루프 장치

Country Status (1)

Country Link
KR (1) KR101661187B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070101585A (ko) 2006-04-11 2007-10-17 엘아이지넥스원 주식회사 전압제어발진기
KR100769690B1 (ko) * 2006-07-18 2007-10-23 고려대학교 산학협력단 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치
KR20110130296A (ko) * 2010-05-27 2011-12-05 부경대학교 산학협력단 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070101585A (ko) 2006-04-11 2007-10-17 엘아이지넥스원 주식회사 전압제어발진기
KR100769690B1 (ko) * 2006-07-18 2007-10-23 고려대학교 산학협력단 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치
KR20110130296A (ko) * 2010-05-27 2011-12-05 부경대학교 산학협력단 주파수 전압 변환기를 이용한 자기잡음제거 전압제어 발진기

Similar Documents

Publication Publication Date Title
US8957712B2 (en) Mixed signal TDC with embedded T2V ADC
US10715155B1 (en) Apparatus and methods for digital phase locked loop with analog proportional control function
US8779812B1 (en) Hybrid PLL/FLL circuit to provide a clock
US8686768B2 (en) Phase locked loop
KR101252048B1 (ko) 자기잡음제거 전압제어발진기를 이용한 주파수-위상고정루프
US20170310328A1 (en) Signal generation circuit and signal generation method
KR102376745B1 (ko) 위상 고정 루프 및 그것의 동작 방법
US8643402B2 (en) Phase frequency detector circuit
US10018970B2 (en) Time-to-digital system and associated frequency synthesizer
JP6029747B2 (ja) 周波数調節可能なデジタル信号の生成方法及び装置、並びにこれらを用いた周波数シンセサイザー
KR101661187B1 (ko) 위상고정루프 장치
JP2007300486A (ja) Ｐｌｌシンセサイザ
KR101714367B1 (ko) 위상고정루프 장치
KR101647407B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
US9787314B2 (en) System and method for fast-capture multi-gain phase lock loop
KR101421380B1 (ko) 위상 고정 루프
TWI411236B (zh) 相位鎖定迴路電路
KR101667652B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치 및 디지털 위상고정루프 장치
JP2007281895A (ja) 周波数シンセサイザ
JP2012204883A (ja) アキュムレータ型フラクショナルｎ−ｐｌｌシンセサイザおよびその制御方法
JP2018113501A (ja) 電圧制御発振回路及び電圧制御発振回路の制御方法
KR101643923B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치
KR101621382B1 (ko) 위상 고정 루프 및 그 인젝션 락킹 방법
KR101624629B1 (ko) 위상고정루프 장치
KR101612457B1 (ko) 복수의 부궤환 루프를 구비한 위상고정루프 장치

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190827

Year of fee payment: 4